KR100381843B1 - 반도체패키지용 리드프레임 - Google Patents

반도체패키지용 리드프레임 Download PDF

Info

Publication number
KR100381843B1
KR100381843B1 KR10-1999-0056414A KR19990056414A KR100381843B1 KR 100381843 B1 KR100381843 B1 KR 100381843B1 KR 19990056414 A KR19990056414 A KR 19990056414A KR 100381843 B1 KR100381843 B1 KR 100381843B1
Authority
KR
South Korea
Prior art keywords
lead
frame body
mounting plate
chip mounting
frame
Prior art date
Application number
KR10-1999-0056414A
Other languages
English (en)
Other versions
KR20010055260A (ko
Inventor
박규철
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR10-1999-0056414A priority Critical patent/KR100381843B1/ko
Publication of KR20010055260A publication Critical patent/KR20010055260A/ko
Application granted granted Critical
Publication of KR100381843B1 publication Critical patent/KR100381843B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

이 발명은 반도체패키지용 리드프레임에 관한 것으로, 몰딩 공정에서는 게이트홀과 에어벤트홀로 사용할 수 있고, 또한 몰드 플래시 제거 공정에서는 리드프레임의 패키지 몸체 및 타이바에 가해지는 충격을 억제하기 위해, 대략 판상의 프레임 몸체와, 상기 프레임 몸체의 일정 영역에 반도체칩이 탑재되도록 대략 사각판상으로 형성된 칩탑재판과, 상기 칩탑재판의 대향되는 양측면으로부터 연장되어 프레임 몸체에 연결된 타이바와, 상기 칩탑재판의 외주연에 방사상으로 형성된 다수의 내부리드와, 상기 내부리드로부터 연장되어 프레임 몸체에 연결되는 외부리드와, 상기 내부리드와 외부리드 사이에 형성된 채 프레임 몸체에 연결된 댐바를 포함하여 이루어진 반도체패키지용 리드프레임에 있어서, 상기 내부리드 또는 칩탑재판을 향하는 각 타이바 근처의 프레임 몸체에는 서로 대향되는 동시에 연통(連通)되도록 사각의 절개홈이 형성된 것을 특징으로 함.

Description

반도체패키지용 리드프레임{leadframe for semiconductor}
본 발명은 반도체패키지용 리드프레임에 관한 것으로, 더욱 상세하게 설명하면 몰딩 공정에서는 게이트홀과 에어벤트홀로 사용할 수 있고, 또한 몰드 플래시 제거 공정에서는 리드프레임의 패키지 몸체 및 타이바에 가해지는 충격을 억제할 수 있는 반도체패키지용 리드프레임에 관한 것이다.
통상 반도체패키지용 리드프레임은 구리(Cu), 철(Fe), 구리합금(Cu Alloy) 등의 연속된 금속 스트립(Strip)을 기계적 스탬핑(Stamping)이나 화학적에칭(Etching) 방법에 의해 제조한 것으로, 그 역할은 반도체칩과 외부 회로를 연결시켜 주는 전선(Lead) 역할과 반도체패키지를 마더보드(Mother Board)에 고정시켜 주는 버팀대(Frame)의 역할을 동시에 수행하는 것을 말한다.
이러한 리드프레임은 통상 도1에 도시된 바와 같이 대략 판상의 프레임 몸체(2)가 구비되어 있고, 상기 프레임 몸체(2)에는 다수의 리드프레임 유닛이 매트릭스 형상으로 형성되어 있다.
상기 각 리드프레임 유닛은 중앙에 반도체칩을 탑재하는 사각형상의 칩탑재판(4)이 형성되어 있고, 상기 칩탑재판(4)의 둘레에는 상기 프레임 몸체(2)를 향하여 연장된 타이바(12)에 의해 지지되고 있다.
또한, 상기 칩탑재판(4)의 외주연에는 일정거리 이격되어서 대략 방사상으로 다수의 내부리드(6)가 형성되어 있고, 상기 각 내부리드(6)로부터는 외부리드(8)가 연장되어 프레임 몸체(2)에 연결되어 있다.
상기 내부리드(6)와 외부리드(8)의 경계 부분에는 프레임 몸체(2)로부터 연장된 댐바(10)가 연결되어 봉지 공정중 봉지재가 외부리드(8)까지 흘러 넘치지 않토록 함은 물론 내부리드(6) 및 외부리드(8)를 지지하도록 되어 있다.
또한, 상기 타이바(12)가 연결된 프레임 몸체(2)에는 일정 크기의 사각의 절개홈(15)이 형성되어 있으며, 이는 리드프레임 유닛의 몰딩 공정중 몰딩 컴파운드가 상기 사각의 절개홈(15)을 통하여 주입되도록 함으로써 반도체칩(도시되지 않음), 칩탑재판(4), 타이바(12) 및 내부리드(6) 등을 몰딩하도록 하기 위해 형성된 것이다. 상기 사각의 절개홈(15)을 소위 게이트홀이라고도 한다.
한편, 상기와 같은 리드프레임의 몰딩 공정후에는 상기 사각의 절개홈에 형성된 몰드 플래시를 제거하기 위해 디게이팅 공정이 뒤따른다. 상기 디게팅 공정은 1피치씩 이동하며 펀치가 상기 사각의 절개홈을 관통시킴으로써 이루어지는데, 종래 리드프레임 유닛에는 상기 사각의 절개홈이 타이바와 인접한 프레임 몸체의 일측에만 형성됨으로써 1피치씩 리드프레임이 이동될 때 마다 상기 플래시 제거와 함께 리드프레임에도 소정의 사각의 절개홈 또는 통공이 더 형성된다.
즉, 도1에 도시된 바와 같이 리드프레임 유닛은 슬롯(16)을 경계로 서로 대칭되게 형성되어 있으며, 또한 프레임 몸체(2)에 형성된 사각의 절개홈(15) 역시 상기 슬롯(16)을 경계로 서로 대칭되어 형성되어 있다. 따라서, 어느 한 리드프레임 유닛의 사각의 절개홈(15)에 형성된 몰드 플래시를 제거한 후, 리드프레임 또는 펀치를 1피치 이동시키게 되면 다른 리드프레임 유닛에서는 상기 펀치와 리드프레임의 사각의 절개홈(15)이 일치하지 않아 몰드플래시를 제거할 수 없게 된다. 따라서 상기 펀치는 통상 2개가 한쌍으로 형성되어 있으며, 실제로 상기 펀치중 어느 한개만이 사각의 절개홈(15)내의 몰드 플래시를 제거하고 나머지 한개는 리드프레임의 프레임 몸체(2)를 관통시키게 되는 것이다.
상기와 같이 리드프레임에 강제적으로 통공이 형성된 때에 특히 몰딩 컴파운드로 형성된 패키지 몸체(몰딩 컴파운드에 의해 형성된 몸체로서 도면에 도시되지 않음)에 크랙이 발생하기 쉽고, 또한 타이바가 끊어짐으로써 패키지 몸체가 넉아웃(knock out)되는 문제점이 있다.
또한, 상기와 같이 리드프레임 유닛에는 오직 한개의 사각의 절개홈이 형성되어 있음으로써 몰딩 공정시 발생되는 각종 기포가 금형에 형성된 에어벤트를 통하여 빠져나가도록 설계되어 있다. 그런데 상기 금형에 형성된 에어벤트로 인해 몰드 플래시가 패키지 몸체 표면에 형성되고, 이는 리드프레임의 포밍 또는 트림 공정에서 리드의 불완전한 포밍이나 트림을 발생시키는 문제점이 있다.
따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 몰딩 공정에서는 에어벤트홀로 사용할 수 있고, 또한 몰드 플래시 제거 공정에서는 리드프레임에 충격을 가하지 않토록 한 반도체패키지용 리드프레임을 제공하는데 있다.
도1은 종래의 반도체패키지용 리드프레임을 도시한 평면도이다.
도2는 본 발명에 의한 반도체패키지용 리드프레임을 도시한 평면도이다.
- 도면중 주요 부호에 대한 설명 -
2; 프레임 몸체 4; 칩탑재판
6; 내부리드 8; 외부리드
10; 댐바 12; 타이바
15; 사각의 절개홈
상기한 목적을 달성하기 위해 본 발명은 대략 판상의 프레임 몸체와, 상기 프레임 몸체의 일정 영역에 반도체칩이 탑재되도록 대략 사각판상으로 형성된 칩탑재판과, 상기 칩탑재판의 대향되는 양측면으로부터 연장되어 프레임 몸체에 연결된 타이바와, 상기 칩탑재판의 외주연에 방사상으로 형성된 다수의 내부리드와, 상기 내부리드로부터 연장되어 프레임 몸체에 연결되는 외부리드와, 상기 내부리드와 외부리드 사이에 형성된 채 프레임 몸체에 연결된 댐바를 포함하여 이루어진 반도체패키지용 리드프레임에 있어서, 상기 내부리드 또는 칩탑재판을 향하는 각 타이바 근처의 프레임 몸체에는 서로 대향되는 동시에 연통(連通)되도록 사각의 절개홈이 형성된 것을 특징으로 한다.
상기와 같이 하여, 타이바 근처의 프레임 몸체에 서로 대향되도록 형성된 사각의 절개홈은 몰딩 공정중에는 어느 하나의 사각의 절개홈이 게이트홀 역할을 하고, 또한 다른 사각의 절개홈은 에어벤트홀 역활을 함으로써 몰드 플래시에 의한 트림 및 포밍 공정 중의 불량을 억제할 수 있는 잇점이 있다.
또한 디게팅 공정 즉, 1피치씩 리드프레임을 이동시켜가며 사각의 절개홈 내에 위치하는 몰드 플래시를 제거하는 공정에서는 리드프레임의 대향하는 두 영역에 동일한 모양의 사각의 절개홈이 형성되어 있음으로써 펀치에 의해 상기 모든 사각의 절개홈 내측에 형성된 몰드 플래시가 제거되어 패키지 몸체의 크랙이나 타이바에 스트레스가 가해지지 않는 장점이 있다.
이하 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도2는 본 발명에 의한 반도체패키지용 리드프레임을 도시한 평면도이다.
도시된 바와 같이 대략 판상의 프레임 몸체(2)가 구비되어 있고, 상기 프레임 몸체(2)의 일정 영역에는 반도체칩이 탑재되도록 사각판상의 칩탑재판(4)이 위치되어 있다. 상기 칩탑재판(4)은 대향되는 양측면으부터 연장되어 상기 프레임 몸체(2)까지 타이바(12)가 연결되어 있다. 상기 칩탑재판(4)의 외주연에는 방사상으로 다수의 내부리드(6)가 형성되어 있고, 상기 내부리드(6)로부터 연장되어서는 외부리드(8)가 형성되고, 상기 외부리드(8)는 다시 프레임 몸체(2)에 연결되어 있다.
또한, 상기 내부리드(6)와 외부리드(8)에는 그것과 대략 수직 방향으로 댐바(10)가 연결되어 있고, 상기 댐바(10)는 프레임 몸체(2)에 연결되어 있다.
한편, 상기 내부리드(6) 또는 칩탑재판(4)을 향하는 각 타이바(12) 근처의 프레임 몸체(2)에는 서로 대향하는 방향에 사각의 절개홈(15)이 형성되어 있다.
즉, 칩탑재판(4)의 양측면으로 연장된 타이바(12) 근처의 프레임 몸체(2)에는 각각 사각의 절개홈(15)이 형성됨으로써 총 2개의 사각의 절개홈(15)이 서로 대칭적으로 형성되어 있다.
또한 상기한 구조의 리드프레임은 유닛 단위로 다수가 형성되어 있으며, 이 유닛들을 슬롯(16)을 경계로 서로 대칭되도록 형성되어 있다. 더우기 상기 프레임 몸체(2)에 형성된 사각의 절개홈(15)도 상기 슬롯(16)을 경계로 완전히 대칭되게 형성되어 있다.
상기 타이바(12) 근처의 프레임 몸체(2)에 서로 대향하도록 형성된 사각의 절개홈(15)은 리드프레임의 몰딩 공정중에는 어느 하나의 사각의 절개홈(15)이 게이트홀 역할을 하고, 또한 다른 사각의 절개홈(15)은 에어벤트홀 역할을 함으로써 종래와 같이 몰드 플래시에 의한 트림 및 포ald 공정중의 불량을 예방하게 된다.
또한, 디게이팅 공정 예를 들면 1피치씩 리드프레임을 이동시켜가며 사각의 절개홈(15) 내측에 위치하는 몰드 플래시를 제거하는 공정에서는 리드프레임의 대향하는 두 영역에 동일한 모양의 사각의 절개홈(15)이 형성되어 있음으로써 펀치에 의해 상기 사각의 절개홈(15) 내측에 형성된 몰드 플래시만 제거하게 되어 패키지 몸체의 크랙이나 타이바(12)에 과도한 스트레스가 전달되지 않게 된다.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기예만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.
따라서 본 발명에 의한 반도체패키지용 리드프레임에 의하면, 몰딩 공정에서는 게이트홀 및 에어벤트홀로 이용할 수 있고, 또한 몰드 플래시 제거 공정중에는 패키지 몸체 및 타이바에 과도한 스트레스를 주지 않게 되는 효과가 있다.

Claims (1)

  1. (정정) 대략 판상의 프레임 몸체와, 상기 프레임 몸체의 일정 영역에 반도체칩이 탑재되도록 대략 사각판상으로 형성된 칩탑재판과, 상기 칩탑재판의 대향되는 양측면으로부터 연장되어 프레임 몸체에 연결된 타이바와, 상기 칩탑재판의 외주연에 방사상으로 형성된 다수의 내부리드와, 상기 내부리드로부터 연장되어 프레임 몸체에 연결되는 외부리드와, 상기 내부리드와 외부리드 사이에 형성된 채 프레임 몸체에 연결된 댐바를 포함하여 이루어진 반도체패키지용 리드프레임에 있어서,
    상기 내부리드 또는 칩탑재판을 향하는 각 타이바 근처의 프레임 몸체에는 서로 대향되는 동시에 연통(連通)되도록 사각의 절개홈이 형성된 것을 특징으로 하는 반도체패키지용 리드프레임.
KR10-1999-0056414A 1999-12-10 1999-12-10 반도체패키지용 리드프레임 KR100381843B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1999-0056414A KR100381843B1 (ko) 1999-12-10 1999-12-10 반도체패키지용 리드프레임

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0056414A KR100381843B1 (ko) 1999-12-10 1999-12-10 반도체패키지용 리드프레임

Publications (2)

Publication Number Publication Date
KR20010055260A KR20010055260A (ko) 2001-07-04
KR100381843B1 true KR100381843B1 (ko) 2003-04-26

Family

ID=19624768

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0056414A KR100381843B1 (ko) 1999-12-10 1999-12-10 반도체패키지용 리드프레임

Country Status (1)

Country Link
KR (1) KR100381843B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100531423B1 (ko) * 2000-10-16 2005-11-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 리드프레임 및 이에 적용되는 몰드다이, 그리고 이를 이용한 패키지 제조장치.
KR100646495B1 (ko) * 2005-09-14 2006-11-14 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 봉지하기 위한 몰드
KR100750046B1 (ko) * 2006-04-18 2007-08-16 앰코 테크놀로지 코리아 주식회사 반도체 장치용 리드프레임

Also Published As

Publication number Publication date
KR20010055260A (ko) 2001-07-04

Similar Documents

Publication Publication Date Title
KR970007468B1 (ko) 반도체 리이드 프레임
KR100809818B1 (ko) 반도체 장치의 제조 방법
US7271037B2 (en) Leadframe alteration to direct compound flow into package
KR100350046B1 (ko) 리드프레임 및 이를 이용한 방열판이 부착된 반도체패키지
KR100381843B1 (ko) 반도체패키지용 리드프레임
JP2006049372A (ja) リードフレーム及び半導体装置の製造方法
GB2115220A (en) Semiconductor device and method of producing the same
US20240105537A1 (en) Mold, lead frame, method, and electronic device with exposed die pad packaging
JP2603814B2 (ja) 半導体装置及びその製造方法
JP2009152331A (ja) 配線基板の加工方法、および半導体装置
KR940002775Y1 (ko) 반도체 장치용 리드 프레임
JPH07106488A (ja) 半導体集積回路のリードフレーム
JPH07153889A (ja) 半導体集積回路装置
KR200295743Y1 (ko) 반도체 장치용 리드프레임
KR100212695B1 (ko) 성형수지 절단용 펀치 가이드의 구조
JP2005093559A (ja) 半導体パッケージ及びその製造方法
JP2007042761A (ja) 半導体装置用基板、半導体装置の製造方法、及び封止金型
JPH05304236A (ja) 半導体装置のリードの形成方法
JPH0237756A (ja) 放熱板付半導体装置
KR19990039892U (ko) 반도체 패키지용 몰딩금형
JP2005045171A (ja) 半導体装置及び集合半導体装置
JPH0368162A (ja) リード切断方法
KR20020053419A (ko) 반도체패키지용 리드프레임
KR20020085378A (ko) 절단라인을 갖는 인쇄회로기판
JPH048946B2 (ko)

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130411

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140410

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160412

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20180404

Year of fee payment: 16