JP2005045171A - 半導体装置及び集合半導体装置 - Google Patents

半導体装置及び集合半導体装置 Download PDF

Info

Publication number
JP2005045171A
JP2005045171A JP2003279990A JP2003279990A JP2005045171A JP 2005045171 A JP2005045171 A JP 2005045171A JP 2003279990 A JP2003279990 A JP 2003279990A JP 2003279990 A JP2003279990 A JP 2003279990A JP 2005045171 A JP2005045171 A JP 2005045171A
Authority
JP
Japan
Prior art keywords
semiconductor device
organic substrate
resin
substrate
auxiliary pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003279990A
Other languages
English (en)
Other versions
JP4252391B2 (ja
Inventor
Toshihiro Ogata
敏洋 緒方
Masuhiro Ueno
益廣 植野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2003279990A priority Critical patent/JP4252391B2/ja
Publication of JP2005045171A publication Critical patent/JP2005045171A/ja
Application granted granted Critical
Publication of JP4252391B2 publication Critical patent/JP4252391B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】 所定のスタンドオフを有する半導体装置において、樹脂封止時に樹脂基板の変形を防止する半導体装置及び集合半導体装置を提供する。
【解決手段】 有機基板表面に半導体チップが搭載され、半導体チップが樹脂封止されているとともに、有機基板裏面に、所定のスタンドオフを有するファンクション電極と、この電極と略等しい高さの補強パターンとを備え、補助パターンは、トランスファーモールド法により半導体チップを樹脂封止する際、有機基板の変形を防止する位置に配置される。
【選択図】 図1

Description

本発明は、有機基板を用いた半導体装置および集合半導体装置に関し、特に樹脂封止する際の基板変形を防止する半導体装置及び集合半導体装置に関する。
絶縁基板上に配線を自由に引き回すことが可能な有機基板を用いた半導体装置として、Ball Grid Array(以下BGAという)構造やLand Grid Array(以下LGAという)構造などのリードレスタイプの表面実装型半導体装置が広く利用されている。また、最近では図4に示すように配線の引き回しが不要なパッドオンビアタイプと呼ばれる構造が、面積を小さくできるため、超小型のChip Scale Package(以下CSPという)に広く採用されるようになっている。
このような半導体装置では、スタンドオフ(有機基板の基材下面からファンクション電極下面までの高さa、図4参照)は、20μm〜150μm程度の高さに形成することにより、半導体装置およびそれを実装するマザーボードの反りや、半導体装置およびマザーボード表面への異物付着などによる実装不良の発生を低減し、実装信頼性の向上に有利に機能している。
例えばBGA構造の半導体装置では、チップ実装面の配線は、スルーホールを用いてマザーボード実装面(有機基板裏面)に取り出され、所定のファンクション電極まで配線パターンを引き回して接続される。マザーボード実装面では、その後のハンダボール搭載時にハンダ流れが発生しないようファンクション電極のみを残し、スルーホール部および配線パターンを含め20μm程度のソルダーレジストで選択的に被覆され、露出するファンクション電極にハンダボールを形成することによって、100μm程度のスタンドオフが得られる構造となっている。
一方LGA構造の半導体装置は、一般にBGA構造の半導体装置にハンダボールを取り付けない構造であるから、ファンクション電極表面の高さは、ソルダーレジスト表面の高さより低くなり、そのスタンドオフはマイナスとなる。本出願人は特開2002−83900号公報において、LGA構造のファンクション電極(ランド)がソルダーレジストより凹んだ形状にならないようにするため、スルーホールに充填した樹脂をスルーホール開口面から突出させ、その上にメッキすることによって実装性や信頼性の高いランドを形成する技術を開示している。
パッドオンビアタイプの半導体装置は、図4に示すように有機基板2に形成されたスルーホール8の下面がファンクション電極1としてそのまま使用できるよう、スルーホールメッキ後に、スルーホール2を樹脂9で埋め、樹脂9上にメッキが施された構造となっている。このような構造の半導体装置は、引き回し配線エリアが不要のため、有機基板の面積を小さくできるとともに、ハンダ流れ防止等で実施していたソルダーレジストで被覆する必要がなく、配線厚およびメッキ厚分のスタンドオフ分が確保できることになる。したがって、このような構造の半導体装置ではスタンドオフは30〜40μm程度となっている。
これら有機基板を用いた半導体装置では、半導体チップ7を樹脂封止する方法としてトランスファーモールド法により、有機基板の片面のみを樹脂封止するのが一般的である。トランスファーモールド法により成形された半導体装置は、ポッティング方法等によるその他の封止方法よりも半導体装置の厚さのバラツキが小さく、またポッティング方法等で使用される樹脂よりも安価な樹脂を使用でき、生産性も高く低コストで生産できる。
しかしながら、トランスファーモールド法では樹脂充填した後、硬化前に数トン程度の保圧をかけることによって注入中に発生した樹脂ボイドをエアベントから押し出し、水分溜りとなる個所を減らすことによって、実装リフロー時のパッケージクラック発生等の不具合を防いでいる。
特開2002−83900号公報
しかし、図5に模式的に示すように、トランスファーモールド法による保圧によって、基板変形が起こりやすく、この反り応力により半導体チップ7の剥離などが発生し、半導体装置の信頼性の低下を招くおそれがある。特に、半導体装置の外周のみにファンクション電極があるペリフェラルタイプの半導体装置では、図5に示すように半導体装置下面中央部が凸状に変形してしまう。このような基板変形はワイヤボンドなどの接続性の低下、チップクラックなどの不具合の発生にもつながる場合がある。特に、半導体装置の薄型化にともない、有機基板を用いた半導体パッケージでは、その基板の厚さは0.2〜0.4mm程度から0.1〜0.2mm程度と薄くなる傾向にあり、基板強度が低く、さらに基板変形が大きな問題となってきている。
上記のように、有機基板を用いた所定のスタンドオフを有する半導体装置は、スタンドオフは実装信頼性の観点から所定の範囲にあることが好ましいが、他方トランスファーモールド時に基板変形が生じてしまう。本発明は所定のスタンドオフを有する半導体装置において、樹脂封止時に樹脂基板の変形を防止する半導体装置及び集合半導体装置を提供することを目的とする。
上記目的を達成するため、本願請求項1に係る半導体装置は、有機基板表面に半導体チップが搭載され、該半導体チップが樹脂封止されているとともに、前記有機基板裏面に、所定のスタンドオフを有するファンクション電極と、該電極と略等しい高さの第1の補助パターンとを備え、該第1の補助パターンは、前記半導体チップを樹脂封止する際、前記基板の変形を防止する位置に配置されていることを特徴とするものである。
本願請求項2に係る集合半導体装置は、集合有機基板表面に複数の半導体チップが搭載され、該半導体チップが樹脂封止されているとともに、前記集合有機基板裏面に、所定のスタンドオフを有するファンクション電極と、該電極と略等しい高さの第1の補助パターンあるいは前記集合有機基板を切断し、半導体装置を形成する際、切断除去される領域上に形成された、前記電極と略等しい高さの第2の補助パターンの少なくともいずれかを備え、前記第1、第2の補助パターンは、前記半導体チップを樹脂封止する際、前記基板の変形を防止する位置に配置されていることを特徴とするものである。
本発明では、スタンドオフを有する有機基板を用いた半導体装置において、ファンクション電極と同じスタンドオフを有する補助パターンをグリッド配置することによって、トランスファーモールドの保圧がかかった場合でも、補助パターンが、金型に接して応力を分散させ基板変形を防止することができる。
また、多数個取りの集合半導体装置では、切断ライン上にファンクション電極と同じスタンドオフを有する別の補助パターンを備えることによって、ファンイン構造に代表されるようなファンクション電極間の距離が0.5mm程度と大きい電極配置の半導体装置を生産する場合でも基板変形を防止することができる。
本発明の実施形態について、図1〜図3を参照して説明する。図1は本願第1の発明の第1の実施形態を示したもので、半導体装置裏面全面にファンクション電極および補助パターンを格子状に配置したフルグリッド電極配置の一例である。1は半導体チップに接続されるファンクション電極、2は有機基板、3は補助パターンである。ファンクション電極1およびファンクション電極1と同一形状の補助パターン3は、有機基板2上に同時に形成されるため、30〜40μm程度の同じ高さのスタンドオフとなる。その結果、トランスファーモールド時には、金型に対し同一面で接することにより樹脂充填直後の保圧時に、補助パターン3はファンクション電極1にかかる応力を分散させ、基板変形を防止することができる。ファンクション電極1および補助パターン3は、基板変形が発生しないように有機基板の材料、厚さ、トランスファーモールド時の条件等を考慮し、それぞれ所定の間隔で配置される。一例として、0.4mm程度以下の配線スペースで配置すると、有機基板の変形を防止することができる。またファンクション電極1および補助パターン3の配置についても、種々変更することが可能で、有機基板2の変形を防止できるようにすれば良く、格子状の配置に限定されるものではない。
図2は本願第1の発明の第2の実施形態を示したもので、半導体装置裏面中央部に正方形の補助パターン4を配置した例である。補助パターン4もファンクション電極1と同じ高さに形成され、第1の実施形態の補助パターン3と同様に応力分散の効果があり、基板変形を防止することができる。本実施形態においても、ファンクション電極1および補助パターン4の配置、形状は、樹脂封止条件に応じて種々変更することが可能で、有機基板2の変形を防止できるようにすれば良く、中央部に正方形の補助パターンが配置される構造に限定されるものではない。
図3は本願第2の発明の実施形態を示したもので、多数個取りの集合有機基板上の半導体装置の配置図である。5は集合有機基板、6は集合有機基板5の裏面に形成されたダイシング切断ライン上に形成した補助パターン、10はダイシングにより個片化される半導体装置である。なお図では、ファンクション電極は図示されておらず、補助パターンは模式的に示している。このような構造の集合有機基板は、次のように形成される。まず、裏面にファンクション電極と補助パターン6が形成された集合有機基板5を用意し、その表面に半導体チップを搭載する。半導体チップをトランスファーモールド法により樹脂封止する。その後、集合有機基板5裏面に形成された、補助パターン6の中心線で切断して、半導体装置10に個別化する。トランスファーモールド法により樹脂封止する際、ファンイン構造に代表されるような個々の半導体装置に形成されたファンクション電極間の距離が大きい場合、樹脂封止の際の保圧時に有機基板が変形してしまう。そこで本発明では、切断ライン上にファンクション電極1と同じスタンドオフの補助パターン6を配置することによって応力が分散し、上記距離が大きい場合であっても有機基板を変形させることなく樹脂封止が可能となる。なおこの場合において、補助パターン6を切断ライン上に形成する場合に、本願第1の発明における実施形態1、2に示した補助パターン3または4を同時に形成しておくことも可能である。
ダイシング切断ライン上に形成される補助パターン6は、ダイシングにより全て除去されるのが好ましい。そこで、ダイシングブレード幅が0.1〜0.2mm程度の場合、補助パターン幅はその位置ズレなどの公差も考慮し、0.050〜0.15mm程度とすることによって、ダイシング時に全て切り落とされ、個片化された半導体装置10に補助パターン6が残ることはない。
本願第1の発明の第1の実施形態を説明する図である。 本願第1の発明の第2の実施形態を説明する図である。 本願第2の発明の実施形態を説明する図である。 従来のこの種の半導体装置を説明する図である。 従来の半導体装置の有機基板の変形を説明する図である。
符号の説明
1:ファンクション電極、2:有機基板、3、4、6:補助パターン、5:集合有機基板、7:半導体チップ、8:スルーホール、9:樹脂、10:半導体装置

Claims (2)

  1. 有機基板表面に半導体チップが搭載され、該半導体チップが樹脂封止されているとともに、前記有機基板裏面に、所定のスタンドオフを有するファンクション電極と、該電極と略等しい高さの第1の補助パターンとを備え、該第1の補助パターンは、前記半導体チップを樹脂封止する際、前記基板の変形を防止する位置に配置されていることを特徴とする半導体装置。
  2. 集合有機基板表面に複数の半導体チップが搭載され、該半導体チップが樹脂封止されているとともに、前記集合有機基板裏面に、所定のスタンドオフを有するファンクション電極と、該電極と略等しい高さの第1の補助パターンあるいは前記集合有機基板を切断し、半導体装置を形成する際、切断除去される領域上に形成された、前記電極と略等しい高さの第2の補助パターンの少なくともいずれかを備え、前記第1、第2の補助パターンは、前記半導体チップを樹脂封止する際、前記基板の変形を防止する位置に配置されていることを特徴とする集合半導体装置。
JP2003279990A 2003-07-25 2003-07-25 集合半導体装置 Expired - Lifetime JP4252391B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003279990A JP4252391B2 (ja) 2003-07-25 2003-07-25 集合半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003279990A JP4252391B2 (ja) 2003-07-25 2003-07-25 集合半導体装置

Publications (2)

Publication Number Publication Date
JP2005045171A true JP2005045171A (ja) 2005-02-17
JP4252391B2 JP4252391B2 (ja) 2009-04-08

Family

ID=34265947

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003279990A Expired - Lifetime JP4252391B2 (ja) 2003-07-25 2003-07-25 集合半導体装置

Country Status (1)

Country Link
JP (1) JP4252391B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011096865A (ja) * 2009-10-30 2011-05-12 Sharp Corp 基板部材、モジュール、電気機器、およびモジュールの製造方法
JP2013222877A (ja) * 2012-04-18 2013-10-28 Sharp Corp 半導体モジュール

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011096865A (ja) * 2009-10-30 2011-05-12 Sharp Corp 基板部材、モジュール、電気機器、およびモジュールの製造方法
JP2013222877A (ja) * 2012-04-18 2013-10-28 Sharp Corp 半導体モジュール

Also Published As

Publication number Publication date
JP4252391B2 (ja) 2009-04-08

Similar Documents

Publication Publication Date Title
CN100350601C (zh) 多行引线框架
US7508066B2 (en) Heat dissipating semiconductor package and fabrication method thereof
US6664615B1 (en) Method and apparatus for lead-frame based grid array IC packaging
TWI397964B (zh) 部分圖案化之引線框架及其在半導體封裝中製作與使用的方法
US7141868B2 (en) Flash preventing substrate and method for fabricating the same
EP0923120A1 (en) Method for manufacturing semiconductor device
JP2002110718A (ja) 半導体装置の製造方法
KR20040037575A (ko) 사선형 에칭부를 갖는 엠.엘.피(mlp)형 반도체 패키지
JP2009147053A (ja) 半導体装置及びその製造方法
JP4825529B2 (ja) 半導体装置
JP4252391B2 (ja) 集合半導体装置
KR100871379B1 (ko) 반도체 패키지의 제조방법
JP3920657B2 (ja) 樹脂封止型半導体装置の製造方法
US6512287B1 (en) Board frame, method for fabricating thereof and method for fabricating semiconductor apparatus
KR100564623B1 (ko) 크랙을 예방하는 반도체 패키지 및 그 제조방법
KR100319400B1 (ko) 반도체패키지및그제조방법
JP2011061055A (ja) 半導体装置の製造方法
JP4705614B2 (ja) 樹脂封止型半導体装置
US20220005857A1 (en) Tapeless leadframe package with exposed integrated circuit die
KR100520443B1 (ko) 칩스케일패키지및그제조방법
KR100369394B1 (ko) 반도체패키지용 섭스트레이트 및 이를 이용한 반도체패키지의 제조방법
JP2001127196A (ja) ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法
KR100541686B1 (ko) 반도체 칩 패키지의 제조 방법
JP2004031561A (ja) 半導体装置およびその製造方法
JP2007042761A (ja) 半導体装置用基板、半導体装置の製造方法、及び封止金型

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060411

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081007

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090106

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090121

R150 Certificate of patent or registration of utility model

Ref document number: 4252391

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120130

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120130

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150130

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term