KR100366273B1 - 긴 비트 라인을 갖는 메모리칩용 디코더 접속 장치 - Google Patents

긴 비트 라인을 갖는 메모리칩용 디코더 접속 장치 Download PDF

Info

Publication number
KR100366273B1
KR100366273B1 KR1020000007782A KR20000007782A KR100366273B1 KR 100366273 B1 KR100366273 B1 KR 100366273B1 KR 1020000007782 A KR1020000007782 A KR 1020000007782A KR 20000007782 A KR20000007782 A KR 20000007782A KR 100366273 B1 KR100366273 B1 KR 100366273B1
Authority
KR
South Korea
Prior art keywords
decoder
region
bit line
metal layer
memory cell
Prior art date
Application number
KR1020000007782A
Other languages
English (en)
Other versions
KR20000062568A (ko
Inventor
로베르트 포이얼레
자비네 만델
헬무트 슈나이더
Original Assignee
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니언 테크놀로지스 아게 filed Critical 인피니언 테크놀로지스 아게
Publication of KR20000062568A publication Critical patent/KR20000062568A/ko
Application granted granted Critical
Publication of KR100366273B1 publication Critical patent/KR100366273B1/ko

Links

Classifications

    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63G—MERRY-GO-ROUNDS; SWINGS; ROCKING-HORSES; CHUTES; SWITCHBACKS; SIMILAR DEVICES FOR PUBLIC AMUSEMENT
    • A63G9/00—Swings
    • A63G9/04—Swings with moving supporting-points
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63G—MERRY-GO-ROUNDS; SWINGS; ROCKING-HORSES; CHUTES; SWITCHBACKS; SIMILAR DEVICES FOR PUBLIC AMUSEMENT
    • A63G9/00—Swings
    • A63G9/02—Swings with two suspensory axles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 메모리칩용 디코더 접속 장치에 관한 것이며, 여기서 비트 라인-트위스트(8)에 따른 디코더(2)의 더미-영역(7)에 의해 추가 관통 홀(6)은 전력 공급선(3)과 디코더(2) 사이에 제공된다.

Description

긴 비트 라인을 갖는 메모리칩용 디코더 접속 장치 {DECODER CONNECTING DEVICE FOR MEMORY CHIPS WITH LONG BIT LINES}
본 발명은
- 제 1 방향으로 뻗는 긴 비트 라인(bit line),
- 메모리 셀 필드에서 비트 라인과 교차되고 제 2 방향으로 길게 뻗는 워드 라인(word line),
- 디코더 영역에 위치하고 제 1 금속층 평면을 형성하는 워드 라인-디코더(decoder), 및
- 디코더 영역에서 제 1 금속층 평면 위에 위치하는 제 2 금속층 평면에 뻗는, 디코더용 배선을 포함하는, 메모리칩용 디코더 접속 장치에 관한 것이며, 상기 워드 라인-디코더에서는 디코더 영역이 제 1 방향으로 뻗는 메모리 셀 필드의 가장자리에 접하고, 상기 배선에서는 2개의 금속층 평면 사이에서 각각의 관통 홀은 디코더 영역의 측면 가장자리에 제공된다.
집적 반도체 메모리의 어레이-세그먼트 및 메모리 셀 필드는 개별 메모리 셀 필드에서 가능한 많은 정보를 저장할 수 있도록 하기 위하여, 가능한 크게 구성되도록 한다. 인접하는 어레이 세그먼트가 커짐에 따라, 열(row)-디코더 또는 열 드라이버(driver)가 더 길게 되어서, 상기 디코더를 낮은 임피던스로 전력 공급망과 접속하는 것이 점점 더 어려워진다.
현재에는, 도입부에 제시된 바와 같이, 열-디코더가 비트 라인에 대해 평행하게 메모리 셀 필드의 가장자리에 제공되며 각각 상기 열-디코더의 단부에서 관통 홀을 통해 전류 공급망과 접속된다. 이러한 방식의 기존의 장치는 도 2에 도시된다: 메모리 셀 필드(1)에서 워드 라인(WL)은 y-방향으로 뻗는 한편, 비트 라인(BL)은 x-방향으로 배열된다. 도면의 단순화를 위해 하나의 워드 라인(WL)과 2개의 비트 라인(BL)만이 도시된다. 비트 라인(BL)에 대해 평행하게 메모리 셀 필드(1)의 가장자리에 x-방향으로 디코더 영역(2)이 제공되며, 상기 디코더 영역(2)에는 개별 워드 라인(WL) 및 상기 워드 라인(WL)의 디코더가 서로 매우 근접하여 위치한다. 서로 평행한 전력 공급선(3)의 열은 디코더 위의 제 2 금속층 평면 내에 제공되고, 상기 디코더는 이산화 실리콘층에 의해 절연되는 방식으로 제 1 금속층 평면을 형성한다. 이러한 전력 공급선(3)은 이산화실리콘층을 통과하여 뻗는 관통 홀(4, 5)을 통해 디코더 영역(2)의 가장 자리에서 디코더와 전기적으로 접속된다. 전력 공급선(3) 내에, 즉 그것의 중간에 이러한 관통 홀(4, 5)을 제공하는 것은 불가능한데, 그 이유는 그 아래에 위치하는 금속층 평면에 개별 디코더와 상기 디코더의 워드 라인이 서로 근접하여 나란히 위치하기 때문이다. 그러므로, 현재 존재하는 디코더 접속 장치는 메모리 셀 필드(1)에 접하는 디코더 영역(2)의 가장자리에서만 관통 홀(4, 5)을 갖는다.
개별 디코더가 낮은 옴 저항으로 상기 전력 공급선(3)과 접속되는 것이 중요하며, 이것은 현재 도 2에 도시된 양측의 관통 홀(4 또는 5)에 의해 디코더 영역(2)의 양쪽 단부에서 이루어진다. 전력 공급선(3)을 가능한 폭이 넓은 금속 스트립으로 구현하거나 비트 라인의 양쪽에(즉 도 2의 상부 및 하부) 디코더를 제공할 수도 있다.
그러나, 이러한 모든 조치들은 넓은 필요 면적과 연관되며, 이것은 매우 바람직하지 않다.
본 발명의 목적은, 디코더 접속 장치가 추가 면적의 필요성 없이 가능한 낮은 임피던스로 전력 공급선과 접속될 수 있도록, 도입부에서 언급한 방식의 디코더 접속 장치를 향상시키는 것이다.
상기 목적은 청구항 제 1항의 전제부에 따른 디코더 접속 장치에서, 메모리 셀 필드에서 비트 라인이 비트 라인 트위스트 영역에 트위스트를 형성하고 상기 비트 라인 트위스트 영역에 접하는, 디코더 영역의 존(zone)에서 추가 관통 홀이 2개의 금속층 평면 사이에 제공됨으로써, 달성된다.
본 발명에 따른 디코더 접속 장치에서 2개의 금속층 평면은 종래와 같이 디코더 영역의 2개의 단부에 접속되는 것이 아니라, 적어도 한번 더 예를 들어 상기 디코더 영역의 중앙에서 서로 접속된다. 영역의 중앙에 위치한 2개의 금속층 평면을 실현하기 위하여, 메모리 셀 필드 내의 비트 라인 트위스트 영역에 상응하는 디코더 영역의 존이 사용된다.
이 외에도, 비트 라인을 위한 비트 라인-트위스트에 의해 트위스트로 인한 상기 비트 라인의 커플링-커패시턴스가 실제로 반감되어, 비트 라인이 트위스트가 없을 때보다 더 길게 구현될 수 있다. 추가적으로, 작은 커플링-커패시턴스로 인해 센스 증폭기(sense amplifier)의 수를 감소시킬 수 있는데, 그 이유는 실제로 모든 제 2 센스 증폭기가 생략될 수 있기 때문이다.
따라서 본 발명에 의해, 높은 커패시턴스 또는 RC-상수로 인한 스위칭 속도의 감소 없이, 전력 공급선을 지금까지의 두께의 약 4분의 1로 감소시키거나 디코더 영역의 길이를 2배로 감소시키는 것이 가능하다.
도 1은 본 발명의 실시예에 따른 디코더 접속 장치에 대한 개략적인 평면도.
도 2는 기존의 디코더 접속 장치에 대한 개략적인 평면도.
*도면의 주요 부분에 대한 부호의 설명*
1: 메모리 셀 필드 2: 디코더 영역
3: 전력 공급선 4, 5, 6: 관통 홀
7: 더미-영역 8: 비트 라인 트위스트 영역
도 2는 도입부에서 이미 설명되었다. 도 1에는 서로 상응하는 부분에 대해 도 2와 동일한 도면 부호가 사용된다.
도 2의 기존의 디코더 접속 장치와 달리 본 발명에 따른 디코더 접속 장치에서는 도 1에 따라 x-방향으로 뻗는 비트 라인(BL)(자세히 도시되지 않음)은 비트 라인 트위스트 영역(8)에서 각각 하나의 트위스트를 실행한다. 즉, 인접한 2개의 비트 라인이 여기서 서로 교차되어서, 메모리 셀 필드(1)에서 비트 라인 트위스트 영역(8)의 좌측에서, 도 1의 y-방향으로 제 2 비트 라인 위로 뻗는 제 1 비트 라인이 비트 라인 트위스트 영역의 우측에 위치하는 메모리 셀 필드(1) 부분에서 제 2 비트 라인의 아래로 이어지고, 상기 제 2 비트 라인은 이제 여기서 y-방향으로 제 1 비트 라인의 위에 있게 된다. 이러한 비트 라인-트위스트에 의해 공지된 바와 같이 엘렉트릭 대칭(electric symmetry)으로 인해 실제로 커플링-커패시턴스의 반감이 이루어진다. 커플링-커패시턴스의 이러한 반감으로 인해, 실제로 모든 제 2 센스 증폭기를 생략하는 것이 가능하다.
디코더 영역(2)에서 비트 라인 트위스트 영역(8)의 아래에는 빈영역 또는 더미(dummy)-영역(7)이 존재하며, 상기 더미-영역(7)에서는 비트 라인-트위스트로 인해 상기 영역(2)에 디코더가 필요치 않다. 상기 더미 영역(7)은 디코더 영역(2)을 제 1 디코더 영역(9)과 제 2 디코더 영역(10)으로 분리시킨다. 본 발명에 따라 상기 영역(7)은 전력 공급선(3)을 포함하는 상부 금속층 평면과 디코더의 하부 금속층 평면 사이의 추가적인 관통 홀(6)을 위해 이용된다.
비트 라인 트위스트 영역(8)의 폭은 예를 들어 2.4 ㎛이며, 메모리 셀 필드(1)는 상기 비트 라인 트위스트 영역(8)의 좌측 및 우측에 약 200 ㎛의 폭을 갖는다. 즉, 전체 메모리 셀 필드(1)는 약 400 ㎛보다 약간 큰 폭을 갖는다. 물론 다른 값, 높은 기술 수준에서는 예를 들어 더 작은 값이 선택될 수도 있다.
따라서, 더미-영역(7)은 비트 라인 트위스트 영역(8)과 같이 역시 약 2.4 ㎛의 폭을 갖는다. 이러한 폭은 2개의 금속층 평면 사이의 의도한 관통 홀을 위해 매우 충분하다. 더미-영역(7)의 상기 추가 관통 홀(6)에 의해 전력 공급선(3)과 디코더 영역(2)의 디코더 사이에 낮은 임피던스 접속을 제공한다.
따라서, 선행 기술과는 달리, 본 발명에 따른 디코더 접속 장치에서 2개의 금속층 평면은 종래와 같이 영역(2)의 2개의 단부에서만 서로 콘택되는 것이 아니라, 그러한 콘택 접속은 상기 관통 홀(6)을 통하여 상기 영역(2)으 중앙에서도 실현된다. 물론 경우에 따라서, 상응하는 추가 더미-영역(7)이 사용될 때, 추가 관통 홀을 제공하는 것이 가능하다. 이 외에도, 본 발명은 도 1에 도시된 바와 같이, 열-디코더, 즉 열 방향으로 뻗는 장치에 국한되지 않으며, 본 발명은 칼럼 방향에도 사용될 수 있다.
본 발명에 따른 약 2.4 ㎛의 추가 필요 면적은 매우 적다. 또한, 이러한 추가 필요 면적은 비트 라인의 트위스트로 인한, 센스 증폭기에 대한 면적 감소에 의해 그 이상으로 보상된다.
본 발명에 의해, 디코더 접속 장치가 추가 면적의 필요성 없이 가능한 낮은 임피던스로 전력 공급선과 접속될 수 있도록, 전술한 방식의 디코더 접속 장치가 개선된다.

Claims (4)

  1. - 제 1 방향(x)으로 뻗는 긴 비트 라인(BL),
    - 메모리 셀 필드(1)의 비트 라인(BL)과 교차되고 제 2 방향(y)으로 뻗는 워드 라인(WL),
    - 디코더 영역(2)에 위치하고 제 1 금속층 평면을 형성하는 워드 라인-디코더, 및
    - 디코더 영역(2)에서 제 1 금속층 평면 위에 위치하는 제 2 금속층 평면으로 뻗는, 디코더용 배선(3)을 포함하며,
    상기 워드 라인-디코더에서 디코더 영역(2)이 제 1 방향(x)으로 뻗는 메모리 셀 필드(1)의 가장자리에 접하고,
    상기 배선(3)에서 각각의 관통 홀(4, 5)이 2개의 금속층 평면 사이에서 디코더 영역(2)의 측면 가장자리에 제공되는, 메모리칩용 디코더 접속 장치에 있어서,
    - 메모리 셀 필드(1)에서 비트 라인(BL)이 비트 라인 트위스트 영역(8)에 트위스트를 형성하고,
    - 비트 라인 트위스트 영역(8)에 접하는 디코더 영역(2)의 존에서 추가 관통 홀(6)이 2개의 금속층 평면 사이에 제공되는 것을 특징으로 하는 디코더 접속 장치.
  2. 제 1항에 있어서,
    추가 관통 홀(6)은 디코더 영역(2)의 더미-영역(7)에 위치하는 것을 특징으로 하는 디코더 접속 장치.
  3. 제 1항 또는 제 2항에 있어서,
    비트 라인 트위스트 영역이 약 2.4 ㎛의 폭을 갖는 것을 특징으로 하는 디코더 접속 장치.
  4. 제 1항 또는 제 2항에 있어서,
    제 1 방향의 메모리 셀 필드(1)의 폭이 약 400 ㎛인 것을 특징으로 하는 디코더 접속 장치.
KR1020000007782A 1999-02-19 2000-02-18 긴 비트 라인을 갖는 메모리칩용 디코더 접속 장치 KR100366273B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19907176.4 1999-02-19
DE19907176A DE19907176A1 (de) 1999-02-19 1999-02-19 Decoder-Anschlußanordnung für Speicherchips mit langen Bitleitungen

Publications (2)

Publication Number Publication Date
KR20000062568A KR20000062568A (ko) 2000-10-25
KR100366273B1 true KR100366273B1 (ko) 2002-12-31

Family

ID=7898172

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000007782A KR100366273B1 (ko) 1999-02-19 2000-02-18 긴 비트 라인을 갖는 메모리칩용 디코더 접속 장치

Country Status (6)

Country Link
US (1) US6205044B1 (ko)
EP (1) EP1030311B1 (ko)
JP (1) JP3663329B2 (ko)
KR (1) KR100366273B1 (ko)
DE (2) DE19907176A1 (ko)
TW (1) TW459243B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6570781B1 (en) 2000-06-28 2003-05-27 Marvell International Ltd. Logic process DRAM
US6947324B1 (en) 2000-06-28 2005-09-20 Marvell International Ltd. Logic process DRAM
US7184290B1 (en) 2000-06-28 2007-02-27 Marvell International Ltd. Logic process DRAM
US6717839B1 (en) 2003-03-31 2004-04-06 Ramtron International Corporation Bit-line shielding method for ferroelectric memories
KR100541818B1 (ko) * 2003-12-18 2006-01-10 삼성전자주식회사 반도체 메모리 장치의 라인 배치구조

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5091887A (en) * 1989-05-16 1992-02-25 Mitsubishi Denki Kabushiki Kaisha Dynamic semiconductor memory device
EP0523995A1 (en) * 1991-07-17 1993-01-20 STMicroelectronics, Inc. Integrated circuit memory device having flash clear

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0713858B2 (ja) * 1988-08-30 1995-02-15 三菱電機株式会社 半導体記憶装置
US5251168A (en) * 1991-07-31 1993-10-05 Texas Instruments Incorporated Boundary cells for improving retention time in memory devices
JP3440335B2 (ja) * 1993-08-18 2003-08-25 日本テキサス・インスツルメンツ株式会社 半導体メモリ装置
DE69526006T2 (de) * 1994-08-15 2003-01-02 Ibm Anordnung mit einem einzigen Verdrillungsgebiet und Verfahren für gepaarte linienförmige Leiter in integrierten Schaltungen
US5821592A (en) * 1997-06-30 1998-10-13 Siemens Aktiengesellschaft Dynamic random access memory arrays and methods therefor
US5864496A (en) * 1997-09-29 1999-01-26 Siemens Aktiengesellschaft High density semiconductor memory having diagonal bit lines and dual word lines
US6069815A (en) * 1997-12-18 2000-05-30 Siemens Aktiengesellschaft Semiconductor memory having hierarchical bit line and/or word line architecture
US6034879A (en) * 1998-02-19 2000-03-07 University Of Pittsburgh Twisted line techniques for multi-gigabit dynamic random access memories

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5091887A (en) * 1989-05-16 1992-02-25 Mitsubishi Denki Kabushiki Kaisha Dynamic semiconductor memory device
EP0523995A1 (en) * 1991-07-17 1993-01-20 STMicroelectronics, Inc. Integrated circuit memory device having flash clear

Also Published As

Publication number Publication date
DE50009385D1 (de) 2005-03-10
US6205044B1 (en) 2001-03-20
JP2000243933A (ja) 2000-09-08
EP1030311A1 (de) 2000-08-23
TW459243B (en) 2001-10-11
DE19907176A1 (de) 2000-08-31
KR20000062568A (ko) 2000-10-25
JP3663329B2 (ja) 2005-06-22
EP1030311B1 (de) 2005-02-02

Similar Documents

Publication Publication Date Title
KR100443545B1 (ko) Ｍｒａｍ 장치
CN100485937C (zh) 半导体存储器件及其构建方法
US7099174B2 (en) Metal wiring pattern for memory devices
KR20170037201A (ko) 서브 워드라인 드라이버를 포함하는 반도체 메모리 장치의 레이아웃
KR19990063189A (ko) 계층적 비트 라인 및/또는 워드 라인 구조의 반도체 메모리
JP2004103657A (ja) 半導体記憶装置
KR100366273B1 (ko) 긴 비트 라인을 갖는 메모리칩용 디코더 접속 장치
CN111293117A (zh) 包括冗余布线线路的集成式组合件，和具有延伸穿过其中的开口的集成电路层面
US5982654A (en) System for connecting semiconductor devices
US6310399B1 (en) Semiconductor memory configuration with a bit-line twist
EP0119002B1 (en) Semiconductor memory device
US7199471B2 (en) Method and apparatus for reducing capacitive coupling between lines in an integrated circuit
US6570236B2 (en) Semiconductor device
KR100316619B1 (ko) 반도체 기억 장치
CN1230027A (zh) 半导体存储器件
KR980006297A (ko) 다중 레벨 도전체 워드라인 스트래핑 방법
US11056646B2 (en) Memory device having programmable impedance elements with a common conductor formed below bit lines
US20120286334A1 (en) Semiconductor Device and Method of Making Same
JPH1187642A (ja) ダイナミックランダムアクセスメモリ回路のビットライン対をプリチャージするためのイコライザ回路とその方法
JPH0752758B2 (ja) 半導体読出し専用メモリ
US5748549A (en) Semiconductor memory device
US20040257899A1 (en) Integrated circuit memory devices having zig-zag arrangements of column select IO blocks to increase input/output line routing efficiency
KR960001462B1 (ko) 다이나믹형 반도체기억장치
CN114357926A (zh) 电熔丝单元阵列的版图布局方法
US6509592B2 (en) Ferroelectric memory

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071128

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee