TW459243B - Decoder-terminal arrangement for memory-chips with long bit-lines - Google Patents
Decoder-terminal arrangement for memory-chips with long bit-lines Download PDFInfo
- Publication number
- TW459243B TW459243B TW089102846A TW89102846A TW459243B TW 459243 B TW459243 B TW 459243B TW 089102846 A TW089102846 A TW 089102846A TW 89102846 A TW89102846 A TW 89102846A TW 459243 B TW459243 B TW 459243B
- Authority
- TW
- Taiwan
- Prior art keywords
- decoder
- area
- bit line
- fan
- line
- Prior art date
Links
- 238000001465 metallisation Methods 0.000 claims description 15
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 238000007747 plating Methods 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000002079 cooperative effect Effects 0.000 description 3
- 230000000875 corresponding effect Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/18—Bit line organisation; Bit line lay-out
-
- A—HUMAN NECESSITIES
- A63—SPORTS; GAMES; AMUSEMENTS
- A63G—MERRY-GO-ROUNDS; SWINGS; ROCKING-HORSES; CHUTES; SWITCHBACKS; SIMILAR DEVICES FOR PUBLIC AMUSEMENT
- A63G9/00—Swings
- A63G9/04—Swings with moving supporting-points
-
- A—HUMAN NECESSITIES
- A63—SPORTS; GAMES; AMUSEMENTS
- A63G—MERRY-GO-ROUNDS; SWINGS; ROCKING-HORSES; CHUTES; SWITCHBACKS; SIMILAR DEVICES FOR PUBLIC AMUSEMENT
- A63G9/00—Swings
- A63G9/02—Swings with two suspensory axles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Description
Λ69? Α ^ Α7 . __________- 五、發明說明(,) 丨_二本
^__J 本發明偽關於一種記憶體晶片用之解碼器^终端配 置,其具有: 一在第一方向中延伸之長條位元線, —與記億胞陣列中之位元線相交且在第二方向中延伸之 字元線, 一字元線一線碼器,其位在解碼器區域中且形成第一金 屬化平面,此解碼器區域鄰接於記億胞陣列之在第一 方向中延伸之邊緣, 一解碼器用之電源線,其在解碼器區域中是在一個位於 第一金靥化平面上方之第二金屬化平面中延伸,其中 在二個金屬化平面之間分別在解碼器區域之倒面邊線 上設有穿孔。 積體半導體記憶體之陣列一區段及記億胞陣列應儘可 能大,以便在每一各別之記億胞陣列中可儲存儘可能多 之資訊。但隨箸變大之相連接之陣列一區段,則列_解 碼器或列一驅動器亦會變長,使得以低歐姆方式將此解 碼器與主電源相連接會更加困難。 目前如本文開頭所述之列解碼器是平行於位元線而設 置在記億胞陣列之邊緣上且只在其末端經由穿孔而與主 電源相連接。此種現有之配置顯示在第2_中:在記億 胞陣列1中延伸之字元線WL配置在y-方向中,而位元 線BL則配置在X-方向中。為了簡化圔式,則只顯示字元 線W L或位元線B L。平行於位元線B L而在記億胞陣列1 之邊綠上於X-方向中設置一種解碼器區域2,其中各別之 -3 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本1> .裝---— l·! — 訂----- 經濟部智慧財產局員工消費合作社印製 3 鲁 A7 B7 娌濟部智慧財產局員工消費合作社印製 五、發明說明(>) 字元線WL和其解碼器是非常狹窄而互相鄰接。在形成第 一金屬化平面之此種解碼器上方以和二氧化矽層相隔離 之方式而在第二金屬化平面中設置一列互相平行之電源 導線3。這些電源導線3只在解碼器區域3之邊緣上經由 穿孔4、5 (其經由二氧化矽層而延伸)而與解碼器在電 性上相連接。不可能將此種穿孔4、5亦設置在電源導線 3之路徑中(大約在其中央處),這樣會在下方之金屬化 平面中使各別之解碼器或其字元線狹窄地相鄰。現有之 解碼器一終端配置因此只在解碼器區域2之邊緣上具有 穿孔4 ' 5,解碼器區域2鄰接於記憶胞陣列1 ^ 現在較重要的是:各別之解碼器以儘可能是低歐姆之 方式而與這些電源導線3相連接,這是藉由第2圖中所 示之在解碼區域2之二個末端處之二側之穿孔4或5來 達成。其它可能之方式是:以儘可能寬之金屬軌來製成 電源導線3或在位元線之二側(即,在第2圖之上方和 下方)設置解碼器。 但所有這些措施都需要較高之面積需求,這是令人極 不期望的。 本發明之目的是改良本文開頭所述技藝之解碼器一終 端配置,使其能以儘可能是低歐姆之方式而連接至電源 導線而不需額外之面積需求。 依據本發明,上述目的在申請專利範圍第1項前言部 份所述之解碼器一終端配置中是以下述方式達成:在記 憶胞陣列中位元線在位元線一扭轉一區域中形成一種扭 -------------.)¾ i — <諝先閲讀背面之注意事項再填寫本頁) 訂· -線_ 本紙張尺度適用中國國家標準(CNS〉A4規格(210 X 297公釐)
五、發明說明(4 ) 轉且在解碼器區域之與位元線一扭轉一區域相鄰接之區 域中在二艏金屬化平面之間設有其它穿孔。 在本發明之解碼器一終端配置中此二個金屬化平面並 不是像目前一樣只設置在解碼器區域之二個末端,而是 至少有另一個標記例如是在此解碼器區域之中央與此二 個金屬化平面相連接。就此二個金靥化平面之此種額外 之連接以在面積中央之逹成方式而言可以有利之方式來 使用解碼器區域中此種在記億胞陣列中對應於位元線一 扭轉一區域之區域。 此外,由於位元線所需之位元線一扭轉,則耦合一電 容實際上會由於扭轉而變成一半,使位元線可較没有扭 轉時更長。此外,由於較小之耦合一電容,因此亦可節 省一些讀出放大器(感測放大器),這是因為宵際上每一 第二讅出放大器都可省略。 藉由本發明,則亦可使電源導線之厚度降低至大約目 前現有之厚度之四分之一或實際上亦可使解碼器區域之 長度加倍,而不必忍受由於較高電容或較大之RC常數所 造成之切換速率之變小。 本發明以下將依據圖式作詳述。圖式簡單說明如下: 第1圖依據本發明第一實施例之解碼器一終端配置之 俯視圖〇 第2圖現有之解碼器一終端配置之俯視圖。 第2圖已在本文開頭所述。第1圖中與第2圖互相對 應之紐件是使用一種和第2圔相同之參考符號。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ------------裝---ί'·----訂------If— 線^^7 (清先閱讀背面之生意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7
經濟部智慧財產局員工消費合作社印製 五、發明說明(4 ) 與第2圖之現有之解碼器一終端配置不同的是’在第 圖之本發明解碼器一終端配置中這些在X-方向中延伸之 位元線BL (未詳細顯示)在位元線一扭轉一區域8中會 分別形成一種扭轉。即,二條相鄰之位元線BL在該扭轉 一區域8中會相交叉,使得在記憶胞陣列1中此種第一 位元線(其在第1圖中在y-方向中是在第二位元線上方 延伸)是由位元線一扭轉一區域8左方延伸,但此種第 —位元線在記憶胞陣列1之此種位於該位元線一扭轉一 區域右方之部份是在第二位元線下方延伸,第二位元線 目前在y-方向中是在第一位元線上方。由於此種位元線 之扭轉,則已知會由於電性對稱而在實際上可使耦合一 電容減半。由於耦合電容減半,則實際上可省略每一第 二讀出放大器。 在解碼器區域2中在位元線一扭轉一區域8下方現在 存在一種空著的一或虛擬區域7,其中由於位元線一扭轉 而在區域8中不需要解碼器。依據本發明,此區域7目 前在具有電源導線3之此種上部金屬化平面和上述解碼 器之下部金屬化平面之間是作爲額外之穿孔6用。 位元線一扭轉一區域8之寬度例如大約是2.4 m,而 此種位元線一扭轉一區域8左方和右方之記憶胞陣列1 具有大約200 j«+ m之寬度。即,整個記憶胞陣列1所具有 之寬度大約較400 Am稍大。當然亦可選取其它之數値, 在較高之技術水平中例如可選取較小之數値。 虛擬區7因此可像位元線一扭轉一區域8 —樣同樣是 -6 - 本紙張尺度適用中國國家標準(CNS)A4規格(2i0 X 297公釐> II----------^)/¾.--- (請先閲讀背面之注意事項再填寫本頁) 訂. ,線 4592 4 3 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(t ) 大約2.4 ;/m寬。此種寬度對這些介於二個金屬化平面之 間所期望之穿孔而言是完全足夠的》藉由虛擬區域7中 這些額外之穿孔6,則可在解器區域2中之電源導線3和 解碼器之間形成一種低歐姆之連接。 相對於先前技藝而言,在本發明之解碼器一終端配置 中此二個金屬化平面不像先前技藝一樣只在區域2之二 個末端互相接觸》反之,此種經由穿孔6之接觸作用亦 可在區域2之中央達成。當然在使用相對應之其它虛擬 區域7時若情況需要亦可設置其它穿孔。此外,本發明 亦不限於晶胞一解碼器,即,不限於此種在列方向中延 伸之配置(如第1圖所示者)。反之,本發明亦可用在行 方向中。 與本發明有關之額外之大約2·4;αιη之面積需求是特別 小的。此外,由於省下了讀出放大器所需之面積而造成 之額外之面積減少較此種額外之大約2,4以m之面積需求 更大。 符號說明 1…記憶胞陣列 2…解碼器區域 3…電源導線 4,5,6…穿孔 7…虛擬區域 8…位元線一扭轉一區域 本紙張尺度適用中國國家標準(CNS〉A4規格(210 X 297公釐) -------------ΊΜ--- (請先閲讀背面之注意事項再填寫本頁) Ή. .線·
Claims (1)
- 經濟部智慧財產局員工消費合作杜印製 第麵2% $ 晶片脫騎長触雜之解懸—_”專利案 --—-__(89 年 5 月修正)六、申請專利範圍 |年、_^多正|ί i. 一種記憶體晶Η用之解碼器一終端配置,其包括; —多條在第一方向(χ)中延伸之長條形位元線(BU, —多條在記憶胞陣列(1)中與位元線(BU相交且在第二方 向(y)中延伸之字元線(¥L), 一字兀線一解碼器’其位於解碼器區域(2)中且形成第一 金®化平面’其中此解碼器匾域(2)鄰接於記億胞陣列 U)之一在第一方向(x)中延伸之邊緣, 一解碼器用之電源導線(3),其在解碼器區域(2)中在— 種位於第一金厲化平面上方之第二金屬化平面中延伸, 在此一Ί®金扇ί化平面之間分別在解碼器匾域(2)之傅面 邊緣上設有穿孔(4, 5),其特徴為: —在記億胞陣列(1)中這些位元線(BL)在位元線—扭轉 —匾域(8)中形成一種扭轉, —在解碼器區域(2)之與位元線—扭轉—區域(8)相鄰 接之此種@域上在此二個金屬化平面之間設置其它 穿孔(6 )。 ·· ------------u^.--------訂---------線 r (請先閱讀背面之注意事項再填寫本頁) 項 第 圍 範 A3· 利 專 請 申 如 2 域 區 器 碼 解 於 位 \JJ. 6 /1 孔 穿 些 第 圍 範 利 專 請 串 如 3 轉 扭 ί 線 元 位 中 其 Q ffl 置 ί 配域 端區 終擬 I 虛 器之 碼2) 解t 之 這 中 其 中 是 約 大 度 寬 之 有 具 所 第域 或區 器 碼 解 之 項 置 配 端 終 置 配 端 終 - 器 碼 解 之 項 2 第 或 第 圍 範 利 專 請 甲 如 之 \/ IX /JV 列 I 闻 胞 憶 記 中 其 第 圍 範 利 專 請 Ψ 如 5 第 在 度 寛 之 \/ 1 /1> 列 I 0. 胞 億 記 0Γ中 40其IDO 是 * ο 約置40 大配是 中端約 向終大 方一 一 器 第碼 在解 度之 寬項 中 向 方 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19907176A DE19907176A1 (de) | 1999-02-19 | 1999-02-19 | Decoder-Anschlußanordnung für Speicherchips mit langen Bitleitungen |
Publications (1)
Publication Number | Publication Date |
---|---|
TW459243B true TW459243B (en) | 2001-10-11 |
Family
ID=7898172
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW089102846A TW459243B (en) | 1999-02-19 | 2000-02-18 | Decoder-terminal arrangement for memory-chips with long bit-lines |
Country Status (6)
Country | Link |
---|---|
US (1) | US6205044B1 (zh) |
EP (1) | EP1030311B1 (zh) |
JP (1) | JP3663329B2 (zh) |
KR (1) | KR100366273B1 (zh) |
DE (2) | DE19907176A1 (zh) |
TW (1) | TW459243B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7184290B1 (en) | 2000-06-28 | 2007-02-27 | Marvell International Ltd. | Logic process DRAM |
US6570781B1 (en) | 2000-06-28 | 2003-05-27 | Marvell International Ltd. | Logic process DRAM |
US6947324B1 (en) | 2000-06-28 | 2005-09-20 | Marvell International Ltd. | Logic process DRAM |
US6717839B1 (en) | 2003-03-31 | 2004-04-06 | Ramtron International Corporation | Bit-line shielding method for ferroelectric memories |
KR100541818B1 (ko) * | 2003-12-18 | 2006-01-10 | 삼성전자주식회사 | 반도체 메모리 장치의 라인 배치구조 |
EP4015954B1 (de) * | 2020-12-16 | 2024-02-28 | KARL MAYER STOLL R&D GmbH | Textilbahn-trocknungsvorrichtung |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0713858B2 (ja) * | 1988-08-30 | 1995-02-15 | 三菱電機株式会社 | 半導体記憶装置 |
JPH02302986A (ja) * | 1989-05-16 | 1990-12-14 | Mitsubishi Electric Corp | ダイナミック型半導体記憶装置 |
US5311477A (en) * | 1991-07-17 | 1994-05-10 | Sgs-Thomson Microelectronics, Inc. | Integrated circuit memory device having flash clear |
US5251168A (en) * | 1991-07-31 | 1993-10-05 | Texas Instruments Incorporated | Boundary cells for improving retention time in memory devices |
JP3440335B2 (ja) * | 1993-08-18 | 2003-08-25 | 日本テキサス・インスツルメンツ株式会社 | 半導体メモリ装置 |
DE69526006T2 (de) * | 1994-08-15 | 2003-01-02 | International Business Machines Corp., Armonk | Anordnung mit einem einzigen Verdrillungsgebiet und Verfahren für gepaarte linienförmige Leiter in integrierten Schaltungen |
US5821592A (en) * | 1997-06-30 | 1998-10-13 | Siemens Aktiengesellschaft | Dynamic random access memory arrays and methods therefor |
US5864496A (en) * | 1997-09-29 | 1999-01-26 | Siemens Aktiengesellschaft | High density semiconductor memory having diagonal bit lines and dual word lines |
US6069815A (en) * | 1997-12-18 | 2000-05-30 | Siemens Aktiengesellschaft | Semiconductor memory having hierarchical bit line and/or word line architecture |
US6034879A (en) * | 1998-02-19 | 2000-03-07 | University Of Pittsburgh | Twisted line techniques for multi-gigabit dynamic random access memories |
-
1999
- 1999-02-19 DE DE19907176A patent/DE19907176A1/de not_active Ceased
-
2000
- 2000-02-16 JP JP2000038344A patent/JP3663329B2/ja not_active Expired - Fee Related
- 2000-02-18 EP EP00103532A patent/EP1030311B1/de not_active Expired - Lifetime
- 2000-02-18 TW TW089102846A patent/TW459243B/zh active
- 2000-02-18 KR KR1020000007782A patent/KR100366273B1/ko not_active IP Right Cessation
- 2000-02-18 DE DE50009385T patent/DE50009385D1/de not_active Expired - Fee Related
- 2000-02-22 US US09/510,641 patent/US6205044B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000243933A (ja) | 2000-09-08 |
EP1030311B1 (de) | 2005-02-02 |
DE19907176A1 (de) | 2000-08-31 |
EP1030311A1 (de) | 2000-08-23 |
KR20000062568A (ko) | 2000-10-25 |
JP3663329B2 (ja) | 2005-06-22 |
US6205044B1 (en) | 2001-03-20 |
KR100366273B1 (ko) | 2002-12-31 |
DE50009385D1 (de) | 2005-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW382802B (en) | Semiconductor integrated circuit | |
TW411618B (en) | Semiconductor memory device | |
US6665203B2 (en) | Semiconductor memory device having a hierarchial I/O strucuture | |
TW478114B (en) | Integrated circuit having a balanced twist for differential signal lines | |
KR20190064675A (ko) | 외부 단자를 갖는 배선 | |
TW465108B (en) | Column transistor in semiconductor device | |
TW295662B (zh) | ||
JP3137749B2 (ja) | 半導体集積回路装置 | |
US5789808A (en) | Semiconductor device structured to be less susceptible to power supply noise | |
TW436800B (en) | Efficient routing from multiple sources to embedded DRAM and other large circuit blocks | |
TW444379B (en) | Semiconductor integrated circuit device | |
TW594977B (en) | Semiconductor integrated circuit device | |
TW459243B (en) | Decoder-terminal arrangement for memory-chips with long bit-lines | |
US5706245A (en) | Word line decoding circuit of a semiconductor memory device | |
TW516229B (en) | MRAM (magnet-resistive RAM)-memory cell | |
TW571310B (en) | Current source and drain arrangement for magnetoresistive memories (MRAMs) | |
TW321791B (zh) | ||
TW380315B (en) | Semiconductor memory device | |
JP2011060909A (ja) | 半導体記憶装置 | |
TW201740381A (zh) | 半導體記憶裝置 | |
TW396562B (en) | SRAM cell having bit line shorter than word line | |
TW462055B (en) | Semiconductor memory device | |
TW544678B (en) | Integrated magnetoresistive semiconductor-memory arrangement | |
TW318281B (zh) | ||
TW516183B (en) | Semiconductor memory device having segment type word line structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent |