KR100365837B1 - 디지탈 신호처리를 위한 자동 아날로그 디지탈 변환장치 - Google Patents

Abstract

아날로그 신호를 디지탈 신호로 변환하여 처리하는 아날로그 디지탈 변환장치에 관한 것으로, 특히 다수의 채널를 통해 수신되는 아날로그 신호를 고속으로 디지탈의 신호로 변환하는 장치에 관한 것이다. 상기의 장치는 선택신호에 응답하여 다수의 채널로 입력되는 아날로그 신호중 적어도 하나를 선택 출력하는 선택회로와, 상기 선택회로로부터 출력되는 아날로그 신호를 샘플 앤드 홀드하는 샘플 앤드 홀드 회로와, 변환개시신호에 응답하여 상기 샘플 앤드 홀드된 신호를 디지탈 신호로 변환하여 출력함과 동시에 변환종료신호를 출력하는 아날로그 디지탈 변환기와, 변환명령에 응답하여 상기 선택신호와 변환개시신호 및 변환선택신호를 발생하고 다채널을 선택완료시에 종료신호를 출력하는 타이밍제어수단과, 상기 기록 및 독출제어신호에 따라 상기 아날로그 디지탈 변환기로부터 출력되는 디지탈 데이타를 내부 저장영역에 저장하고, 저장된 데이타를 독출하는 메모리와, 상기 변환선택신호의 입력에 응답하여 상기 메모리의 기록을 제어하는 신호선택기를 포함하여 구성된다.

Description

디지탈 신호처리를 위한 자동 아날로그 디지탈 변환 장치

본 발명은 아날로그 신호를 디지탈 신호로 변환하여 처리하는 아날로그 디지탈 변환 장치에 관한 것으로, 특히 다수의 채널를 통해 수신되는 아날로그 신호를 고속으로 디지탈의 신호로 변환하는 장치에 관한 것이다.

통상적으로, 아날로그 신호를 입력하여 디지탈적으로 처리하는 시스템등은 외부로부터 입력되는 아날로그 신호를 디지탈 신호로 처리하는 신호 변환 장치를 포함하고 있다.

상기와 같은 신호 변환 장치는 아날로그 신호를 디지탈 신호로 변환하기 위한 아날로그-디지탈 변환기(Analog to Digital Converter)(이하 "ADC"라 칭함)와, 상기 ADC의 동작을 제어하며 디지탈 신호로 변환된 데이타를 읽어 처리하기 위한 마이크로 프로세서(Microprosessor) 등을 포함 한다.

상기의 마이크로프로세서는 외부로부터 입력되는 아날로그 신호를 디지탈 신호로 변환하기 위하여 상기 ADC의 동작을 제어하는 명령을 발생한다. 그리고, 상기 마이크로프로세서는 상기 ADC의 디지탈 변환 종료을 알람하는 신호, 예를들면, 상기 ADC로부터 출력되는 EOC(end of conversion)신호에 응답하여 상기 ADC의 출력을 읽어 데이타를 처리한다.

따라서, 상기와 같은 구성을 갖는 신호 변환 장치로서 다채널를 통해 입력되는 여러개의 아날로그 신호를 디지탈 신호로 변환하려면, 마이크로프로세서가 아날로그 디지탈 변환에 따른 명령를 여러번 발생하고, 상기 아날로그 디지탈 변환 명령들에 의해 디지탈로 변환된 여러 채널의 데이타를 처리하기 위해 다이나믹 랜덤 억세스 메모리에 저장하여야만 하였다.

그러나, 상기와 같은 종래의 신호 변환 장치로서 다채널의 아날로그 신호를 디지탈로 변환하려면 마이크로 프로세서가 일일이 각채널에 대한 변환 명령을 발생하고, 상기 디지탈 변환된 데이타의 저장을 제어하여야 하기 때문에 고속으로 동작할 수 없는 문제가 발생하였다.

또한, 아날로그 디지탈 변환 시점이 일정해야 하는 디지탈 시스템, 즉, 아날로그 디지탈 변환 주파수가 일정해야 하는 시스템에서는 위의 방법에 의해 동작되는 신호 변환 장치를 그대로 이용할 수 없는 문제가 발생한다. 보다 구체적으로 말하면, 아날로그 디지탈 변환 주파수(변환주기)를 중요시하는 디지탈 신호 처리 시스템에서는 이를 그대로 이용할 수 없는 문제가 발생한다.

또한편으로, 상기와 같은 방식으로 동작되는 종래의 신호 변환 장치는 다채널의 아날로그 신호를 디지탈의 신호로 변환할때 마이크로프로세서가 각채널의 아날로그 신호를 디지탈의 신호로 변환하도록 ADC의 동작을 일일이 제어함으로써 마이크로프로세서의 프로그램 로드가 커져 시스템의 전반적인 동작속도를 저하 시키는 문제로 야기된다.

따라서, 본 발명의 목적은 한번의 신호 변환 명령에 응답하여 다채널의 아날로그 신호를 연속적으로 디지탈 신호로 자동적으로 변환하는 디지탈 신호처리를 위한 자동 아날로그 디지탈 변환 장치를 제공함에 있다.

본 발명의 다른 목적은 마이크로프로세서등과 같은 프로세서를 구비하여 다채널의 아날로그 신호를 디지탈 신호로 변환시에 프로세서의 로드를 최소화할 수 있도록 함과 동시에 다채널 아날로그 신호의 샘플링 주파수(변환주기)를 일정하게 하여 디지탈 신호 처리를 고속으로 행하는 아날로그 디지탈 변환 장치를 제공함에 있다.

상기의 목적을 달성하기 위한 본 발명은 선택신호에 응답하여 다수의 채널로 입력되는 아날로그 신호중 적어도 하나를 선택 출력하는 선택회로와, 상기 선택회로로부터 출력되는 아날로그 신호를 샘플 앤드 홀드하는 샘플 앤드 홀드회로와, 변환개시신호에 응답하여 상기 샘플 앤드 홀드된 신호를 디지탈 신호로 변환하여 출력함과 동시에 변환종료신호를 출력하는 아날로그 디지탈 변환기와, 변환명령에 응답하여 상기 선택신호와 변환개시신호 및 변환선택신호를 발생하고 다채널을 선택완료시에 채널종료신호를 출력하는 타이밍 제어수단과, 상기 기록 및 독출제어신호에 따라 상기 아날로그 디지탈 변환기로부터 출력되는 디지탈 데이타를 내부 저장영역에 저장하고, 저장된 데이타를 독출하는 메모리와, 상기 변환선택신호의 입력에 응답하여 상기 메모리의 기록을 제어하는 신호선택기로 구성함을 특징으로 한다.

이하 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.

제1도는 본 발명에 따른 자동 아날로그 디지탈 변환 장치의 블럭도로서, 이는 스위칭제어신호 ASDC에 응답하여 외부로부터 입력되는 아날로그 신호를 스위칭하여 출력하는 아날로그 스위치 12와, 선택신호 SS의 입력에 의해 상기 아날로그 스위치 12로부터 출력되는 다수의 아날로그 신호중 적어도 선택출력하는 멀티플렉서(MUX) 14와, 상기 멀티플렉서 14로부터 출력되는 아날로그 신호를 샘플 앤드 홀드신호 S/H에 의해 샘플하여 홀드 출력하는 샘플 앤드 홀드 회로 16 와, 변환개시신호 CVST에 응답하여 상기 샘플 앤드 홀드된 신호를 디지탈 신호로 변환하여 출력함과 동시에 변환종료신호 EOC를 출력하는 아날로그 디지탈 변환기 18와, 변환명령 ST에 응답하여 상기 스위칭제어신호 ASDC, 선택신호 SS, 변환개시신호 CVST 및 변환선택신호 AD-SEL를 발생하고 다채널을 선택완료시에 종료신호 ADEND를 출력하는 타이밍 제어기 22와, 기록 및 독출 제어 신호에 따라 상기 아날로그 디지탈 변환기로부터 출력되는 디지탈 데이타를 내부 저장영역에 저장하고, 저장된 데이타를 독출하는 메모리 20와, 상기 변환선택신호 AD-SEL의 입력에 응답하여 상기 메모리 20의 기록을 제어하는 신호선택기 24로 구성되어 있다.

상기와 같은 구성중, 신호선택기 24는 타이밍 제어기 22로부터 변환선택신호AD-SEL이 출력시에 응답하여 상기 메모리 20에 기록제어신호를 출력함과 동시에 상기 멀티플렉서 14의 선택신호를 기록어드레스로 공급하고, 마이크로프로세서(도시하지 않았음)으로부터의 독출제어신호 RC에 의해 상기 메모리 20의 독출을 제어한다.

제2도는 제1도에 도시된 타이밍 제어기의 일실시예의 구체회로도이다. 이의 구성은, 마이크로프로세서로부터 출력되는 변환명령 ST 및 선택신호 CS의 입력에 의해 변환개시신호 CVST를 출력하고, 채널선택완료신호에 응답하여 클리어 신호를 발생하는 제어신호 발생기 26과, 상기 변환선택신호 AD-SEL와 상기 변환 완료신호 EOC를 논리곱하여 변환선택신호 AD-SEL를 발생하는 앤드게이트 30와, 상기 변환완료신호 EOC의 입력을 카운트하여 증가되는 선택신호 SS를 발생하는 카운터 32와, 상기 카운터 32의 출력을 디코딩하여 스위칭제어신호 ASDC를 상기 아날로그 스위치 12로 공급하는 디코더 34 및 상기 카운터 32의 출력이 모두 액티브되어질때 응답하여 종료신호 ADEND를 발생하는 종료신호 발생기로 구성되어 있다.

여기서, 상기 종료신호 발생기는 상기 카운터 32의 출력을 논리곱하여 출력하는 앤드게이트 40, 상기 앤드게이트 40의 출력을 반전하는 인버터 42, 상기 인버터 42의 출력에 응답하여 전원전압 Vcc를 래치하여 종료신호 ADEND를 발생하는 래치회로 44로 구성되어 있다.

제3도는 제2도에 도시된 타이밍 제어기의 동작을 설명하기 위한 타이밍도이다.

이하 본 발명에 따른 동작을 상기 제2도에 도시된 타이밍 제어기 22 및 제3도의 동작 타이밍도를 참조하여 상세히 설명한다.

지금, 아날로그 스위치 12로 8개 채널의 아날로그신호가 입력되는 상태에서 마이크로프로세서(도시하지 않았음)이 제3도 a와 같은 변환명령 ST과 선택신호 CS를 출력하면 타이밍 제어기 22내 제어신호 발생기 26가 상기 변환명령 ST과 선택신호 CS에 응답하여 변환선택신호 AD-SEL를 "하이"로 출력한다. 이러한 제어신호 발생기 26는 D형 플립플롭을 듀얼로 가지는 통상의 플릅플롭으로 구성된다.

초기 ADC 18로부터 출력되는 변환종료신호 EOC는 로우 상태이다. 이때, 상기 변환종료신호 EOC을 입력하는 카운터 32는 상기 변환종료신호 EOC의 "로우"상태의 입력횟수를 카운팅하여 제3도 c, d, e와 같은 선택신호 SS를 발생하여 멀티플렉서 14로 공급한다.

또한, 상기 카운터 32의 출력은 디코더 43의 입력으로 공급된다. 따라서, 상기 디코더 34는 제3도 c, d, e와 같은 카운팅신호, 즉, 선택신호 SS를 디코딩하여 제3도 g,h,i,j,k,l등과 같은 스위칭제어신호 ASDC를 제1도에 도시된 아날로그 스위치 12로 공급한다. 이때, 제2도에 도시된 앤드 게이트 46는 상기 선택신호 CS와 상기 제어신호 발생기 26의 출력단자 2QB에서 출력되는 신호를 논리곱하여 ADC 16의 AD변환 개시신호 CVST를 제3도 p와 같이 논리 "하이"로 출력한다.

따라서, 상기 제2도와 같이 구성된 타이밍 제어기 22는 변환명령 ST의 입력에 의해 초기 스위칭제어신호 ASDC, 선택신호 SS, 변환개시신호 CVST 및 변환 선택신호 AD-SEL를 발생하고, 변환종료신호 EOC를 카운팅하여 다음의 아날로그 채널로 입력되는 아날로그신호를 선택하도록하는 스위칭제어신호 ASDC, 선택신호 SS를 출력하게된다.

따라서, 마이크로프로세서가 제3도 a에 도시된 바와 같이 변환명령 ST를 발생하면, 타이밍 제어기 22가 상기 변환명령 ST에 의해 제3도에 도시된 바와 같은 선택신호 SS 및 제3도의 ASDC와 같은 스위칭제어신호를 발생하여 멀티플렉서 14 및 아날로그 스위치 12에 공급함으로써 다채널의 아날로그신호중 하나를 선택하여 샘플 앤드 홀드 회로 16에 공급한다. 이때, 상기 멀티플렉서 14 및 아날로그 스위치 12로 공급되는 신호는 동시에 발생되나, 멀티플렉서 인에이블 신호 MUXEN가 나중에 인에이블됨으로써 상기 멀티플렉서 14의 선택동작은 아날로그 스위치 12의 동작보다 소정 시간위에 실행된다. 이때, 상기 멀티플렉서 인에이블 신호 MUXEN의 발생은 단안정 멀티 바이브레이터등을 이용하여 발생시킬 수 있다.

상기와 같이 멀티플렉서 14가 동작된 후 소정시간이 경과되면, 타이밍 제어기 22는 제3도 "o"와 같은 샘플 앤드 홀드 제어신호 S/H-S를 발생하여 샘플 앤드 홀드 회로 16를 동작 시킨다. 상기와 같이 샘플 앤드 홀드 회로 16가 동작되면 멀티플렉서 14로부터 선택출력되는 아날로그 신호가 샘플 앤드 홀드되어 ADC 18로 공급된다. 이때, 상기 샘플된 신호가 홀드되는 시점에 ADC 18를 동작시키기 위하여 타이밍 제어기 22는 제3도 p와 같은 변환개시신호 CVST를 발생하여 ADC 18를 동작 시킨다.

상기 ADC 18는 상기 변환개시신호 CVST의 입력에 응답하여 상기 샘플 앤드 홀드 회로 16로부터 홀드 출력되는 아날로그신호를 디지탈 변환하여 출력하며, 디지탈 변환이 완료되면 제3도 q와 같은 변환종료신호 EOC를 발생한다. 이때, 타이밍제어기 22는 상기 변환종료신호 EOC가 하강에지로 천이될때 응답하여 제 3도 r과 같은 변환선택신호 AD-SEL를 출력하여 상기 ADC 18의 출력이 메모리 20에 저장되도록 한다.

상기와 같은 동작에 의해 ADC 18로부터 변환종료신호 EOC가 발생되면, 타이밍 제어기 22내의 카운터 32가 제3도 c, d, e와 같이 증가되어 선택신호 SS가 변경되어 다른 채널의 아날로그 신호가 선택되어 샘플 앤드 홀드 회로 16로 공급된다. 이후의 동작은 전술한 과정의 반복에 의해 8채널의 아날로그 신호가 디지탈로 변환되어 메모리 20에 자동적으로 저장된다.

상기의 동작에 의해 아날로그 스위치 12로 입력되는 8채널의 아날로그 신호의 디지탈 변환이 완료되면, 제2도의 카운터 32의 출력에 접속된 앤드 게이트 40의 출력이 "하이"로 천이됨으로써 채널 변환 종료신호 ADEND가 출력된다. 이때, 상기 마이크로프로세서는 상기 채널 변환 종료신호 ADEND에 응답하여 응답명령을 발생하지 않고 메모리 20에 저장된 디지탈 데이타를 독출한다.

마이크로프로세서가 상기 메모리 20에 저장된 데이타를 독출하는 과정은 독출제어신호 RC를 출력함으로써 개시된다. 상기 마이크로프로세서가 독출제어신호 RC를 출력하면, 신호 선택기 24는 메모리 20의 동작모드를 독출모드로 변경한다. 이때, 상기 마이크로프로세서가 어드레스 버스 ADD-B를 통해 어드레스를 메모리 20에 입력시켜 저장된 데이타를 데이타버스 DB를 통해 읽어가는 것이다.

따라서, 상기 제1도와 같이 구성된 디지탈 신호처리를 위한 자동 아날로그 디지탈 변환 장치는 한번의 변환 명령에 응답하여 8채널의 아날로그 신호를 자동으로 디지탈 변환하여 메모리에 저장함으로서 마이크로프로세서의 로드를 줄일 수 있다. 또한, 아날로그의 샘플링을 일정한 주기로서 실행함으로써 다채널 신호의 디지탈 처리를 신속 정확히 할 수 있다.

제1도는 본 발명에 따른 자동 아날로그 디지탈 변환 장치의 블럭도.

제2도는 제1도에 도시된 타이밍 제어기의 일실시예의 구체회로도.

제3도는 제2도에 도시된 타이밍 제어기의 동작을 설명하기 위한 타이밍도.

Claims (4)

1. 디지탈 신호처리를 위한 자동 아날로그 디지탈 변환 장치에 있어서,

   선택신호에 응답하여 다수의 채널로 입력되는 아날로그 신호중 적어도 하나를 선택 출력하는 선택회로와,

   상기 선택회로로부터 출력되는 아날로그 신호를 샘플 앤드 홀드하는 샘플 앤드 홀드 회로와,

   변환개시신호에 응답하여 상기 샘플 앤드 홀드된 신호를 디지탈 신호로 변환하여 출력함과 동시에 변환종료신호를 출력하는 아날로그 디지탈 변환기와,

   변환명령에 응답하여 상기 선택신호와 변환개시신호 및 변환선택신호를 발생하고 다채널을 선택완료시에 종료신호를 출력하는 타이밍 제어수단과,

   상기 기록 및 독출제어신호에 따라 상기 아날로그 디지탈 변환기로부터 출력되는 디지탈 데이타를 내부 저장영역에 저장하고, 저장된 데이타를 독출하는 메모리와, 상기 변환선택신호의 입력에 응답하여 상기 메모리의 기록을 제어하는 신호선택기로 구성함을 특징으로 디지탈 신호처리를 위한 자동 아날로그 디지탈 변환 장치.
2. 제1항에 있어서, 상기 신호선택기는 타이밍 제어수단으로부터 변환선택신호가 출력시에 응답하여 상기 메모리에 기록제어신호를 출력함과 동시에 상기 멀티플렉서 14의 선택신호를 기록어드레스로 공급하고, 마이크로프로세서으로부터의 독출제어신호에 의해 상기 메모리의 독출을 제어함을 특징으로 하는 디지탈 신호처리를 위한 자동 아날로그 디지탈 변환 장치.
3. 제1항 또는 제2항에 있어서,

   마이크로프로세서로부터 출력되는 변환명령 ST 및 선택신호 CS의 입력에 의해 변환선택신호 AD-SEL를 출력함과 동시에 변환개시신호 CVST를 출력하고, 채널선택완료신호에 응답하여 클리어 신호를 발생하는 제어신호 발생기 26과,

   상기 변환선택신호 AD-SEL와 상기 변환완료신호 EOC를 논리곱하여 인에이블신호를 발생하는 앤드게이트 30와,

   상기 변환완료신호 EOC의 입력을 카운트하여 증가되는 선택신호 SS를 발생하는 카운터 32와,

   상기 카운터 32의 출력을 디코딩하여 스위칭제어신호 ASDC를 상기 아날로그 스위치 12로 공급하는 디코더 34 및 상기 카운터 32의 출력이 모두 액티브되어질때 응답하여 종료신호 ADEND를 발생하는 종료신호 발생기를 포함하여 구성함을 특징으로 하는 디지탈 신호처리를 위한 자동 아날로그 디지탈 변환장치.
4. 제3항에 있어서, 상기 상기 종료신호 발생기는 상기 카운터 32의 출력을 논리곱하여 출력하는 앤드게이트 40와, 상기 앤드게이트 40에 의해 종료신호 ADEND를 발생하는 수단으로 구성함을 특징으로 하는 디지탈 신호처리를 위한 자동 아날로그 디지탈 변환 장치.