KR100361716B1 - 측면고도가낮은볼-그리드어레이반도체패키지및그제조방법 - Google Patents

측면고도가낮은볼-그리드어레이반도체패키지및그제조방법 Download PDF

Info

Publication number
KR100361716B1
KR100361716B1 KR1019950036716A KR19950036716A KR100361716B1 KR 100361716 B1 KR100361716 B1 KR 100361716B1 KR 1019950036716 A KR1019950036716 A KR 1019950036716A KR 19950036716 A KR19950036716 A KR 19950036716A KR 100361716 B1 KR100361716 B1 KR 100361716B1
Authority
KR
South Korea
Prior art keywords
conductive
substrate
ball
pad
coupled
Prior art date
Application number
KR1019950036716A
Other languages
English (en)
Other versions
KR960019674A (ko
Inventor
팀존스
데니스옴멘
존베이르드
Original Assignee
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모토로라 인코포레이티드 filed Critical 모토로라 인코포레이티드
Publication of KR960019674A publication Critical patent/KR960019674A/ko
Application granted granted Critical
Publication of KR100361716B1 publication Critical patent/KR100361716B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10568—Integral adaptations of a component or an auxiliary PCB for mounting, e.g. integral spacer element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

볼-그리드 어레이(BGA) 반도체 패키지(10, 60, 90)는 지지 기판(32, 62, 92)에 부착된 기판(31, 61, 91)을 포함하고, 상기 기판(31, 61, 91)은 상면으로부터 하면까지 연장하는 구멍(33)을 구비하며, 집적 회로칩(18)은 상기 구멍(33)내의 상기 지지 기판(32, 62, 92)에 부착되고, 집적 회로칩(18)상의 결합 패드(22)는 상기 기판(31, 61, 91)의 하면상의 볼 패드(42, 73, 106, 108)에 전기적으로 접속되고, 도전성 땜납 볼(26)은 상기 볼 패드(42, 73, 106, 108)에 부착되고, 상기 BGA 반도체 패키지(10, 60, 90)가 어플리케이션 기판(46)에 부작될때 상기 지지기판(32, 62, 92)은 낮은 측면 고도를 제공하고 상기 도전성 땜납 볼(26)의 붕괴를 제한하는 스탠드 오프로서 기능을 한다.

Description

측면 고도가 낮은 볼-그리드 어레이 반도체 패키지 및 그 제조 방법{Low-profile ball-grid array semiconductor package and method}
발명의 배경
본 발명은 반도체 패키지에 관한 것이며, 특히, 볼-그리드 어레이 반도체 패키지(ball-grid array semiconductor package)에 관한 것이다.
볼-그리드 어레이(BGA) 반도체 패키지는 전자 산업분야에서 잘 알려져 있다. BGA 패키지는 통상적으로 다수의 결합 패드를 갖는 반도체 다이가 상부쪽에 설치된 인쇄 배선 회로 기판(printed circuit board)등과 같은 기판(a substrate)을 포함한다. 와이어 결합제는 상기 인대 배선 회로 기판의 상부쪽에 일련의 금속 트레이스(metal traces)에 상기 결합 패드를 전기적으로 접속한다. 이러한 일련의 금속 트레이스는 상기 인쇄 배선 회로 기판의 외주면 둘레에 배치된 일련의 바이어 (vias)를 통해 상기 인체 배선 회로 기판의 후부쪽에 일련의 제 2 금속 트레이스에 접속된다. 상기 일련의 제 2 금속 트레이스는 도전성 땜납 볼이 부착되는 접촉 패드로 제각기 종지된다. 상기 도전성 땜납 볼들은 일정한 어레이 패턴(a array pattern)으로 배열되고 약 1.5 밀리미터(mm)의 피치(a pitch)를 갖는다. 통상적으로 상기 반도체 다이와 와이어 결합제는 성형 콤파운프(a molding compound)로 에워싸여진다.
제조비를 감축하기 위하여 전자 산업계에서는 주변 BGA 패키지(perimeter BGA packages)의 사용이 증가하고 있다. 주변 BGA 패키지에 있어서, 상기 도전성 땜납 볼은 바이어와 반도체 다이 사이의 인쇄 배선 회로 기판의 후부쪽에 일정한 어레이 패턴으로 배열된다. 최내부의 도전성 땜납 볼은 통상적으로 반도체 다이의 외부 모서리에 아주 접근하여 있다.
BGA 패키지의 사용자, 특히, 컴퓨터와 통신 장비 및 개인용 전자 장치에 BGA 패키지를 사용하는 자는 다른 물건들과 함께 휴대할 수 있도록 좀더 작고 좀더 가벼우며 좀더 얇은(1.5 mm 이하) BGA 패키지를 요구하고 있다. 또한, 사용자는 동일한 패키지 자국의 인쇄면적(the same package footprint area)내에 좀더 많은 수의 핀(higher pin counts)들을 수용할 수 있도록 도전성 땜납 볼들 사이의 피치 간격의 좀더 작은 것을 요구하고있다. 또한, 사용자는 상기 패키지로 이어지는 개선된 도전체를 요구하고 있다. 또한, 사용자는 증가하는 요구 작동 조건하에서 더욱 신뢰할 수 있는 BGA 패키지를 추구하고 있다.
기존의 BGA 패키지는 약 2.4 밀리미터(mm)의 높은 측면고도(a high profile)와, 볼과 불 패드의 크기에 의해 결정된 높이로 리플로우에서의 땜납 불의 붕괴 및, 지름에 대한 높이의 비율이 낮은 땜납 접합부에서의 높은 변형율에 근거를 둔 주기적인 은도 변화 과정에서의 땜납 정합부의 높은 피로 파괴율을 포함한 다수의 단점이 있다.
따라서, 주변 땜납 볼 어레이에 대한 전자 산업계의 요구를 충족하고, 낮은 측면 고도(1.5mm 이하)를 가지며, 땜납이 리플로우에 의해 붕괴되는 것을 줄이고, 주기적으로 변하는 온도 변화 과정에서의 땜납 접합부의 파괴율을 줄이며, 비용 절감 효과가 있는 BGA 패키지에 대한 요구가 존재한다.
제 1 도는 종래 기술의 주변 BGA 패키지(10)의 단면도이다. BGA 패키지(10)는 기판(11)의 상면상에 형성된 상부 도전성 트레이스(12; top conductive traces)를 갖는 기판(11)을 포함한다. 기판(11)은 전형적으로 비스메일이미드-트리아진(BT)수지(bismaleimide-triazin resin) 또는 FR-4 기판과 같은 재료를 기초로 한 유기체 에폭시-글라스 수지(an organic epoxy-glass resin)로부터 형성된다. 하부 도전성 트레이스(13)는 기판(11)의 하면상에 형성되고, 바이어(vias) 또는 평판형 관통홀(14)을 통해 상부 도전성 트레이스(12)에 전기적으로 접속된다. 바이어(14)는 기판(11)의 상면으로부터 하면까지 연장한다. 바이어(14)는 동(copper) 등과 같은 도전성 재료를 포함한다. 상부 도전성 트레이스(12)는 결합 기둥(hond posts) 또는 패드(21)로 종지된다. 하부 도전성 트레이스(13)는 볼 또는 단말 패드(16)를 한정한다. 상부 도전성 트레이스(12), 하부 도전성 트레이스(13), 볼 패드(16) 및 결합 기둥(21)은 동 또는 금으로 도금된 등등과 같은 전기적 도전성 재료를 포함한다. 모든 상부 도전성 트레이스(12), 하부 도전성 트레이스(13) 및 바이어(14)는 도면의 혼잡을 피하기 위해 도시되지 않았다.
BGA 패키지는 집적 회로(an integrated circuit) 또는 기판(11)의 상면상의 다이 부착 패드(23)에 부착된 반도체 다이(18)를 부가적으로 포함한다. 반도체 다이(18)는 엑폭시를 사용하여 다이 부착 패드(23)에 부착된다. 반도체 다이(18)는 다수의 결합부 또는 상면상에 형성된 결합 패드(22)를 갖는다. 각각의 상기 다수의 결합 패드(22)는 와이 결합제(19)를 갖는 상부 도전성 트레이스(12)에 전기적으로 접속된다. 통상적으로 반도체 다이(18)와 와이 결합제(19) 및 기판(11)의 일부분은 인클로져(24)를 씌움으로써 덮여진다.
도전성 땜납 불(26)은 볼 패드(16)에 각각 부착된다. 도전성 땜납 볼(26)은 리플로우 공정동안 볼 패드(16)에 야금학적으로 습식된다 도전성 땜납 볼(26)의 대부분의 내부는 반도체 다이(18)의 하부 또는 근처에 있다. 도전성 땜납 볼(26)은 약 1.0∼1.8mm의 피치(27; pitch)로 떨어져 영역된다. 도전성 땜납 볼(26)은 표준의 땜납 리플로우 공정을 사용하여 어셈블리의 다음 레벨(level) 또는 인쇄 배선 회로 기판(28)에 나중에 접속된다. 도전성 땜납 볼(26)은 땜납 접합부를 형성하기 위해 접촉 패드(29)를 접속한다. 설치 공정후, 땜납접합부(25)는 땜납 용적과 습식 영역에 의해 규정된 편평해진 구형상을 갖는다. 기판(11)의 하면상의 도전성 땜납 볼(26)의 갯수 및 배치는 입력/출력(I/O)과 힘 및 기판의 접속부를 구비하는 회로 요구성에 달려 있다.
BGA 패키지는 다수의 단점이 있다. BGA 패키지는 약 2.4mm 의 높은 측면 고도(17)를 갖는다. 또한, BGA 패키지가 어플리케이션 기판(application board)에 설치되고 주기적인 온도 영향을 받게될때, 반도체 다이(18)는 상기 반도체 다이(18)의 하부 또는 외부 모서리에 아주 접근한 상기 도전성 땜납 불상에 중요한 응력의 영향을 끼친다. 이러한 응력은 땜납접합부를 비틀어 마침내 땜납 접합부를 파괴할 수 있다. 비록 BGA 패키지(10)가 주변 형태를 나타낼지라도, 상기 패키지 기판의 하면을 가로지르고 상기 반도체 다이 바로 하부에 도전성 땜납 볼을 갖는 BGA 패키지들은 적어도 BGA 패키지(10)와 같은 동일한 단점을 갖는다.
제 2 도는 본 발명에 따른 주변 BGA 패키지 또는 구조체(30)의 일실시예의 단면도이다. BGA 패키지(30)는 기판(31)과 상기 기판(31)에 부착된 지지부 또는 베이스 기판(12)을 함유하는 기판 구조체를 포함한다. 기판(31)은 하부 공동면으로서 지지 기판(32)으로 공동을 형성하는 폭(34)을 갖는 구멍(opening) 또는 틈(33;aperture)을 갖는다. 구멍(33)은 기판(13)의 상면으로부터 하면까지 연장하고 기판 (31)내에 양호하게 중심에 배치된다. 폭(34)은 반도체 다이(18)의 크기 및 다이결합 공차에 따라 선택된다. 폭(34)은 반도체 다이(18)보다 큰 약 1∼2mm 이다. 지지 기판(32)의 폭은 폭(34)보다 크고 기판(31)의 폭보다 작다. 지지 기판(32)은 에폭시를 사용하여 기판(31)에 양호하게 부착된다. 지지 기판(32)의 높이는 리플로우하는 종래의 도전성 땜납 볼(26)의 높이보다 작지만, 그러나 제 1 도에 도시된 땜납 접합부(25)와 같이 구속받지 않고 리플로우된 땜납 접합부의 높이보다 크다.
기판(31)과 지지 기판(32)을 함유하는 두 기판 구조체를 사용함으로써 BGA 패키지의 전체 높이(51)는 예를들어 약 0.9~1.4mm 또는 42-58% 감축된다. 지지 기판(32)과 구멍(33)은 패키지 전체 높이에서 다이 두께를 최소화하는 반도체 다이 (18)를 위한 다운세트(downset)를 제공한다.
반도체 다이(18)는 수미토모 인코레이티드로부터 유용 가능한 수미토모 1033B 등과 같은 다이 부착 에폭시를 사용하여 다이 부착 패드에 부착된다. 다이 부착 패드(36)는 금속과 중공형 PCB(bard PCB) 또는 세라믹으로 할 수 있다. 결합 패드(22)는 도전성 접속 구조체를 갖는 도전성 땜납 볼(26)에 전기적으로 접속된다. 양호한 실시예에 있어서, 상기 도전성 접속 구조체는 기판(31)의 상면상에 형성된 다수의 상부 도전성트레이스 또는 라인(37)을 포함한다. 상기 도전성 접속 구조체는 기판(31)의 하면상에 형성된 다수의 하부 도전성 트레이스 또는 라인(38)을 포함한다. 상부 도전성 트레이스(37)는 바이어 또는 평판형 관통홀(39)을 통해 하부 도전성 트레이스(38)에 접속된다. 바이어(39)는 기판(31)의 상면으로부터 하면까지 연장한다. 전형적으로 바이어들(39)중의 하나의 바이어는 상부 도전성 트레이스(37)중의 하나를 하부 도전성 트레이스(38)중의 하나에 연결한다. 상부 도전성 트레이스(37)는 결합 기등 또는 패드(41)를 갖는 한 단부에서 제각기 종지된다. 하부 도전성 트레이스(38)는 도전성 볼 패드 또는 접촉부(42)를 갖는 한단부에서 각각 종지된다. 단지 상부 및 하부 도전성 트레이스의 한 세트가 도시되어 있다. 다수의 도전성 땜납 볼 또는 접촉부(26)는 도전성 볼 패드(42)에 각각 결합된다.
도전성 트레이스(37, 38), 결합 기둥(41) 및 도전성 볼 패드(42)는 이 분야에서 공지된 종래의 공정 기법을 사용하여 기판(31)상에 형성된다. 도전성 트레이스(37, 38), 결합 기둥(41) 및 도전성 불 패드(42)는 동 또는 니켈과 금의 합성으로 도금된 동등을 포함하는 것이 양호하다. 바이어(39)는 기판의 두께에 따라 드릴 또는 레이저 수단을 사용하여 형성된다.
바이어(39)의 측벽은 동층(a layer of copper)으로 덮여지는 것이 양호하다. 와이어 결합제 또는 도전성 와이어(44)는 결합 패드(22)의 하나를 결합 기둥(41)의 하나에 전기적으로 접속한다. BGA 패키지(30)는 이 분야에서 공지된 기술을 사용하여 형성된 트랜스퍼 성형된 플라스틱 인클로져(43; transfer molded plastic enclosure)로 도시된다.
양호한 실시예에 있어서, 바이어(39)는 구멍(33)과 도전성 땜납 볼(26)의 최내부 사이에 있다. 이러한 실시예는 상기 패키지의 전체에 걸친 인쇄 자국(footprint)을 증가함이 없이 도전성 땜납 불(26)을 반도체 다이(18)로부터 더 멀리 배치하기 때문에 선호된다. 도전성 땜납 볼(26)을 반도체 다이(18)로부터 더멀리 배치함으로써, BGA 배키지가 어플리케이션 기판에 설치되고 주기적인 온도 영향을 받게될때 상기 땜납 접합부에 적은 응력이 가해진다. 또한 핀 갯수가 많은 장치(large pin count devices)를 위하여(핀 200 개 이하), 바이어(39)가 구멍(33)과 도전성 땜납 볼(26)의 최내부 사이에 있을때 피치(49)가 감축되기 때문에 도전성 땜납 볼의 열(conductive solder ball rows)의 수가 감소된다. 이것은 상기 최내부의 도전성 땜납 볼의 트레이스가 소수의 열을 통과하기 때문에 트레이스 전달을 용이하게 한다.
제 2 도는 어플리케이션 또는 인쇄 배선 회로(PC) 기판(46)의 일부분에 접속된 BGA 패키지(30)의 일부분을 부가적으로 설명하고 있다. 도전성 땜납 볼(26)이 땜납 접합부(48)를 형성하도록 부착되는 경우에 PC 기판(46)은 접촉 패드(47)를 갖는다. 통상적으로 적외선(IR) 리플로우(an infrared reflow) 또는 기상 리플로우 수단(a vapor phase reflow process)는 PC 기판(46)에 BGA 패키지(30)를 접속하기 위하여 사용된다.
이러한 수단들은 이 분야에 공지되어 있다.
BGA 패키지(30)가 PC 기판(46)에 설치될때, 지지 기판(32)은 PC 기판(46)에 아주 접근하고 설치 공정 동안에 도전성 땜납 볼(26)의 붕괴를 제한하는 스탠드오프(standoff)로서 작용한다. 그러한 붕괴가 제한될때, 상기 땜납 접합부는 표준의 BGA 패키지에서 보다 크다. 큰 외관비(larger aspect ratio)가 땜납 접합부의 변형을 작게하기 때문에 큰 땜납 접합부는 더욱 신뢰될 수 있다. 이것은 도전성 땜납 볼(26) 사이의 피치(49)와 신뢰성의 문제없이 땜납 볼(26)의 크기를 감축하도록 제작 가능하기 때문에 BGA 패키지(10)보다 좋은 장점을 제공한다. 또한 이것은 BGA 패키지(30)의 인체 자극(foetprint)을 증가하지않고 사용된 도전성 땜납 볼(26)의 갯수를 증가하도록 제작 가능하다. 또한 지지 기판(32)은 BGA 패키지(10)와 비교하여 BGA 패키지(30)의 얇은 측면을 제공한다. 기판(31)과 지지 기판(32)이 유기체 엑폭시-글라스 수지를 함유할때, BGA 패키지(30)는 약 1.0∼1.5mm 인 고도(51)들 갖는다. 이것은 BGA 패키지(10)의 고도보다 작다.
대안적인 실시예에 있어서, 지지 기판(32)은 실리콘에 가까운 열팽창 계수 (thermal coefficient of expansion)를 갖는 알루미늄-질화물과 같은 응력 감소 재료를 포함한다. 또한 알루미늄-질화물은 상기 패키지의 열성능을 개량하는 높은 열도전성을 갖는다. 지지 기판(32)이 응력 감소 재료를 포함하고, BGA 패키지(30)가 고온의 영향을 받게될때 반도체 다이(18)에 적은 응력이 적용된다. 이것은 BGA 패키지(30)의 신뢰성을 부가적으로 향상한다. 상기 음력 감소 재료의 혼합물의 TCE 가 반도체 다이(18)가 함유하는 재료의 TCE 에 접근하도록 상기 혼합물은 선택된다.
제 3 도는 본 발명에 따른 주변 BGA 패키지 또는 구조체(60)의 다른 실시예의 부분 단면도이다. BGA 패키지(60)는 기판(62)과 지지 또는 베이스 기판(62)을 포함한다. 지지 기판(62)은 상기 지지 기판(62)의 하면상에 형성된 열분산층(63)으로 도시된다. 대안적으로 열분산층(63)은 지지 기판(62)내에 형성된다(제 4 도에서 열분산층(97)으로 도시됨). 열분산층(63)은 동 등과 같은 열도전성 재료를 포함하는 것이 양호하고, 이 분야에 공지된 기술을 사용하여 형성된다. 열분산층(63)은반도체 다이(18)에 의해 생성된 열을 제거하기 위한 수단을 제공한다. 열분산층 (63)은 제 2 도에 도시된 형태에 용이하게 결합된다. 지지 기판(62)은 다이 부착 패드(64)를 부가적으로 포함한다. 반도체 다이(18)는 다이 부착 에폭시들 사용하여 다이 부착 패드(64)에 양호하게 부착된다.
BGA 패키지는 지지 기판(62)의 상면상에 형성된 도전성 트레이스 또는 라인 (66)을 포함하는 도전성 접속 구조체를 부가적으로 포함한다. 도전성 트레이스(66)는 결합 기둥(67)의 한 단부와 접촉 또는 결합 패드(68)의 다른 단부에서 제각기 종지된다. 상기 도전성 접속 구조체는 기판(61)의 하면상에 형성된 도전성 트레이스를 부가적으로 포함한다. 단지 도전성 트레이스 한 세트가 도시되어 있다. 도전성 트레이스(71)는 접촉부 또는 결합 패드(72)의 한 단부에서 제각기 종지되고, 도전성 볼 패드 또는 접촉부(73)의 다른 단부에서 종지된다. 접촉 패드(72)는 기판 (61)에 지지 기판(62)을 결합하는 접촉패드(68)에 부착된다. 접촉 패드(72)는 일예로 땜납을 사용하여 접촉 패드(68)에 부착된다. 대안적으로, 접촉 패드(72)는 도전성 접착제를 사용하여 고온에서 접촉 패드(68)에 적층된다.
도전성 땜납 볼(26)은 도전성 볼 패드(73)에 제각기 부착된다. BGA 패키지 (60)의 도전성 접속 구조체는 몇몇 경우에 바이어의 필요성을 제거하기 때문에 비용절감 효과가 있다.
예를들어 리드 갯수가 적은 장치(low lead count devices)에 있어서, I/O 밀도와 라인/공간 폭 및 전체에 걸친 동체 크기는 적절하다. 핀 갯수가 많은 장치 (higher pin count devices)에 있어서, BGA 패키지(60)의 도전성 접속 구조체는 반도체 다이(18)와 기판(61)의 외주면을 따라(외부) 도전성 땜납 볼(26)의 최내부(내부) 사이에 있거나 두 내부 및 외부에 있는 바이어와 기판(61)의 상부를 따라 도전성 트레이스와 결합된다.
와이어 결합제 또는 도전성 와이어(76)는 결합 기둥(67)에 반도체 다이(18)상의 결합 패드(22)를 전기적으로 접속한다. BGA 패키지는 다수의 와이어 결합제를 포함하지만, 그러나 단지 하나만 도시되어 있다. 와이어 결합제(76)는 양호한 낮은 루프 고도 결합제(preferred low loop height bond)로 도시된다. 와이어 결합제 (76)는 표준의 와이어 결합제 루프 고도의 약 반인 0.125mm 의 고도(77)를 갖는다. 낮은 루프 고도 와이어 결합제가 감소된 패키지 두께에 맞게 부가적으로 제공하기 때문에 상기 와이어 결합제는 선호된다. 낮은 루프 고도 와이어 결합제는 통상적으로 유용한 와이어 결합 장비를 사용하여 형성된다. BGA 패키지(60)는 기판(61)의 TCE 가 균등한 전체에 걸쳐 TCE 를 갖는 적출된 금속을 포항하는 리드 인클로져 (78; lid enclosure)로 도시된다. 리드 인클로져(78)는 에폭시들 사용하여 기판 (61)에 양호하게 부착된다.
제 4 도는 본 발명에 따를 주변 BGA 패키지 또는 구조체(90)의 또다른 실시예의 부분 단면도이다. BGA 패키지(90)는 기판(91)과 지지 또는 베이스 기판(92)을 포함한다. 지지 기판(92)은 상기 지지 기판(92)내에 형성은 열분산층(97)으로 도시된다. 열분산층(97)은 등 등과 같은 열도전성 재료를 포함하고 이 분야에 공지된 방법을 사용하여 형성된다. 지지 기판(92)은 상기 지지 기판(92)의 상면상에 형성된 기초 평면층(98; ground plane layer)으로 도시된다. 기초 평면층(98)은 동층을포함한다.
BGA 패키지(90)는 기판(91)의 상면상에 형성된 상부 도전성 트레이스(99)를 구비하는 도전성 접속 구조체를 부가적으로 포함한다. 상부 도전성 트레이스(99)는 기판(91)의 내부 모서리를 인접 결합 기둥(101)으로 제각기 종지된다. 상부 도전성 트레이스(99)는 바이어 또는 평판형 관통홀(104)을 통해 하부 도전성 트레이스 (103)에 전기적으로 접속된다. 하부 도전성 트레이스(103)는 도전성 볼 패드(106)로 제각기 종지된다. 단지 상부 및 하부 도전성 트레이스의 한 세트가 도시되어 있다. 이러한 실시예에 있어서, 바이어(104)는 기판(91)의 외부 모서리 근처에 있다. 또한 제 2도에서 바이어(39)의 배치는 선호되고, 바이어(14)의 배치는 선택적으로 도시되었다. 상부 도전성 트레이스(99)와 하부 도전성 트레이스(103) 및 바이어 (104)는 앞서 설명한 아와 같이 형성된다.
상기 도전성 접속 구조체는 기판(91)의 하면상에 형성된 부가적인 하부 트레이스(107)를 또한 포함한다. 각각의 부가적인 하부 트레이스(107)의 한 단부는 도전성 볼 패드(108)를 갖으며 다른 단부는 접촉부 도는 결합 패드(109)를 갖는다. 접촉 패드(109)는 기초 평면층(98)에 결합된다. 접촉패드(109)는 일예로 땜납을 사용하여 기초 평면층(98)에 결합된다. 대안적으로, 접촉 패드(109)는 도전성 접착제를사용하여 고온에서 기초 평면층(98)에 적층된다.
임의의 실시예에 있어서, 지지 기판(92)은 응용 요구성에 따라 기초 평면출 (98)이 일거나 첨부된 도전성 트레이스를 포함한다. 이러한 임의의 도전성 트레이스는 앞서 설명한 바와 같이 부가적인 하부 트레이스(107)에 결합된다. 도전성 땜납 볼(26)은 앞서 설명한 바와 같이 도전성 볼 패드(106 또는 108)에 제각기 부착된다.
반도체 다이(18)는 다이 부착 에폭시를 사용하여 기초 평면층(98)에 양호하게 부착된다. 와이어 결합제(112, 113)는 상기 도전성 접속 구조체에 결합 패드 (22)를 전기적으로 연결한다. 여기서 와이어 결합제(112)는 상기 상부 도전성 트레이스(99)의 한쪽상의 결합 기둥(101)에 결합된다. 와이어 결합제(113)는 기초 평면층(98)에 결합된다. BGA 패키지(90)는 기판(91)의 적어도 일부분에서 반도체 다이 (18)와 와이어 결합제(112, 113)를 덮는 액체 캡슐(liquid encapsulant) 또는 상부 글로브 인클로져(111; glob-top enclosure)로 도시된다. 상부 글로브 인클로져 (111)는 이 분야에 공지된 기술을 사용하여 형성된다.
상기 와이어 결합제가 단지 지지 기판상의 결합 기둥에 결합된 실시예에 있어서, 상기 인클로져는 반도체 다이와 와이어 결합제 및 지지 기판의 적어도 일부분을 덮는다. 이것은 패키지의 전체 고도를 감축한다.
제 5 도는 본 발명에 따른 주변 BGA 패키지 또는 구조체(12)의 다른 실시예의 부분 단면도이다. BGA 패키지(120)는 다이 부착 구조체를 제외하고는 제 2 도 내지 제 4 도에 도시된 BGA 패키지에 유사하다. BGA 패키지(120)는 와이어 결합의 필요성을 제거한 직접 칩 부착(DCA) 구조체(direct chip attachment structure)를 사용한다. BGA 패키지(120)는 기판(121)과 지지 또는 베이스 기판(122)을 포함한다.
BGA 패키지(120)는 지지 기판(122)의 상면상에 형성된 도전성 트레이스 또는라인(124)을 구비한 도전성 접속 구조체를 부가적으로 포함한다. 도전성 트레이스 (124)는 결합 기등 또는 다이 접촉 패드(126)의 한 단부 및 접촉 패드(127)의 다른 단부에서 제각기 종지된다. 상기 도전성 접속 구조체는 기판(121)의 하면상에 행성된 도전성 트레이스(128)를 부가적으로 포함한다. 단지 도전성 트레이스의 한 세트가 도시되어 있다. 도전성 트레이스(128)는 접촉 패드(129)의 한 단부 및 도전성 볼 패드(131)의 다른 단부에 제각기 종지된다. 접촉 패드(129)는 땜납을 사용하여 접촉 패드(127)에 부착된다. 대안적으로, 접촉 패드(129)는 도전성 접착제를 사용하여 고온에서 접촉 패드(129)에 적층된다. 상기 도전성 접속 구조체는 반도체 다이(133)상의 결합 패드(134)의 한쪽에 각각 결합된 다이 땜납 볼(136)을 부가적으로 포함한다. 다이 땜납 볼(136)은 도전성 땜납 볼(26) 보다 고온에서 유동하는 재료를 포함하고, 공지된 수단을 사용하여 결합 패드(134)와 다이 접촉 패드(126)에 결합된다.
BGA 패키지(120)는 반도체 다이(133) 포는 기판(121)의 후측부를 덮지 않는 캡슐(138; encapsulant)을 부가적으로 포함한다.
이것은 약 0.7∼1.0mm 고도(141)를 제공한다. BGA 패키지(120)는 바이어가 없음을 나타낸다. 바이어(내부, 외부 또는 내부와 외부)가 핀 갯수가 많은 장치를 지지하도록 용이하게결합될 수 있다는 것이 이해된다.
제 2 도 내지 제 5 도에 도시된 실시예가 공보된 발명의 정신내에서 측면 고도가 낮은 BGA 패키지의 다양한 제품에결합될 수 있다는 것이 또한 이해된다.
더욱 신뢰할 수 있고 좀더 작고 좀더 가볍고 좀더 얇고 비용절감 효과가 있는 패키지에 대한 전자 산업계의 요구를 충족하는 측면 고도가 낮은 BSA 패키지가 제공된 것을 이제는 인식하게 된다. 본 발명에 따른 상기 BGA 패키지는 땜납 접합부에서의 변형을 줄이고, 주기적인 온도 변화에 변형율을 재선하도록 상기 땜납 접합부 형태를 제어하는 형상으로 비용 절감 효과가 있는 박판인 패키지를 제공한다.
특히, 상기 BGA 패키지는 낮은 측면 고도를 제공하는 지지 기판과 상기 BGA 패키지가 어플리케이션 기판에 설치될때 도전성 땜납 볼의 붕괴를 제어하는 구조체를 포함한다. 붕괴의 양이 제어될때, 상기 땜납 접합부는 표준의 BGA 패키지에서 보다크다. 큰 외관비가 땜납 접합부 변형을 작아지게 하기 때문에 큰 땜납 접합부는 더욱 신뢰될 수 있다. 또한, 반도체 다이와 도전성 땜납 볼 사이에 바이어를 배치함으로써 상기 BGA 패키지는 상기 반도체 칩으로부터 멀리 상기 도전성 땜납 볼을 배치하도록 제조 가능하다. 또한, 상기 BGA 패키지는 상기 패키지에 전달하는 도전체를 개선하는 다양한 도전성 접속 구조체를 지지한다.
제 1 도는 종래 기술의 주변 BGA 패키지의 단면도.
제 2 도는 본 발명에 따른 주변 BGA 패키지의 일실시예의 단면도.
제 3 도는 본 발명에 따를 주변 BGA 패키지의 다른 실시예의 부분 단면도.
제 4 도는 본 발명에 따른 주변 BGA 패키지의 또다른 실시예의 부분 단면도.
제 5 도는 본 발명에 따른 주변 BGA 패키지의 또다른 실시예의 부분 단면도.
♣ 도면의 주요부분에 대한 부호의 설명 ♣
10, 60, 90 : 반도체 패키지 22 : 결합 패드
31, 61, 91 : 기판 32, 62, 92 : 지지 기판
33 : 구멍 37, 66 : 제 1 도전성 트레이스
38, 71 : 제 2 도전성 트레이스
42, 73, 106, 108 : 도전성 불 패드
43, 78, 111, 138 : 인클로져

Claims (5)

  1. 인쇄 배선 회로 기판(PCB)에 실치하기 위한 측면 고도가 낮은 볼-그리드 어레이(BGA) 반도체 패키지에 있해서,
    다수의 결합 패드(22)를 갖는 반도체 다이(18)와,
    상면과 하면과 제 1 폭과 상기 하면상에 형성된 다수의 도전성 불 패드(42, 73, 106, 108, 131) 및 상기 상면으로부터 상기 하면까지 연장하는 구멍(33)을 갖는 제 1 기판(31, 61, 91)과,
    하나의 도전성 볼 패드(42, 73, 106, 108, 131)에 각각 하나씩 결합된 다수의 도전성 볼(26)들과,
    상면과 하면을 갖는 지지 기판(32, 62, 92)과,
    하나의 도전성 볼 패드(42, 73, 106, 108)에 각각 하나의 결합 패드(22)를 결합하는 도전성 접속 구조체와,
    상기 지지 기판(32, 62, 92)의 적어도 일부분을 덮는 인클로져(43, 78, 111, 138)를 구비하며,
    상기 구멍(33)은 제 2 축을 가지며, 상기 지지 기판(32, 62, 92)은 제 2 폭보다 크고 제 1 폭보다 작은 폭을 갖고, 상기 지지 기판의 상면은 상기 제 1 기판(31, 61, 91)의 하면에 결합되고, 상기 반도체 다이는 상기 지지 기판(32, 62, 92)의 상면에서 상기 구멍(33)내에 결합되고, 상기 측면 고도가 낮은 BGA 반도체 패키지(10, 60, 90)가 PCB(46)에 실치될때 상기 지지기판(32, 62, 92)은 상기 PCB(46)에 아주 접근하고, 상기 패키지(10, 60, 90)가 상기 PCB(46)에 설치될때 상기 지지 기판(32, 62, 92)은 상기 다수의 도전성 볼(26)의 붕대를 제한하는 스탠드오프로서 작용하는 것을 특징으로 하는 인쇄 배선 회로 기판에 설치하기 위한 측면 고도가 낮은 볼-그리드 어레이 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 도전성 접속 구조체는 상기 제 1 기판의 상면상에 형성된 제 1 도전성 트레이스를 포함하고, 상기 제 1 도전성 트레이스(37)는 한 단부에서의 결합 기둥 (41)과 상지 제 1 기판의 상면으로부터 하면까지 연장하는 바이어(39) 및 상기 제 1 기판의 하면상에 형성된 제 2 도전성 트레이스(38)를 가지며, 상기 제 2 도전성 트레이스(38)는 한 단부에 있는 도전성 볼 패드(42)와 한 쪽의 단부가 결합 패드 (22)에 결합되고 다른 쪽의 단부가 상기 결합 기둥(41)에 결합된 도전성 와이어 (44)를 가지며, 상기 바이어(39)에는 도전성 물질이 존재하고, 상기 제 1 도전성 트레이스(37)의 다른 단부는 상기 바이어(39)에 결합되고, 상기 제 2 도전성 트레이스(38)의 다른 단부도 상기 바이어(39)에 결합된 것을 특징으로 하는 인쇄 배선 회로 기판에 설치하기 위한 축면 고도가 낮은 볼-그리드 어레이 반도체 패키지.
  3. 제 1 항에 있어서,
    상기 도전성 접속 구조체는 지지 기판(62)의 상면상의 제 1 도전성 트레이스 (66)를 포함하고, 상기 제 1 도전성 트레이스(66)는 한 단부에서의 결합 기둥(67)과 다른 단부에서의 도전성 결합 패드(68)와 한 쪽의 단부가 결합 패드(22)에 결합되고 다른 쪽의 단부가 상기 결합 기둥(67)에 결합된 도전성 와이어(76) 및 상기 제 1 기판(61)의 하면상에 형성된 제 2 도전성 트레이스(71)를 가지며, 상기 제 2 도전성 트레이스(71)는 한 단부에서의 도전성 결합 패드(72)와 다른 단부에서의 상기 도전성 볼 패드(73)를 갖고, 상기 제 1 도전성 트레이스(66)의 상기 도전성 결합 패드(68)는 상기 제 2 도전성 트레이스(71)의 상기 도전성 결합 패드(72)와 접촉하는 것을 특징으로 하는 인쇄 배선 회로 기판에 설치하기 위한 측면 고도가 낮은 볼-그리드 어레이 반도체 패키지.
  4. 제 1 항에 있어서,
    상기 도전성 접속 구조체는 상기 지지 기판(122)의 상면 상에 형성된 다수의 다이 접촉 패드(126)와, 결합 패드(126)와 하나의 상기 다이 접촉 패드(126)에 각각 하나의 결합된 다수의 다이 땜납 볼(136)과, 상기 지지 기판(122)의 상면상에 형성되고 한 쪽의 단부에서 하나의 다이 접촉 패드(126)에 각각 하나씩 결합되며 다른 쪽의 단부에서 하나의 도전성 볼 패드(131)에 각각 하나씩 결합된 다수의 제 1 도전성 트레이스(124)를 포함하는 것을 특징으로 하는 인쇄 배선 회로 기판에 설치하기 위한 측면 고도가 낮은 볼-그리드 어레이 반도체 패키지.
  5. 측면 고도가 낮은 볼-그리드 어레이 반도체 패키지를 제조하기 위한 방법에 있어서,
    베이스 기판(32, 62, 92)에 부착된 제 1 기판(31, 61, 91)을 갖고 도전성 접속 구조체들 가지며, 상기 제 1 기판(31, 61, 91)은 제 1 면으로부터 반대쪽의 제 2 면까지 연장하는 구멍(33)을 가지며, 상기 베이스 기판(32, 62, 92)은 상기 구멍(33)과 거의 정합하게 상기 제 2 면에 부착되고, 상기 베이스기판(32, 62, 92)은 낮은 측면 고도를 가지며, 상기 도전성 접속 구조체는 다수의 결합 기등으로 종지되는 다수의 제 1 도전성 트레이스와 반대폭의 제 2 면상의 다수의 도전성 볼 패드(42, 73, 106, 108, 131)를 포함하고, 상기 다수의 도전성 볼 패드(42, 73, 106, 108, 131)는 상기 다수의 제 1 도전성 트레이스에 대해 전기적으로 접속되어 있는 것인 기판 구조체를 제공하는 단계와,
    구멍(33)내의 상기 베이스 기판(32, 62, 92)에 대해 다수의 결합 패드(22)들을 갖는 집적 회로칩(18)을 부착하는 단계와,
    상응하는 하나의 결합 기둥(41, 67, 126)에 각각 하나씩의 상기 결합 패드 (22)를 접속하는 단계와,
    상기 기판 구조체의 적어도 일부분을 에워싸는 단계와,
    상기 제 2 면상의 다수의 상기 도전성 볼 패드(42, 73, 106, 108, 131)에 다수의 도전성 땜납 볼(26)을 부착하는 단계를 포함하는 것을 특징으로 하는 측면 고도가 낮은 볼-그리드 어레이 반도체 패키지를 제조하기 위한 방법.
KR1019950036716A 1994-11-02 1995-10-24 측면고도가낮은볼-그리드어레이반도체패키지및그제조방법 KR100361716B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US333,188 1994-11-02
US08/333,188 US5541450A (en) 1994-11-02 1994-11-02 Low-profile ball-grid array semiconductor package

Publications (2)

Publication Number Publication Date
KR960019674A KR960019674A (ko) 1996-06-17
KR100361716B1 true KR100361716B1 (ko) 2003-01-29

Family

ID=23301711

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950036716A KR100361716B1 (ko) 1994-11-02 1995-10-24 측면고도가낮은볼-그리드어레이반도체패키지및그제조방법

Country Status (3)

Country Link
US (2) US5541450A (ko)
JP (1) JP3627158B2 (ko)
KR (1) KR100361716B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100908764B1 (ko) 2007-07-19 2009-07-22 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법

Families Citing this family (140)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6686226B1 (en) 1994-02-10 2004-02-03 Hitachi, Ltd. Method of manufacturing a semiconductor device a ball grid array package structure using a supporting frame
TW344109B (en) * 1994-02-10 1998-11-01 Hitachi Ltd Methods of making semiconductor devices
US6465743B1 (en) * 1994-12-05 2002-10-15 Motorola, Inc. Multi-strand substrate for ball-grid array assemblies and method
NL9500238A (nl) * 1995-02-09 1996-09-02 Fico Bv Omhulinrichting met compensatie-element.
TW373308B (en) * 1995-02-24 1999-11-01 Agere Systems Inc Thin packaging of multi-chip modules with enhanced thermal/power management
JP3123638B2 (ja) * 1995-09-25 2001-01-15 株式会社三井ハイテック 半導体装置
JP3292798B2 (ja) * 1995-10-04 2002-06-17 三菱電機株式会社 半導体装置
US5696666A (en) * 1995-10-11 1997-12-09 Motorola, Inc. Low profile exposed die chip carrier package
EP0774888B1 (en) 1995-11-16 2003-03-19 Matsushita Electric Industrial Co., Ltd Printed wiring board and assembly of the same
US6861290B1 (en) 1995-12-19 2005-03-01 Micron Technology, Inc. Flip-chip adaptor package for bare die
US5719440A (en) 1995-12-19 1998-02-17 Micron Technology, Inc. Flip chip adaptor package for bare die
US5805427A (en) * 1996-02-14 1998-09-08 Olin Corporation Ball grid array electronic package standoff design
US5808875A (en) * 1996-03-29 1998-09-15 Intel Corporation Integrated circuit solder-rack interconnect module
US5761048A (en) * 1996-04-16 1998-06-02 Lsi Logic Corp. Conductive polymer ball attachment for grid array semiconductor packages
US6301122B1 (en) * 1996-06-13 2001-10-09 Matsushita Electric Industrial Co., Ltd. Radio frequency module with thermally and electrically coupled metal film on insulating substrate
US6395991B1 (en) 1996-07-29 2002-05-28 International Business Machines Corporation Column grid array substrate attachment with heat sink stress relief
US5776798A (en) * 1996-09-04 1998-07-07 Motorola, Inc. Semiconductor package and method thereof
DE19639025C2 (de) * 1996-09-23 1999-10-28 Siemens Ag Chipmodul und Verfahren zur Herstellung eines Chipmoduls
US6075711A (en) * 1996-10-21 2000-06-13 Alpine Microsystems, Inc. System and method for routing connections of integrated circuits
US5856911A (en) * 1996-11-12 1999-01-05 National Semiconductor Corporation Attachment assembly for integrated circuits
US5796169A (en) * 1996-11-19 1998-08-18 International Business Machines Corporation Structurally reinforced ball grid array semiconductor package and systems
KR100214544B1 (ko) * 1996-12-28 1999-08-02 구본준 볼 그리드 어레이 반도체 패키지
JP3793628B2 (ja) * 1997-01-20 2006-07-05 沖電気工業株式会社 樹脂封止型半導体装置
JP3447908B2 (ja) * 1997-02-13 2003-09-16 富士通株式会社 ボールグリッドアレイパッケージ
US5888849A (en) * 1997-04-07 1999-03-30 International Business Machines Corporation Method for fabricating an electronic package
JPH10294418A (ja) * 1997-04-21 1998-11-04 Oki Electric Ind Co Ltd 半導体装置
US6175161B1 (en) * 1998-05-22 2001-01-16 Alpine Microsystems, Inc. System and method for packaging integrated circuits
IL133091A0 (en) * 1997-05-23 2001-03-19 Alpine Microsystems Inc A system and method for packaging integrated circuits
US5831832A (en) * 1997-08-11 1998-11-03 Motorola, Inc. Molded plastic ball grid array package
US5968670A (en) * 1997-08-12 1999-10-19 International Business Machines Corporation Enhanced ceramic ball grid array using in-situ solder stretch with spring
DE19736962B4 (de) 1997-08-25 2009-08-06 Robert Bosch Gmbh Anordnung, umfassend ein Trägersubstrat für Leistungsbauelemente und einen Kühlkörper sowie Verfahren zur Herstellung derselben
US5972734A (en) * 1997-09-17 1999-10-26 Lsi Logic Corporation Interposer for ball grid array (BGA) package
US6441487B2 (en) 1997-10-20 2002-08-27 Flip Chip Technologies, L.L.C. Chip scale package using large ductile solder balls
JPH11186432A (ja) * 1997-12-25 1999-07-09 Canon Inc 半導体パッケージ及びその製造方法
US6053394A (en) * 1998-01-13 2000-04-25 International Business Machines Corporation Column grid array substrate attachment with heat sink stress relief
US6172419B1 (en) 1998-02-24 2001-01-09 Micron Technology, Inc. Low profile ball grid array package
KR20010034214A (ko) * 1998-03-19 2001-04-25 가나이 쓰토무 반도체장치와 그 제조방법 및 반도체장치의 실장구조
US5889324A (en) * 1998-03-30 1999-03-30 Nec Corporation Package for a semiconductor device
JPH11284007A (ja) * 1998-03-31 1999-10-15 Toshiba Corp 半導体装置及びその製造方法
US5933713A (en) 1998-04-06 1999-08-03 Micron Technology, Inc. Method of forming overmolded chip scale package and resulting product
US6125042A (en) * 1998-04-10 2000-09-26 Lucent Technologies, Inc. Ball grid array semiconductor package having improved EMI characteristics
USRE43112E1 (en) 1998-05-04 2012-01-17 Round Rock Research, Llc Stackable ball grid array package
US6072233A (en) 1998-05-04 2000-06-06 Micron Technology, Inc. Stackable ball grid array package
US5903052A (en) * 1998-05-12 1999-05-11 Industrial Technology Research Institute Structure for semiconductor package for improving the efficiency of spreading heat
US6107119A (en) * 1998-07-06 2000-08-22 Micron Technology, Inc. Method for fabricating semiconductor components
US6060340A (en) * 1998-07-16 2000-05-09 Pan Pacific Semiconductor Co., Ltd. Packing method of semiconductor device
US6121576A (en) 1998-09-02 2000-09-19 Micron Technology, Inc. Method and process of contact to a heat softened solder ball array
US6057601A (en) * 1998-11-27 2000-05-02 Express Packaging Systems, Inc. Heat spreader with a placement recess and bottom saw-teeth for connection to ground planes on a thin two-sided single-core BGA substrate
US6081429A (en) * 1999-01-20 2000-06-27 Micron Technology, Inc. Test interposer for use with ball grid array packages assemblies and ball grid array packages including same and methods
US6052045A (en) * 1999-03-12 2000-04-18 Kearney-National, Inc. Electromechanical switching device package with controlled impedance environment
US6215180B1 (en) * 1999-03-17 2001-04-10 First International Computer Inc. Dual-sided heat dissipating structure for integrated circuit package
EP1041628A3 (en) * 1999-03-29 2008-05-28 Interuniversitair Microelektronica Centrum Vzw An image sensor ball grid array package and the fabrication thereof
USRE40112E1 (en) * 1999-05-20 2008-02-26 Amkor Technology, Inc. Semiconductor package and method for fabricating the same
JP3521325B2 (ja) * 1999-07-30 2004-04-19 シャープ株式会社 樹脂封止型半導体装置の製造方法
US6297551B1 (en) * 1999-09-22 2001-10-02 Agere Systems Guardian Corp. Integrated circuit packages with improved EMI characteristics
US6331453B1 (en) 1999-12-16 2001-12-18 Micron Technology, Inc. Method for fabricating semiconductor packages using mold tooling fixture with flash control cavities
EP1243026A1 (en) * 1999-12-21 2002-09-25 Advanced Micro Devices, Inc. Organic packages with solders for reliable flip chip connections
US6229207B1 (en) * 2000-01-13 2001-05-08 Advanced Micro Devices, Inc. Organic pin grid array flip chip carrier package
US6527597B1 (en) 2000-03-07 2003-03-04 Fci Americas Technology, Inc. Modular electrical connector
USRE38381E1 (en) 2000-07-21 2004-01-13 Kearney-National Inc. Inverted board mounted electromechanical device
US6476472B1 (en) 2000-08-18 2002-11-05 Agere Systems Inc. Integrated circuit package with improved ESD protection for no-connect pins
US6979595B1 (en) * 2000-08-24 2005-12-27 Micron Technology, Inc. Packaged microelectronic devices with pressure release elements and methods for manufacturing and using such packaged microelectronic devices
US6495910B1 (en) * 2000-08-25 2002-12-17 Siliconware Precision Industries Co., Ltd. Package structure for accommodating thicker semiconductor unit
EP1325505A4 (en) * 2000-09-18 2006-11-02 Meder Electronic FLEXIBLE RELAY MOUNT WITH SURFACE MOUNTING WITHOUT CONDUCTORS
AU2002217987A1 (en) * 2000-12-01 2002-06-11 Broadcom Corporation Thermally and electrically enhanced ball grid array packaging
US6396135B1 (en) * 2000-12-21 2002-05-28 National Semiconductor Corporation Substrate for use in semiconductor packaging
US20020079572A1 (en) * 2000-12-22 2002-06-27 Khan Reza-Ur Rahman Enhanced die-up ball grid array and method for making the same
US7161239B2 (en) * 2000-12-22 2007-01-09 Broadcom Corporation Ball grid array package enhanced with a thermal and electrical connector
US6906414B2 (en) * 2000-12-22 2005-06-14 Broadcom Corporation Ball grid array package with patterned stiffener layer
US7132744B2 (en) * 2000-12-22 2006-11-07 Broadcom Corporation Enhanced die-up ball grid array packages and method for making the same
US6853070B2 (en) * 2001-02-15 2005-02-08 Broadcom Corporation Die-down ball grid array package with die-attached heat spreader and method for making the same
TW479334B (en) * 2001-03-06 2002-03-11 Siliconware Precision Industries Co Ltd Electroplated circuit process in the ball grid array chip package structure
SG108245A1 (en) * 2001-03-30 2005-01-28 Micron Technology Inc Ball grid array interposer, packages and methods
US7259448B2 (en) * 2001-05-07 2007-08-21 Broadcom Corporation Die-up ball grid array package with a heat spreader and method for making the same
US6954362B2 (en) * 2001-08-31 2005-10-11 Kyocera Wireless Corp. System and method for reducing apparent height of a board system
US6977440B2 (en) * 2001-10-09 2005-12-20 Tessera, Inc. Stacked packages
US7335995B2 (en) * 2001-10-09 2008-02-26 Tessera, Inc. Microelectronic assembly having array including passive elements and interconnects
DE10297316T5 (de) * 2001-10-09 2004-12-09 Tessera, Inc., San Jose Gestapelte Baugruppen
US6809937B2 (en) 2001-11-16 2004-10-26 Hewlett-Packard Development Company, L.P. Method and apparatus for shock and vibration isolation of a circuit component
US6541710B1 (en) * 2001-11-16 2003-04-01 Hewlett-Packard Company Method and apparatus of supporting circuit component having a solder column array using interspersed rigid columns
US6813162B2 (en) * 2001-11-16 2004-11-02 Hewlett-Packard Development Company, L.P. Method and apparatus for supporting circuit component having solder column array interconnects using interposed support shims
US6710264B2 (en) * 2001-11-16 2004-03-23 Hewlett-Packard Development Company, L.P. Method and apparatus for supporting a circuit component having solder column interconnects using external support
US6787895B1 (en) * 2001-12-07 2004-09-07 Skyworks Solutions, Inc. Leadless chip carrier for reduced thermal resistance
US6762509B2 (en) * 2001-12-11 2004-07-13 Celerity Research Pte. Ltd. Flip-chip packaging method that treats an interconnect substrate to control stress created at edges of fill material
US6879039B2 (en) 2001-12-18 2005-04-12 Broadcom Corporation Ball grid array package substrates and method of making the same
US6631078B2 (en) 2002-01-10 2003-10-07 International Business Machines Corporation Electronic package with thermally conductive standoff
US6552430B1 (en) * 2002-01-30 2003-04-22 Texas Instruments Incorporated Ball grid array substrate with improved traces formed from copper based metal
US7245500B2 (en) * 2002-02-01 2007-07-17 Broadcom Corporation Ball grid array package with stepped stiffener layer
US7550845B2 (en) * 2002-02-01 2009-06-23 Broadcom Corporation Ball grid array package with separated stiffener layer
US6825108B2 (en) * 2002-02-01 2004-11-30 Broadcom Corporation Ball grid array package fabrication with IC die support structures
US6861750B2 (en) 2002-02-01 2005-03-01 Broadcom Corporation Ball grid array package with multiple interposers
US6982485B1 (en) * 2002-02-13 2006-01-03 Amkor Technology, Inc. Stacking structure for semiconductor chips and a semiconductor package using it
DE60316412T2 (de) * 2002-03-08 2008-11-20 Kearney-National, Inc. Relaisformgehäuse zur oberflächenanbringung und verfahren zu seiner herstellung
US6876553B2 (en) * 2002-03-21 2005-04-05 Broadcom Corporation Enhanced die-up ball grid array package with two substrates
US7196415B2 (en) * 2002-03-22 2007-03-27 Broadcom Corporation Low voltage drop and high thermal performance ball grid array package
US6600661B1 (en) 2002-04-08 2003-07-29 Hewlett-Packard Development Company, L.P. Method and apparatus for supporting a circuit component
EP1353375A1 (en) * 2002-04-10 2003-10-15 United Test Center Inc. A thermally enhanced IC chip package
SG111069A1 (en) * 2002-06-18 2005-05-30 Micron Technology Inc Semiconductor devices including peripherally located bond pads, assemblies, packages, and methods
SG107595A1 (en) * 2002-06-18 2004-12-29 Micron Technology Inc Semiconductor devices and semiconductor device components with peripherally located, castellated contacts, assembles and packages including such semiconductor devices or packages and associated methods
US6906415B2 (en) 2002-06-27 2005-06-14 Micron Technology, Inc. Semiconductor device assemblies and packages including multiple semiconductor devices and methods
US7573136B2 (en) * 2002-06-27 2009-08-11 Micron Technology, Inc. Semiconductor device assemblies and packages including multiple semiconductor device components
US6765288B2 (en) * 2002-08-05 2004-07-20 Tessera, Inc. Microelectronic adaptors, assemblies and methods
AU2003265417A1 (en) * 2002-08-16 2004-03-03 Tessera, Inc. Microelectronic packages with self-aligning features
US7294928B2 (en) * 2002-09-06 2007-11-13 Tessera, Inc. Components, methods and assemblies for stacked packages
US7071547B2 (en) * 2002-09-11 2006-07-04 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
US20040065933A1 (en) * 2002-10-08 2004-04-08 Foong Chee Seng Flip chip optical and imaging sensor device
WO2004034434A2 (en) * 2002-10-11 2004-04-22 Tessera, Inc. Components, methods and assemblies for multi-chip packages
US6847102B2 (en) * 2002-11-08 2005-01-25 Freescale Semiconductor, Inc. Low profile semiconductor device having improved heat dissipation
TW200411871A (en) * 2002-12-30 2004-07-01 Advanced Semiconductor Eng Thermal-enhance package and manufacturing method thereof
EP1601017A4 (en) * 2003-02-26 2009-04-29 Ibiden Co Ltd MULTILAYER PRINTED PCB
TWI241702B (en) * 2003-07-28 2005-10-11 Siliconware Precision Industries Co Ltd Ground pad structure for preventing solder extrusion and semiconductor package having the ground pad structure
SG120123A1 (en) * 2003-09-30 2006-03-28 Micron Technology Inc Castellated chip-scale packages and methods for fabricating the same
TWI220307B (en) * 2003-10-15 2004-08-11 Benq Corp Thermal enhanced package structure and its formation method
US7061121B2 (en) 2003-11-12 2006-06-13 Tessera, Inc. Stacked microelectronic assemblies with central contacts
JP4379307B2 (ja) * 2004-01-09 2009-12-09 セイコーエプソン株式会社 電子部品及び電子機器
US7008820B2 (en) * 2004-06-10 2006-03-07 St Assembly Test Services Ltd. Chip scale package with open substrate
US20050275081A1 (en) * 2004-06-12 2005-12-15 Roger Chang Embedded chip semiconductor having dual electronic connection faces
US7411281B2 (en) * 2004-06-21 2008-08-12 Broadcom Corporation Integrated circuit device package having both wire bond and flip-chip interconnections and method of making the same
US7432586B2 (en) 2004-06-21 2008-10-07 Broadcom Corporation Apparatus and method for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages
US7482686B2 (en) * 2004-06-21 2009-01-27 Braodcom Corporation Multipiece apparatus for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages and method of making the same
US7786591B2 (en) * 2004-09-29 2010-08-31 Broadcom Corporation Die down ball grid array package
US7105920B2 (en) * 2004-11-12 2006-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design to improve chip package reliability
US8125076B2 (en) * 2004-11-12 2012-02-28 Stats Chippac Ltd. Semiconductor package system with substrate heat sink
TWI393228B (zh) * 2004-12-14 2013-04-11 Freescale Semiconductor Inc 覆晶及焊線封裝半導體
US7947535B2 (en) * 2005-10-22 2011-05-24 Stats Chippac Ltd. Thin package system with external terminals
US8183680B2 (en) 2006-05-16 2012-05-22 Broadcom Corporation No-lead IC packages having integrated heat spreader for electromagnetic interference (EMI) shielding and thermal enhancement
TWI299554B (en) * 2006-06-21 2008-08-01 Advanced Semiconductor Eng Substrate structure and method for manufacturing the same
US7545029B2 (en) * 2006-08-18 2009-06-09 Tessera, Inc. Stack microelectronic assemblies
US9466545B1 (en) * 2007-02-21 2016-10-11 Amkor Technology, Inc. Semiconductor package in package
US7750449B2 (en) 2007-03-13 2010-07-06 Micron Technology, Inc. Packaged semiconductor components having substantially rigid support members and methods of packaging semiconductor components
TW200910541A (en) * 2007-08-21 2009-03-01 Advanced Semiconductor Eng Package structure and manufacturing method thereof
US8130512B2 (en) * 2008-11-18 2012-03-06 Stats Chippac Ltd. Integrated circuit package system and method of package stacking
CN102130098B (zh) 2010-01-20 2015-11-25 飞思卡尔半导体公司 双管芯半导体封装
US8288202B2 (en) 2010-11-22 2012-10-16 STATS ChiPAC, Ltd. Method of forming partially-etched conductive layer recessed within substrate for bonding to semiconductor die
US9627337B2 (en) * 2011-03-31 2017-04-18 Novatek Microelectronics Corp. Integrated circuit device
US8556159B2 (en) 2012-02-24 2013-10-15 Freescale Semiconductor, Inc. Embedded electronic component
US9226398B1 (en) * 2012-07-09 2015-12-29 Marvell International Ltd. Printed circuit board and package substrate having additional conductive pathway space
TWI480989B (zh) 2012-10-02 2015-04-11 矽品精密工業股份有限公司 半導體封裝件及其製法
KR102245132B1 (ko) * 2014-05-14 2021-04-28 삼성전자 주식회사 트레이스를 가지는 인쇄회로기판 및 볼 그리드 어레이 패키지
CN105956215B (zh) * 2016-04-12 2018-11-16 沪士电子股份有限公司 应用径向流分析pcb三维质量位移方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3811186A (en) * 1972-12-11 1974-05-21 Ibm Method of aligning and attaching circuit devices on a substrate
US4878611A (en) * 1986-05-30 1989-11-07 American Telephone And Telegraph Company, At&T Bell Laboratories Process for controlling solder joint geometry when surface mounting a leadless integrated circuit package on a substrate
US5010038A (en) * 1989-06-29 1991-04-23 Digital Equipment Corp. Method of cooling and powering an integrated circuit chip using a compliant interposing pad
US5045921A (en) * 1989-12-26 1991-09-03 Motorola, Inc. Pad array carrier IC device using flexible tape
US5202288A (en) * 1990-06-01 1993-04-13 Robert Bosch Gmbh Method of manufacturing an electronic circuit component incorporating a heat sink
US5177032A (en) * 1990-10-24 1993-01-05 Micron Technology, Inc. Method for attaching a semiconductor die to a leadframe using a thermoplastic covered carrier tape
US5056215A (en) * 1990-12-10 1991-10-15 Delco Electronics Corporation Method of providing standoff pillars
US5102829A (en) * 1991-07-22 1992-04-07 At&T Bell Laboratories Plastic pin grid array package
MY107849A (en) * 1991-09-09 1996-06-29 Hitachi Cable Composite lead frame and method for manufacturing the same.
US5468994A (en) * 1992-12-10 1995-11-21 Hewlett-Packard Company High pin count package for semiconductor device
US5291062A (en) * 1993-03-01 1994-03-01 Motorola, Inc. Area array semiconductor device having a lid with functional contacts
US5340771A (en) * 1993-03-18 1994-08-23 Lsi Logic Corporation Techniques for providing high I/O count connections to semiconductor dies
US5355283A (en) * 1993-04-14 1994-10-11 Amkor Electronics, Inc. Ball grid array with via interconnection
US5367193A (en) * 1993-06-17 1994-11-22 Sun Microsystems, Inc. Low cost, thermally efficient, and surface mountable semiconductor package for a high applied power VLSI die
US5397921A (en) * 1993-09-03 1995-03-14 Advanced Semiconductor Assembly Technology Tab grid array
US5404865A (en) * 1993-11-09 1995-04-11 Huls; Dale J. Portable outside heater
US5444296A (en) * 1993-11-22 1995-08-22 Sun Microsystems, Inc. Ball grid array packages for high speed applications
US5424492A (en) * 1994-01-06 1995-06-13 Dell Usa, L.P. Optimal PCB routing methodology for high I/O density interconnect devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100908764B1 (ko) 2007-07-19 2009-07-22 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
US5639695A (en) 1997-06-17
JP3627158B2 (ja) 2005-03-09
KR960019674A (ko) 1996-06-17
US5541450A (en) 1996-07-30
JPH08213506A (ja) 1996-08-20

Similar Documents

Publication Publication Date Title
KR100361716B1 (ko) 측면고도가낮은볼-그리드어레이반도체패키지및그제조방법
US11700692B2 (en) Stackable via package and method
US6468834B1 (en) Method of fabricating a BGA package using PCB and tape in a die-up configuration
US5831832A (en) Molded plastic ball grid array package
JP3437369B2 (ja) チップキャリアおよびこれを用いた半導体装置
KR100611880B1 (ko) 측면 높이가 낮은 볼 격자 배열 반도체 패키지 및 이를 반도체 소자에 장착하는 방법
US5598031A (en) Electrically and thermally enhanced package using a separate silicon substrate
US7439099B1 (en) Thin ball grid array package
US5615089A (en) BGA semiconductor device including a plurality of semiconductor chips located on upper and lower surfaces of a first substrate
US5898219A (en) Custom corner attach heat sink design for a plastic ball grid array integrated circuit package
US6913948B2 (en) Partially captured oriented interconnections for BGA packages and a method of forming the interconnections
US5835355A (en) Tape ball grid array package with perforated metal stiffener
US6528882B2 (en) Thermal enhanced ball grid array package
US7906835B2 (en) Oblong peripheral solder ball pads on a printed circuit board for mounting a ball grid array package
US6704609B1 (en) Multi-chip semiconductor module and manufacturing process thereof
US6448110B1 (en) Method for fabricating a dual-chip package and package formed
US6261869B1 (en) Hybrid BGA and QFP chip package assembly and process for same
US20020195721A1 (en) Cavity down ball grid array packaging structure
JP2727435B2 (ja) 外部露出型ヒートシンクが付着された薄型ボールグリッドアレイ半導体パッケージ
US20080032454A1 (en) Thermally Enhanced BGA Package Substrate Structure and Methods
JP3825196B2 (ja) 電子回路装置
KR100237566B1 (ko) 반도체 박형 패키지
JP3032124U (ja) 中介層を有する高密度ボンディング・パッド配列集積回路パッケージ
KR19990056764A (ko) 볼 그리드 어레이 패키지
EP0705485A1 (en) Electrically and thermally enhanced package using a separate silicon substrate

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121023

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20131024

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20141027

Year of fee payment: 13

EXPY Expiration of term