KR100360728B1

KR100360728B1 - 적응 등화 회로

Info

Publication number: KR100360728B1
Application number: KR1020007010912A
Authority: KR
Inventors: 도시노리 오카모토; 요우이치 오구라
Original assignee: 마츠시타 덴끼 산교 가부시키가이샤
Priority date: 1999-02-02
Filing date: 2000-02-01
Publication date: 2002-11-13
Also published as: KR20010089118A; CN1129133C; JP3611472B2; TW464842B; ID26975A; CN1293814A; JP2000222824A; US6385239B1; WO2000046802A1

Abstract

비선형 왜곡을 갖는 입력 신호의 등화 오차가 최소로 되도록 고차 부분 응답 등화를 실행하여, 재생 신호의 특성을 향상시킨다.

입력 신호를 트랜스버셜 필터(3)를 이용하여 비선형 왜곡 파형에 적응하는 고차 부분 응답 등화를 실행하고, 가판정 회로(4)에 의해 등화 목표 값의 가판정값을 추정하며, 오차 검출 회로(5)에 의해 가판정값과 상기 입력 신호의 오차를 검출하고, 입력 왜곡 검출 회로(7)에 의해 가판정값과 아날로그 디지탈 변환기(1)의 출력 신호의 오차를 검출하며, 출력 왜곡 검출 회로(6)에 의해 상기 오차 검출 회로(5)가 출력하는 오차를 감시하고, 등화 목표 제어 수단(8)에 의해 등화 오차가 최소로 되도록 등화 목표 값을 제어하며, 탭 계수 제어 수단(l0)에 의해 탭 계수를 제어하도록 하였다.

Description

적응 등화 회로{ADAPTIVE EQUALIZING CIRCUIT}

기록 매체에 대한 기록 재생 장치에서는, 비선형 왜곡을 갖는 파형에 대해, 비선형 왜곡을 검출하고, 등화기에 의해 보정을 실행하여 제거하는 방식이나 최대 복호의 슬라이스 레벨을 조작하는 방식에 의해, 비선형 왜곡의 영향을 받지 않도록 하여 데이터의 재생을 실행하고 있다.

즉, 기록 재생 장치에 있어서는, 재생 신호가 비선형 왜곡을 갖는 파형에서는, 재생된 신호로부터 파형 왜곡을 추정하여 등화기의 특성을 결정한다고 하는 적응 등화의 방법이 취해지고 있다. 이것은 등화 처리 후의 레벨과 재생 신호가 본래 있어야 할 레벨의 2승 오차가 최소로 되도록 필터 계수를 최적화하고 있는 것이다.

또한, 기록 매체의 기록 재생에 있어서의 재생 신호의 등화에서는, 재생 신호 특성의 고 대역 성분에서의 강조를 억제하여, 잡음에 의한 오류 레이트의 증가를 방지하기 위해서, 부분 응답 등화가 이용된다.

이 부분 응답 등화란, 신호중의 부호간 간섭량을 적당히 조작함으로써 유사적으로 다치의 판정을 실행하고, 그 대신에 신호 전력을 주파수에 대해 제한하는 방식을 말한다.

즉, 등화를 실행하고자 하는 신호와 이것을 지연한 신호를 중첩하는 것에 의해, 다치의 레벨을 나타나기 쉽게 하여, 이것을 비터비 복호기 등에서 확률 계산을 실행하는 것에 의해 복호를 실행하는 것이며, 이에 따라, 신호의 고역 성분을 사용하는 일 없이, 신호의 레벨을 검출하기 쉽게 하고 있다.

이러한 부분 응답 등화를 실행하는 종래의 등화기에서는, 예컨대 광 자기 기록 매체의 기록 비트의 단부에 상당하는 부분 혹은 수직 자화 방향의 반전부에 상당하는 부분의 재생 신호가 등화기에 입력된 경우에, 그것을 등화 목표 값으로 등화하는 특성을 갖는다. 이 때문에, 파형 진폭의 부호가 연속하는 부분에서는, 그 양단부를 제외하여, 등화 목표 값으로의 등화를 강제하는 것은 실행되지 않고, 재생 신호가 포함하고 있는 높은 주파수 성분을 불필요할 정도로 강조하는 것이 방지되기 때문에, 등화기의 입력 신호에 포함되는 노이즈가 등화기의 출력 신호로 전달하는 것을 억제할 수 있다.

또한, 재생 신호의 특성에 변동이 있는 경우에는, 등화기 특성을 적응 제어하면 등화기의 출력 신호의 SN 비를 유지할 수 있다.

이 등화기는 광 디스크의 재생 파형에 있어서, 부호 반전 구간에 대한 등화기 출력만을 등화기의 탭 계수의 제어를 실행하는 신호로서 사용하여, 등화 출력에 대해 부분 응답 등화로 되도록 탭 계수를 적응 제어하고 있다.

이러한 종래의 등화기 구성의 일례를 도 2에 도시한다.

도 2의 적응형 등화기는, 예컨대 일본 특허 공개 평성 제 8-153370 호 공보에 도시된 것이며, 재생 신호의 비트 단부 혹은 수직 자기 기록에 있어서의 자화 방향의 반전부에 상당하는 위치를 검출하고, 그 위치에서는 기정의 기준 진폭 {-1, 0, + l}으로의 등화를 실행한다. 그 이외의 위치에 상당하는 기준 진폭은 정하지 않는다.

이 등화기는 기준 진폭으로서 "-l", "0", “+1"의 3치를 갖는 것이다. 도 2에 있어서, (27)은 파형 등화해야 할 신호를 입력하기 위한 입력 단자, (12a, l2b, 12c)는 이 순서로 서로 직렬로 접속되어 각각의 입력 신호를 1 단위 시간 T씩 지연을 실행하는 지연 수단이며, 지연 수단(12a)은 입력 단자(27)로부터의 신호가 입력되는 것이다. 또한, (25a, 25b, 25c)는 각각 이 지연 수단(12a, l2b, 12c)의 출력 신호와 후술하는 스위치(24)의 출력 신호의 상관을 취하는 상관기(26a, 26b, 26c)는 각각 상관기(25a, 25b, 25c)의 출력 신호를 적분하는 적분기이다.

또한, (20)은 트랜스버셜형 등화 회로이며, 이 트랜스버셜형 등화 회로(20)에 있어서, (12d, 12e)는 이 순서로 서로 직렬로 접속되어 각각의 입력 신호를 1 단위 시간 T씩 지연을 실행하는 지연 수단이며, 지연 수단(12d)은 입력 단자(27)로부터의 신호가 입력되는 것이다. 또한, (16a, 16b, 16c)는 각각 적분기(26a, 26b, 26c)의 출력 신호를 제어 입력으로 하여 지연 수단(12d)의 입력 신호, 지연 수단(12d)의 출력 신호, 지연 수단(12e)의 출력 신호를 입력으로 하는 승산기로서의 버퍼, (14a)는 버퍼(l6a, 16b)의 출력 신호를 가산하는 가산기, (14b)는 가산기(14a) 및 버퍼(16c)의 출력 신호를 가산하는 가산기이다.

또한, (28)은 가산기(14b)의 출력 신호, 즉 이 적응형 등화기에 의해 파형 등화된 신호를 출력하기 위한 출력 단자, (21)은 출력 단자(28)의 신호 R을 3치 판정하기 위한 3치 판정 회로, (22)는 이 3치 판정 회로(21)의 출력 신호에 근거하여 기준 진폭을 갖는 신호 D를 발생하는 기준 진폭 발생 회로, (l7)은 이 기준 진폭 발생 회로(22)의 출력 신호 D로부터 출력 단자(28)의 신호 R을 감산하는 감산기, (29)는 이 감산기(17)로부터 출력된 오차 신호 E1을 l 단위 시간 T 분 지연을 실행하는 지연 수단, (24)는 이 지연 수단(29)의 출력을 절단하여, 오차 신호 E2를 생성하여 이것을 상관기(25a, 25b, 25c)에 출력하는 스위치, (23)은 3치 판정 회로(21)의 출력에 근거하여 스위치(24)를 제어하기 위한 선택 신호 S를 출력하는 오차 신호 선택 회로이다.

다음에 동작에 대해 설명한다. 트랜스버셜형 등화 회로(20)의 출력 신호 R로부터 3치 판정 회로(2l)에 의해서 3치 판정된 신호는 기준 진폭 발생 회로(22)에 의해서 기준 진폭을 갖는 3치 신호 D로 변환된다. 출력 신호 R은 3치 신호 D와 함께 감산기(17)에 입력되어, 출력 오차 신호 E1이 출력된다.

오차 신호 선택 회로(23)는 3치 판정 회로(21)의 출력 신호로부터 유효한 오차 신호가 출력되고 있는 타이밍을 추출하여, 선택 신호 S를 출력한다. 스위치(24)는 선택 신호 S에 의해서 동작하고, 유효한 오차 신호만을 참조 오차 신호 E2로서 상관기(25)에 보내도록 동작한다. 선택 신호 S가 액티브로 된 경우에는 스위치(24)가 폐성(閉成)하여, 상관기의 입력 E2는 E1과 동등하게 된다. 그 결과, 트랜스버셜형 등화 회로(20)의 탭 계수는 참조 오차 신호 E2와 입력 단자(27)로부터의 입력 신호의 상관에 의해서 적응 제어된다.

한편, 선택 신호 S가 비액티브의 경우에는 스위치(24)가 개방으로 되어, 각 상관기(25)에 입력되는 참조 오차 신호 E2가 "0"으로 되기 때문에 트랜스버셜형 등화 회로(20)에 있어서의 승산기(16)의 탭 계수의 값은 변화하지 않는다.

3치 판정 회로(21)의 출력 신호는 2개이고, 임시로 이들을 T1, T2로 한다.

3치 판정 회로(21)의 출력 신호 T1, T2는 그 입력 R의 레벨에 따라 T1, T2 모두 비액티브, T1만 액티브, 및 T1, T2 모두 액티브와 같은 3 상태를 취할 수 있다. 기준 진폭 발생 회로(22)는 3치 판정 회로의 출력 신호 T1, T2의 각 상태에 따라 기준이 되는 진폭으로 되는 3치 신호 D를 발생한다.

오차 신호 선택 회로(23)에서는, 오차 신호 E1을 참조 오차 신호 E2로서 사용하는지 여부가 판정된다. 3치 판정 회로(21)의 출력 신호 T1이 3회 이상 연속하고 비액티브로 되어 있는 경우, 혹은 3치 판정 회로(21)의 출력 신호 T2가 3회 이상 연속하여 액티브로 되어 있는 경우에는, 오차 신호 E1를 참조 오차로부터 제외하기 때문에 스위치(24)의 선택 신호 S가 비액티브로 된다.

이 구성에서는, 오차 신호 선택 회로(23)에 단위 시간 T의 시간 지연이 있기때문에, 도 2에 있어서 감산기(17)와 스위치(24) 사이에 지연 수단(29)이 필요하게 된다. 또한, 이에 따라, 상관기(25)에 입력되는 등화기 입력 신호의 지연량도 시간 T만큼 많아진다.

예로서, 고 기록 밀도화에 따른 재생 신호 진폭의 저하가 발생하고 있는 경우에서의 광 기록에 있어서, 기록 비트의 단부에 대해서만, 등화기 출력값과 PR(1, 1)(이것은 부분 응답 처리를 실행할 때에, 본래의 신호 및 이것을 1 단위 시간 지연한 신호에 대해 각각 "l"의 가중치 부여를 실행하는 것을 의미함)의 3개의 등화 목표 값 {-1, 0, + 1}중 어느 하나의 차의 2승이 최소로 되도록 등화기 특성을 적응 제어한 결과 얻어진 등화 특성을 고려한다.

이 경우, 등화기의 등화 목표 값은 3치이지만, 등화기 출력에는 등화 목표 값 이외에, 그것들보다도 큰 레벨로 또한 2개의 값이 나타나, 등화기 출력은 합계 5치의 등화 목표 값에 집중하여 분포한다.

또한, 별도의 예로서, 등화 목표 값을 {±1}로 정하고, 기록 비트의 단부에 대해서만 2치와의 차가 최소로 되도록 등화기 특성을 적응 제어한 경우에는, 등화기 출력에는 2치와는 별도로 또한 2개의 값이 집중적으로 나타나서, 기준 진폭은 4값으로 된다.

이와 같이, 재생 신호를 부분 응답 특성의 기준 진폭과는 반드시 동일하지 않은 5치 또는 4치의 기준 진폭에 등화시키기 때문에, 저차 부분 응답 방식을 이용하고는 있지만, 실제는 고차의 부분 응답 방식을 이용하고 있도록 등화를 실행하고 있다. 이 때문에, 일반적인 PR (1, l) 등화기에 비교해서 재생 신호의 고역 성분의 이득을 저하시키고 있다. 이러한 주파수 특성에 의해, 고 밀도 기록시에 있어서 저역에 치우친 재생 신호 전력을 효율적으로 추출하여, 고역의 노이즈를 강조하는 일 없이 제거하는 것이 가능해지기 때문에, 등화기 출력의 오류 레이트가 개선된다.

그리고, 그 후에 계속되는 등화기 출력을 입력 신호로 하는 비터비 복호기 등의 최대 복호기에서, 등화기 출력을 기준 진폭에 이용하여 슬라이스 레벨을 조작하는 방식에 의해, 오류 레이트의 향상을 도모하여, 기록 데이터를 복원한다.

그런데, 트랜스버셜 필터에 의한 등화는 본래 선형 왜곡의 제거를 목적으로고 하고 있기 때문에, 선형 왜곡만으로 구성되는 파형 왜곡은 트랜스버셜 필터에 의한 등화에 의해, 재생 신호로부터 효과적으로 제거된다. 그러나, 신호 파형에 따라서는, 파형 왜곡을 효과적으로 제거하기 어려운 경우가 존재한다.

예컨대, 도 6에 도시한 자기 기록의 재생 파형(60)과 같이, 재생 파형에 비대칭성, 소위 어시메트릭(asymetric)이 존재하는 것이 이것에 해당하며, 이러한 재생 파형에서는, 재생 파형의 상향 부분이 기록 비트(61)에 상당하고, 하향 부분이 비기록 비트에 상당한다. 이것을 자기 헤드로 재생하면, 기록 비트(61) 길이 및 기록 비트(61)의 간격이 큰 경우에는, 재생 신호의 파형이 포화 레벨에 도달하는 진폭 레벨인 데 대해, 기록 비트(61) 길이 및 기록 비트(61)의 간격이 작은 경우에는, 재생 신호 파형의 진폭 레벨이 포화 레벨(62)보다도 작은 값으로 되기 때문에, 기록 재생에 있어서 재생 신호가 비선형 왜곡을 발생한다.

또한, 도 7과 같이 고 밀도 기록에서의 광 디스크의 기록을 실행하는 경우에는, 레이저 광(70)에 의해 기록 비트(75)를 연속하여 형성한다. 그 때에, 기록 비트(75)내에서, 레이저 광(70)이 조사하는 시간이 긴 부분과 짧은 부분이 존재하기 때문에, 기록 비트(75)내의 영역이 균일한 레벨로 기록되지 않고, 이 때문에, 비트 영역내에서, 부분적으로 기록 신호 레벨의 크기에 얼룩이 발생한다.

이 기록 신호를 레이저 광(70)에 의해 재생하면, 기록 신호 레벨의 얼룩(74)의 부분에서 재생 파형에 비선형 왜곡을 갖는다. 이 비선형 왜곡을 갖는 파형에 포함되어 있는 비선형 왜곡 성분은 트랜스버셜 필터에 의한 등화에서는, 제거할 수 없다. 그 때문에, 파형 등화를 실행하면 등화가 잘 되지 않기 때문에, 오류 레이트가 증대한다.

이와 같이, 기록 재생 장치의 재생에서는, 상기한 이유로부터 기록 밀도가 높게 되면, 재생 신호가 비선형 왜곡을 발생하게 된다. 또한, 재생 신호에 노이즈가 가해지기 위해서, 진폭이 저하된 재생 신호로부터 기록 데이터의 레벨 판정을 하면 잘못된 결과를 발생하기 때문에, 오류 레이트가 현저히 증대한다.

일반적으로, 등화기는 신호 지연, 가산기, 승산기의 구성요소로 이루어져 있기 때문에, 비선형 왜곡을 갖는 신호에 대해 등화를 실행하는 경우에는, 그 비선형 왜곡 성분을 제거할 수 없고, 이 때문에, 비선형 특성에 의한 영향으로부터 등화기의 출력과 등화 목표 값의 오차가 변동하여 등화 능력이 저하하고, 등화 목표 값으로부터의 파형의 편차가 증가하게 되고, 신호 파형을 등화 목표 값으로 등화하는 것이 어렵다.

또한, 등화기에서, 고 밀도 기록 매체로부터의 재생 신호에 대해 부분 응답등화를 실행하면, 재생 신호의 고조파 성분을 강조하기 위해서, 재생 신호에 포함되어 있는 진폭이 낮은 고 대역 특성의 노이즈를 증폭시키게 되어, 등화 후의 신호를 열화시키게 되기 때문에, 등화기 출력의 신호가 잘못된 신호를 포함하게 될 우려가 있다.

또한, 종래의 부분 응답 등화를 실행하는 등화기는 고 밀도 기록시의 비선형 왜곡을 갖는 재생 신호에 대해, 저차 부분 응답 등화를 이용하여 등화를 실행하고 있지만, PR (1, 1)의 예에서는, 등화 목표 값으로서 "-1", "0", "+l"로 한 고정값이 사용되고 있기 때문에, 등화 목표 값을 파형 등화에 적합한 등화 목표 값으로 재설정하는 것이 곤란하므로, 재생 파형의 적응 등화를 보다 고정밀도로 실행하는 것은 어렵다.

본 발명은 상기한 바와 같은 종래의 문제점을 감안하여 이루어진 것으로, 그 목적은 정밀도가 높은 적응 등화를 실행하여, 오류 레이트의 향상을 도모할 수 있는 비선형 신호에 적합한 적응 등화 회로를 얻는 것에 있다.

발명의 개시

상기 과제를 해결하기 위해서, 본원의 청구 범위 제 1 항의 발명에 따른 적응 등화 회로에서는, 비선형 왜곡을 갖는 입력 신호에 대해 이것에 적응하는 고차 부분 응답 등화를 실행하는 선형 등화 수단과, 상기 선형 등화 수단의 출력 신호를 입력 신호로 하여, 상기 입력 신호의 비선형 왜곡에 영향받지 않고 등화를 실행하기 위한 등화 목표 값을 추정하는 가판정 회로와, 상기 가판정 회로로부터 얻어지는 등화 목표 값의 가판정값과 상기 선형 등화 수단의 출력 신호의 오차를 검출하는 오차 검출 회로와, 상기 가판정 회로로부터 얻어지는 가판정값과 상기 입력 신호의 오차를 검출하는 입력 왜곡 검출 회로와, 상기 오차 검출 회로로부터 출력되는 오차를 감시하는 출력 왜곡 검출 회로와, 상기 오차 검출 회로, 상기 입력 왜곡 검출 회로, 상기 출력 왜곡 검출 회로의 각각으로부터 검출된 신호를 기초로 등화 오차가 최소로 되도록 상기 가판정 회로의 등화 목표 값을 제어하는 등화 목표 제어 수단과, 상기 오차 검출 회로에 의해 검출된 오차에 근거하여 상기 선형 등화 수단의 탭 계수를 제어하는 탭 계수 제어 회로를 구비하며, 비선형 왜곡을 갖는 입력 신호에 대해 등화를 실행하는 것을 특징으로 하는 것이다.

이에 따라, 고차 부분 응답 등화에 있어서, 등화 전의 신호와 등화 후의 신호가 갖는 비선형 왜곡을 정량적으로 관측하고, 그 값을 기초로 등화 오차가 최소로 되는 등화 목표 값을 자동적으로 설정하는 것에 의해, 비선형 왜곡을 갖는 입력 신호에 적응한 부분 응답 등화를 실행할 수 있고, 비선형 왜곡을 갖는 재생 신호에 대해서도 선형 등화 시스템인 트랜스버셜 필터에 의해 정밀하게 등화를 실행하는 것이 가능하고, 오류 레이트의 향상에 기여할 수 있는 효과가 있다.

또한, 본원의 청구 범위 제 2 항의 발명에 관한 적응 등화 회로는 청구 범위 제 1 항 기재의 적응 등화 회로에 있어서, 상기 가판정 회로는 상기 선형 등화 수단의 출력 신호에 대해 "0", 또는 "1"의 2치 판정을 실행하는 2치 판정 회로와, 상기 2치 판정 회로에 의해 얻어진 신호로부터 고차 부분 응답 방식형에 의한 가산에 의해 계산을 실행하는 것에 의해, 등화 목표 값이 몇 개 존재하는지를 미리 구하는가산 회로와, 상기 가산 회로에 의해 얻어진 신호에 기초하여, 미리 준비된 등화 목표 값으로부터 적당한 등화 목표 값을 선택하는 등화 목표 값 선택 회로를 구비한 것을 특징으로 하는 것이다.

이에 따라, 미리 등화 목표 값이 5치로 되는 것을 알 수 있고, 이에 따라, 적응 등화 제어를 실행하며, 또한 등화 목표 값이 갱신되어 가는 값에 대해서도 마찬가지로, 등화 목표 값의 선택을 실행하는 것이 가능해지고, 비선형 왜곡을 갖는 입력 신호에 영향받는 일없이, 등화를 실행하기 위한 등화 목표 값을 추정하는 것이 가능해지는 효과가 있다.

또한, 본원의 청구 범위 제 3 항의 발명에 관한 적응 등화 회로는 청구 범위 제 1 항 기재의 적응 등화 회로에 있어서, 상기 등화 목표 제어 수단은 등화 오차가 최소로 되는 등화 목표 값을 제어할 때에, 복수의 등화 목표 값을 동시에 갱신하거나, 혹은 등화 목표 값을 하나 걸러서 갱신하는 것을 특징으로 하는 것이다.

이에 따라, 입력 신호에 비선형 왜곡이 포함되어 있더라도 이것에 영향받는 일없이, 등화 오차가 최소로 되도록 등화 목표 값을 제어하는 것이 가능해지는 효과가 있다.

본 발명은 디지탈 회로에 의해 실현된 적응 등화 회로에 관한 것으로, 특히, 비선형 신호를 등화하는 데 적합하고, 고밀도로 기록이 이루어진 기록 매체로부터 신호를 재생할 때에, 비선형 왜곡을 갖는 재생 신호의 등화 오차가 최소로 되도록 고차 부분 응답 등화를 실행하여, 재생 신호의 특성을 향상시키도록 한 것에 관한 것이다.

도 1은 본 발명의 실시예 1에 있어서의 비선형 왜곡을 갖는 적응 등화 회로의 구성을 설명하는 블럭도,

도 2는 종래의 적응 등화 회로의 구성을 설명하는 블럭도,

도 3은 본 발명의 실시예 1에 있어서의 가판정 회로의 구성을 설명하는 블럭도,

도 4는 본 발명의 실시예 1에 있어서의 오차 검출 회로의 구성을 설명하는 도면,

도 5는 본 발명의 실시예 1에 있어서의 출력 왜곡 검출 회로의 구성을 설명하는 도면.

도 6은 자기 기록 재생시의 비선형 왜곡의 발생 원인을 설명하는 도면,

도 7은 광 기록 재생시의 비선형 왜곡의 발생 원인을 설명하는 도면,

도 8은 본 발명의 실시예 1에 있어서의 등화 목표 제어 수단의 동작을 플로우차트로서 설명하는 도면,

도 9는 본 발명의 실시예 1에 있어서의 상관기 및 탭 계수 제어 수단을 설명하는 도면이다.

발명을 실시하기 위한 최선의 형태

(실시예 l)

이 실시예 1은, 고 기록 밀도에서의 비선형 왜곡을 갖는 신호에 적응한 고차 부분 응답 등화를 이용하는 것에 의해, 정밀도가 높은 적응 등화를 실행하여, 오류 레이트의 향상을 도모할 수 있는 비선형 신호에 적합한 적응 등화 회로를 디지탈 회로에 의해 실현한 것이다.

도 1은 본 발명의 실시예 1에 따른 비선형 신호에 적응한 적응 등화 회로를도시하는 것이다. 도 1에 있어서, (l1)은 파형 등화해야 할 아날로그 신호를 입력하기 위한 입력 단자, (1)은 이 입력 단자(1)로부터의 아날로그 신호를 디지탈 신호로 변환하는 A/D 컨버터, (2)는 이 A/D 컨버터(11)의 출력 신호에 근거하여 재생 클럭을 발생하여 이것을 A/D 컨버터(1)에 공급하는 위상 동기 수단, (3)은 A/D 컨버터(1)의 출력 신호를 입력 신호로 하는 선형 등화 수단으로서의 트랜스버셜 필터 이며, 소위 FIR(Finite Impulse Response)형의 필터 구성을 갖는 것이다. 이 트랜스버셜 필터(3)에 있어서, (120a 내지 l20f)는 이 순서로 서로 직렬로 접속되어 각각의 입력 신호를 1 단위 시간 T씩 지연을 실행하는 지연 수단이며, 지연 수단(l20a)은 트랜스버셜 필터(3)의 입력 신호가 입력되는 것이다. 또한, (130a 내지 l30f 및 130g)는 각각 지연 수단(120a 내지 120f)의 입력 신호 및 지연 수단(120f)의 출력 신호를 한쪽 입력 신호로 하는 승산기, (l40a)는 승산기(130a 및 130b)의 출력 신호를 가산하는 가산기, (140b 내지 140f)는 각각 가산기(140a 내지 l40e)의 출력 신호 및 승산기(130c 내지 130g)의 출력 신호를 가산하는 가산기이다.

또한, (15)는 트랜스버셜 필터(3)의 출력 신호를 본 적응 등화 회로의 출력 신호로서 출력하기 위한 출력 단자, (4)는 본 적응 등화 회로의 출력 신호를 입력으로 하여, 비선형 왜곡을 갖는 입력 신호에 영향받지 않고, 등화를 실행하기 위한 등화 목표 값을 추정하는 가판정 회로, (5)는 가판정 회로(4)의 출력 신호와 상기 입력 신호의 오차를 구하는 오차 검출 회로, (7)은 가판정 회로(4)로부터 얻어지는 가판정값과 A/D 컨버터(l)의 출력 신호의 오차를 검출하는 입력 왜곡 검출 회로,(6)은 상기 오차 검출 회로(5)가 출력되는 오차를 감시하는 출력 왜곡 검출 회로, (8)은 오차 검출 회로(5), 입력 왜곡 검출 회로(7), 출력 왜곡 검출 회로(6)의 각각으로부터 검출된 신호를 기초로 오차(등화 오차)가 최소로 되도록 등화 목표 값을 제어하는 등화 목표 제어 수단, (9)는 오차 검출 회로(5)로부터의 오차 신호 및 지연 수단(120a 내지 120f)의 각 단의 입력 신호와 출력 신호의 상관을 취하는 상관기, (10)은 이 상관기(9)의 출력 신호에 근거하여 탭 계수를 제어해야 하는 승산기(120a 내지 120g)의 다른쪽 입력에 탭 계수를 출력하는 탭 계수 제어 수단이다.

다음에 동작에 대해 설명한다. 이 실시예 1에 따른 적응 등화 회로는 A/D 컨버터(1)에 의해 입력 신호를 디지탈 신호로 변환하여 트랜스버셜 필터(3)에 입력하고, 이 트랜스버셜 필터(3)에 의해 PR (3, 4, 4, 3) 방식이라는 고차 부분 응답방식에 의해 등화 처리를 실행하며, 그 등화 출력을 가판정 회로(4)에 입력하는 것에 의해, 본래 5치로서 판별되어야 할 포인트가 존재하는 부분을 검출하여, 입력 신호가 어떠한 레벨로 입력될지가 미리 판명하지 않는 것에 대처한다. 그리고, 오차 검출 회로(5)는 트랜스버셜 필터(3)의 출력과 이것이 본래 가져야 되는 값의 오차를 검출한다.

그리고, 입력 왜곡 검출 회로(7)는 가판정 회로(4)가 출력하는 등화 목표 값과, 지연 수단(120a 내지 120c)에 의해 지연된 트랜스버셜 필터(3)의 입력 신호를 입력하고, 등화 처리를 실행하기 전의 데이터를 이용하여 입력 왜곡을 검출한다. 또한, 출력 왜곡 검출 회로(6)는 가판정 회로(4)가 출력하는 등화 목표 값과, 오차 검출 회로(5)가 출력하는 오차를 입력하여, 등화 처리를 실행한 후의 데이터를 이용하여 출력 왜곡을 검출한다. 등화 목표 제어 수단(8)은 오차 검출 회로(5)의 출력, 출력 왜곡 검출 회로(6)의 출력 및 입력 왜곡 검출 회로(7)의 출력을 입력하고, 왜곡 데이터를 수취하면 이것에 근거하여 가판정 회로(4)의 등화 목표 값을 자동적으로 제어한다. 한편, 상관기(9)는 오차 검출 회로(5)의 출력과 트랜스버셜 필터(3)의 각 탭의 출력, 즉, 트랜스버셜 필터(3)의 입력 신호 및 각 지연 수단(l20a 내지 120f)의 출력 신호를 승산하여, 이들의 상관을 구한다. 그리고, 탭 계수 제어 수단(10)은 이 상관기(9)의 출력 신호에 근거하여 트랜스버셜 필터(3)의 승산기(130a 내지 l30g)의 다른쪽 입력에 대해 탭 계수를 출력한다. 이에 따라, 최소 2승 오차의 알고리즘에 근거하여, 등화 오차가 최소로 되도록 탭 계수를 제어한다.

이와 같이, 고차 부분 응답을 실행할 때에 입력 신호가 갖는 비대칭성을 검출하여 적응 등화 제어를 실행하는 것에 의해, 오차를 항상 알맞게 억제할 수 있어, 재생 파형의 적응 등화를 보다 고정밀도로 실행하는 것이 가능해지는 것이다.

이하에서는, 각 부의 동작을 상술한다.

우선, 고밀도 기록으로 기록 재생된 재생 신호는 입력 단자(11)로부터 입력되고, 위상 동기 수단(2)에 의해 생성되는 재생 클럭을 이용하여, 아날로그 신호를 디지탈로 변환하는 A/D 컨버터(1)에 의해 표본화되어, 트랜스버셜 필터(3)에 출력된다.

트랜스버셜 필터(3)는 이것에 포함되는 승산기(130a 내지 130g)에 탭 계수의 초기값으로서 미리 7개의 필터의 계수값을 설정하는 것에 의해 등화 처리를 실행한다.

트랜스버셜 필터(3)의 탭 계수는, 처음에는 부분 응답 등화에 적응한 계수의 초기값에 의해 등화가 실행되지만, 적응 회로 전체에 초기값에 의한 등화가 실행되고, 모든 회로의 출력으로 불확정값이 없어진 후, 초기값 대신에 탭 계수가 새롭게 갱신되어 가는 것에 의해 적응 등화 제어를 실행한다.

트랜스버셜 필터(3)의 출력 신호로부터 등화 목표 값을 검출하는 가판정 회로(4)는 고정의 등화 목표 값을 선택하는 신호를 얻기 위해서, PR 방식을 이용하여 2치 신호를 계산하고, 얻어지는 신호에 의해 최초에 초기값으로서 설정되어 있는 5치의 비대칭 진폭 레벨 값으로부터 적응 등화 제어에 의해 갱신되어 가는 등화 목표 값을 선택하여 간다.

이 가판정 회로(4)는 도 3에 도시하는 바와 같이, 2치 판정 회로(30), PR 방식형에 의해 결정되는 가산 회로(31), 및 등화 목표 값 선택 회로(32)로 구성되고, 입력 단자(3a)에는 트랜스버셜 필터(3)의 출력 신호가 입력되며, 등화 목표 값 선택 회로(32)의 레지스터 A34 내지 E38에는 등화 목표 제어 수단(8)으로부터의 출력이 저장된다. 또한, 출력 단자(3b)에서는 가판정 회로(4)에서 가판정된 등화 목표 값이 출력된다.

이 2치 판정 회로(30)에 있어서, (121)는 본 2치 판정 회로(30)의 입력 단자(3a)로부터의 입력 신호를 1 단위 시간 지연하는 지연 수단, (141)은 이 지연 수단(121)의 출력 신호와 입력 단자(3a)로부터의 입력 신호를 가산하는 가산기, (33l)은 가산기(l41)의 출력 신호의 MSB만을 입력으로 하여 이것을 반전해서 가산회로(31)에 출력하는 인버터이다.

또한, 가산 회로(3l)에 있어서, (122 내지 124)는 이 순서로 서로 직렬로 접속되어 각각의 입력 신호를 1 단위 시간씩 지연하는 지연 수단이며, 지연 수단(122)은 2치 판정 회로(30)의 출력 신호를 입력으로 하는 것이다. 또한, (l42)는 지연 수단(122)의 입력 신호와 출력 신호를 가산하는 가산기, (143)는 지연 수단(124)의 입력 신호와 출력 신호를 가산하는 가산기, (144)는 가산기(142)의 출력 신호 및 (143)의 출력 신호를 가산하여 그 출력 신호를 등화 목표 값 선택 회로(32)에 출력하는 가산기이다.

또한, 등화 목표 값 선택 회로(32)에 있어서, (34 내지 38)은 각각 레지스터 A 내지 레지스터 E, (39)는 가산 회로(31)의 출력 신호, 레지스터 A34 내지 레지스터 E38의 출력 신호중 어느 하나를 선택하는 선택기이다.

2치 판정 회로(30)에서는, 도 3과 같이, 입력 단자(3a)로부터의 입력 신호와 이 신호의 지연 수단(1 지연 연산자)(121)의 출력 신호의 합((1+T) 연산)을 가산기 (l41)에서 구하고, 얻어진 신호의 최고위(MSB)만을 이용하여 그 극성이 정(正) 또는 부(負)의 어느 쪽이 되는지의 판정을 실행한다. 이 때 그 극성이 정이면 "1",부이면 "0"이 되도록 인버터(331)에서 극성의 판정 신호를 반전시켜, 입력 신호의 2치 판정 결과를 구한다.

이렇게 하여 얻어진 2치 판정 신호는 PR 방식형에 의해 결정되는 가산 회로(31)에서, 비선형 왜곡에 적응하는 고차의 PR (3, 4, 4, 3) 방식형을 이용하여 계산된다. 또 이 PR (3, 4, 4, 3)은 부분 응답 처리를 실행할 때에, 본래의 신호및 이것을 1 단위 시간, 2 단위 시간, 3 단위 시간 지연한 것에 대해 각각 "3", "4", "4", "3"의 가중치 부여를 실행하는 것을 나타내는 것이다.

종래의 PR (1, 1)의 등화기에서는, 출력 신호의 아이 패턴의 개방에 있어서, 등화 목표 값이 "-1.5", "-1", "0", "+1", "+1.5"로 되어 있기 때문에, 아이 패턴의 최대 진폭과 레벨에 대해 이웃하는 진폭의 레벨 차가 그 외의 이웃하는 진폭간의 레벨 차에 비교해서 좁게 되어 있기 때문에, 본 실시예 1과 같이, 가판정 회로(4)를 이용하여 적응 등화 회로에서의 고차의 부분 응답 등화를 실행하는 쪽이 이웃하는 진폭간의 레벨이 균일하기 때문에, 종래의 등화기에 비교해서 노이즈에 의한 영향을 받기 어렵다.

즉, 가산 회로(31)의 입력 신호과 이 신호의 지연 수단(1 지연 연산자)(122)의 출력 신호의 합((1 + T) 연산)을 가산기(142)에서 구하고, 또한 지연 수단(1 지연 연산자)(122)의 출력 신호를 지연 수단(1 지연 연산자)(123)에 의해 지연시킨 신호 2T와 이것을 또한 지연 수단(1 지연 연산자)(l24)에 의해 지연시킨 신호 3T의 합((2T + 3T) 연산)을 가산기(l43)에서 구하고, 이들 가산기(l42, 143)의 출력 신호의 합((1 + T) +(2T + 3T) 연산)을 가산기(144)에서 구한다.

그리고, 이와 같이 얻어진 신호로부터, 등화 목표 값 선택 회로(32)에서 3차 부분 응답 방식형에 의한 가산의 계산을 실행함으로써 미리 등화 목표 값이 5치로 되는 것을 알 수 있고, 얻어진 신호로부터 선택기(39)에 의해 미리 초기값으로서 레지스터 A34 내지 레지스터 E38에 저장되어 있는 5치의 등화 목표 값으로부터 등화 목표 값의 선택을 실행하고, 이에 따라, 적응 등화 제어를 실행하며, 또한 등화목표 값이 갱신되어 가는 값에 대해서도 마찬가지로, 등화 목표 값의 선택을 실행하여 간다.

도 1의 오차 검출 회로(5)는 도 4에 도시하는 바와 같이 입력 단자(41)로부터 입력되는 트랜스버셜 필터(3)의 출력 신호와 신호를 지연하는 지연 수단(40), 및 입력 단자(42)로부터 입력되는 가판정 회로(4)의 출력 신호로부터 지연 수단(40)의 출력 신호를 감산하는 감산기(17)로 구성되어 있다.

이 오차 검출 회로(5)는 가판정 회로(4)의 출력 신호와 트랜스버셜 필터(3)의 출력 신호의 오차를 검출하기 위해서, 감산기(17)에서 감산을 실행하는 것에 의해, 등화 목표 값과의 오차(등화 오차)를 얻는다. 이 때, 트랜스버셜 필터(3)의 출력 신호와 가판정 회로(4)의 출력 신호 사이에 타이밍의 어긋남이 발생하기 때문에, 이 어긋남에 상당하는 분만큼 트랜스버셜 필터(3)의 출력 신호를 지연시킨다.

입력 왜곡 검출 회로(7)는 도 4의 오차 검출 회로(5)와 마찬가지의 구성이며, 가판정 회로(4)의 출력 신호와 A/D 컨버터(1)의 출력 신호의 오차를 검출하기 위해서, 감산기(17)에서 감산을 실행하는 것에 의해 이 오차를 얻는다. 즉, 그 입력 단자(41)에 상당하는 입력 단자에는, 지연 수단(120a 내지 l20c)을 거쳐서 A/D 컨버터(1)의 출력 신호가, 또한, 입력 단자(42)에 상당하는 입력 단자에는, 가판정 회로(4)의 출력이 각각 입력된다.

출력 왜곡 검출 회로(6)는 도 5에 도시하는 바와 같이, 입력 단자(5a)를 거쳐서 입력되는 등화 오차 신호를 적분하는 적분기(50), 5치인 등화 목표 값으로부터 각 레벨에 대해 목표 값을 선택하는 신호가 입력 단자(5b)를 거쳐서 입력되는멀티플렉서(51), 멀티플렉서(51)의 출력을 카운트하는 카운터(52), 카운터(52)의 출력을 레벨 판정하는 레벨 판정기(53), 적분기(50)의 출력이 입력되는 레지스터 A54 내지 레지스터 E58로 구성된다.

등화 목표 값 선택 회로(32)에 있어서, 5치인 등화 목표 값으로부터 각 레벨에 대해 목표 값을 선택하는 신호가 출력 왜곡 검출 회로(6)의 입력 단자(5b)를 거쳐, 멀티플렉서(51)에 입력된다.

이 신호에 의해, 5치인 어느 레벨에 대해 적분할 지가 결정되고, 카운터(52)가 미리 인가되고 있는 카운트 수가 될 때까지, 정해진 레벨에서의 오차의 합계를 요구할 지가 결정된다. 그와 동시에 적분기(50)가 "0"으로 리세트되고, 오차 검출 회로(5)로부터의 출력 신호인 등화 오차가 입력 단자(5a)를 거쳐, 적분기(50)에 입력되어, 카운터(52)에 의한 시간내에서 등화 오차가 가산된다. 그리고, 카운터(52)가 미리 인가되고 있는 값에 도달하면, 레벨 판정기(53)에 있어서, 5치인 레벨로부터 다음 레벨의 선택을 실행하고, 레지스터 A54 내지 레지스터 E58에 합계의 오차가 저장되어, 이전에 서술한 것과 동일한 동작을 반복하여 간다.

카운터(52)는 5치의 레벨중, 어느 레벨을 가산할지가 정해진 레벨이 몇 번 있는 지를 카운트하고, 또한, 레벨 판정기(53)에서, 카운트하는 동안에 어느 레벨만을 카운트할 지를 제어하는 기능도 구비하고 있다.

상술한 것을, 예를 들어 설명하면, 등화 목표 값 선택 회로(32)의 등화 목표 값을 선택하는 신호에 의해, 레벨 A가 선택되면, 레벨 A의 등화 오차를 적분해 가고 카운터(52)에서 설정되어 있는 회수가 되면, 가산이 종료하여, 적분기(50)가 리세트되고, 레지스터(54)에 합계의 오차량이 저장된다. 그리고, 다음 레벨인 레벨 B가 선택되면, 카운터(52)가 0으로부터 카운트를 개시하여, 레벨 B의 오차량을 적분하는 경우에, 차례차례 있는 레벨에 대해 합계의 오차량을 적분하여 가며, 레벨 A 내지 E까지 종료하면, 또한, 레벨 A 내지 E까지 가산하여 레지스터에 저장되는 바와 같이 해서, 레지스터 각각의 레벨에 대해, 레지스터 A54 내지 레지스터 E58에 적분기(50)에서 가산된 합계의 오차가 갱신되어 간다.

이와 같이, 출력 왜곡 검출 회로(6)에 있어서는, 카운터에서 적분의 제어를 실행하고 있기 때문에, 적분되어 있는 회수가 통일되고, 이 때문에 합계의 등화 오차량을 볼 때에, 5치의 레벨에서 어느 레벨이 오차량이 많은 지를 정확하게 구할 수 있다. 또한, 선택된 레벨보다 입력되는 레벨의 값이 많기 때문에, 조속하게 카운트 수가 증가하여, 조속하게 계산이 종료하므로 효율이 좋다. 입력 왜곡 검출 회로(7)로부터의 출력 신호와, 출력 왜곡 검출 회로(6)로부터의 출력 신호와, 도 5의 출력 왜곡 검출 회로(6)의 레지스터 A54 내지 레지스터 E58에 저장된 신호를 입력으로 하는 등화 목표 제어 수단(8)에서는, 출력 왜곡 검출 회로(6)의 레지스터 A54 내지 레지스터 E58에 저장된 신호에 근거하여, 보정을 실행한다.

그 때, 참고로 되는 것이 입력 왜곡 검출 회로(7)로부터의 출력 신호와, 출력 왜곡 검출 회로(6)로부터의 출력 신호이며, 이 2개의 신호의 판정을 실행하는 것에 의해 등화 목표 값을 보정함으로써, 등화 목표 값의 제어를 실행하는 의해 도 3의 가판정 회로(4)에서의 레지스터 A34 내지 레지스터 E38 각각에 대해 오차가 최소로 되는 새로운 등화 목표 값으로 갱신한 값을 부여한다.

도 8은 이 등화 목표 값을 보정하는 등화 목표 제어 수단의 동작을 도시하는 플로우차트이며, 단계 S8l에서, 입력 왜곡 검출 회로(7)에서 검출한 입력 왜곡의 값을 판독한다. 다음에, 단계 S82에서, 이 입력 왜곡에 대해 레벨 a 내지 레벨 e의 순서로 짧은 주기로 평균화를 실행하는 것에 의해, 등화 목표 값의 레벨을 예측한다. 이 레벨 a 내지 레벨 e는 "3", "4", "4", "3"으로 되는 간격으로 설정되는 5치의 등화 목표 값으로 되는 값이며, 레벨의 상위로부터 순서대로 레벨 a 내지 레벨 e를 할당하고 있다. 그리고, 단계 S83에서 이 레벨 a 내지 레벨 e의 초기값 레벨을 구하고, 이들을 도 3의 등화 목표 값 선택 회로(32)의 레지스터 A 내지 레지스터 E에 저장하여 그 초기값으로 한다. 다음에, 단계 S84에 의해 출력 왜곡 검출 회로의 출력 신호를 판독하고, 단계 S85에서, 초기값 레벨을 기준 값 레벨로 하여, 레벨 a 내지 레벨 e에서 각각의 레벨의 미조정을 실행한다. 그리고, 단계 S86에서, 오차 검출 회로의 출력 신호를 판독하고, 단계 S87에서, 레벨 a 내지 레벨 e에서 오차 검출 회로의 각각의 출력 신호가 최소로 되는 레벨이 구해질 때까지, 단계 S85 내지 단계 S87의 처리를 반복한다. 이들 처리에 의해, 가판정 회로에 의해 구한 가판정값을 보정하는 등화 목표 값을 구할 수 있다.

그리고, 탭 계수의 갱신에서는, 종래와 마찬가지로 상관기와 적분기와 지연 수단을 이용하여 구성되는 탭 계수가 "7"인 탭 계수 제어 수단(10)에 의해 등화 목표 값과의 오차와 트랜스버셜 필터(3)의 기준 출력 신호의 상관을 상관기(9)를 이용하여 탭 계수를 계산하고, 탭 계수의 갱신을 실행한다.

즉, 도 9에 도시하는 바와 같이 상관기(9)에 있어서, 승산기(91a 내지 91g)는 오차 신호와 지연 수단(90a 내지 90g)을 거쳐서 순차적으로 지연하고 있는 탭으로부터의 입력 신호를 입력하여 이들을 승산하는 것에 의해 그 상관을 구하고, 탭 계수 제어 수단(1O)에서, 버퍼(1OOa 내지 1OOg)는 상관값을 그 이득에 의해 정수배하여, 가산기(1Ola 내지 lOlg)는 자신의 출력을 입력에 귀환하는 것에 의해 입력을 적분하고, 평균화 회로(102a 내지 l02g)는 가산기(10la 내지 1Olg)의 출력을 샘플 수로 제산하는 것에 의해 그 평균화를 실행한다.

이 평균화는 버퍼(1OOa 내지 lOOg)의 이득을 크게 하는 것에 의해 거칠게 평균화되고, 이득을 작게 하는 것에 의해 원활하게 평균화되어, 트랜스버셜 필터의 각 승산기에 입력된다.

그리고, 트랜스버셜 필터(3)의 승산기(l30)에서, 탭 계수와 A/D 컨버터(l)의 출력 신호의 승산을 실행하는 것에 의해, 등화 오차가 최소로 되도록 적응 등화를 실행한다. 적응 등화 회로의 계(係) 전체에서의 피드백 제어에 있어서, 탭 계수를 제어하는 계수 제어 수단(10)에서, 탭 계수의 갱신이 수시 실행되고, 등화 오차가 최소로 되면 각 탭 계수가 일정한 값을 취하게 되어, 트랜스버셜 필터(3)의 등화 출력 신호는 마지막에 5치의 진폭 레벨로 분리된다.

즉, 본 실시예 1에 의한 적응 등화 회로는 비선형 왜곡을 갖는 재생 신호를 등화하는 등화 목표 값이 5치인 정, 또는 부의 비대칭 진폭 레벨값에 고차 부분 응답 등화를 실행하는 것을 특징으로 하고 있고, 본 적응 등화 회로의 후단에 최대 복호기를 접속하는 것에 의해, 보다 오류 레이트를 향상시켜, 기록 데이터를 재생할 수 있다. 또한, 본 적응 등화 회로는 탭 계수가 7개로 구성되어 있고, 등화 출력에 대해 고차 부분 응답 등화로 되도록 탭 계수를 적응 제어하고 있다.

또, 이상의 설명에서는, 각종 수단을 한정적으로 설명하였지만, 당업자의 설계 가능한 범위에 있어서, 적절하게 많은 변경을 이것에 실시하는 것도 가능하다.

이와 같이, 본 실시예 1에 의한 적응 등화 회로에 의하면, 비선형 왜곡을 갖는 입력 신호에 대해 트랜스버셜 필터에 의해 고차 부분 응답 등화를 실행하고, 가판정 회로에 의해 이 등화 목표 값을 추정하며, 오차 검출 회로에 의해 이 가판정 회로에 의한 등화 목표 값의 가판정값과 트랜스버셜 필터의 출력 신호의 오차를 검출하고, 입력 왜곡 검출 회로에 의해 트랜스버셜 필터내에서 입력 신호를 지연한 신호와 가판정값의 오차를 검출하는 것에 의해 입력 왜곡을 검출하며, 출력 왜곡 검출 회로에 의해 오차 검출 회로에 의해서 검출된 오차와 가판정값의 오차를 감시하는 것에 의해 출력 왜곡을 검출하고, 등화 목표 검출 수단에 의해 오차 검출 회로, 출력 왜곡 검출 회로, 입력 왜곡 검출 회로의 출력에 근거하여 등화 오차가 최소로 되도록 등화 목표 값을 제어하며, 상관기에 의해 트랜스버셜 필터의 탭 출력과 오차 검출 회로에서 검출된 오차를 승산하여 이들 상관을 취하고, 탭 계수 제어 회로에 의해, 상관기에 의해 검출된 상관에 근거하여 트랜스버셜 필터의 탭 계수를 제어하도록 하였기 때문에, DVD 등의 고 기록 밀도로 기록된 매체로부터 재생된 비선형 왜곡을 갖는 입력 신호에 대해 등화 오차가 최소로 되도록 고차 부분 응답 등화를 실행할 수 있어, 입력 신호가 비대칭이더라도 오차가 최소로 되도록 등화를 하는 것이 가능해진다.

이상과 같이, 청구 범위 제 1 항의 발명에 관한 적응 등화 회로는 광 디스크, 특히 DVD 등의 고 밀도로 기록이 이루어진 기록 매체로부터 비선형 왜곡을 갖는 신호를 재생할 때에, 재생 신호를 정밀하게 등화하는 데 적합하다.

또한, 청구 범위 제 2 항의 발명에 관한 적응 등화 회로는 비선형 왜곡을 갖는 신호에 영향받는 일없이, 등화를 실행하기 위한 등화 목표 값을 추정하는 데 적합하다.

또한, 청구 범위 제 3 항의 발명에 관한 적응 등화 회로는 비선형 왜곡을 갖는 신호에 영향받는 일없이, 등화를 실행하기 위한 등화 목표 값을 추정하는 데 적합하다.

Claims

비선형 왜곡을 갖는 입력 신호에 대해 이것에 적응하는 고차 부분 응답 등화를 실행하는 선형 등화 수단과,

상기 선형 등화 수단의 출력 신호를 입력 신호로 하여, 상기 입력 신호의 비선형 왜곡에 영향받지 않고 등화를 실행하기 위한 등화 목표 값을 추정하는 가판정 회로와,

상기 가판정 회로로부터 얻어지는 등화 목표 값의 가판정값과 상기 선형 등화 수단의 출력 신호의 오차를 검출하는 오차 검출 회로와,

상기 가판정 회로로부터 얻어지는 가판정값과 상기 입력 신호의 오차를 검출하는 입력 왜곡 검출 회로와,

상기 오차 검출 회로로부터 출력되는 오차를 감시하는 출력 왜곡 검출 회로와,

상기 오차 검출 회로, 상기 입력 왜곡 검출 회로, 상기 출력 왜곡 검출 회로의 각각으로부터 검출된 신호를 기초로 등화 오차가 최소로 되도록 상기 가판정 회로의 등화 목표 값을 제어하는 등화 목표 제어 수단과,

상기 오차 검출 회로에 의해 검출된 오차에 근거하여 상기 선형 등화 수단의 탭 계수를 제어하는 탭 계수 제어 회로를 포함하며,

비선형 왜곡을 갖는 입력 신호에 대해 등화를 실행하는 것을 특징으로 하는 적응 등화 회로.
제 l 항에 있어서,

상기 가판정 회로는,

상기 선형 등화 수단의 출력 신호에 대해 "0", 또는 "1"의 2치 판정을 실행하는 2치 판정 회로와,

상기 2치 판정 회로에 의해 얻어진 신호로부터, 고차 부분 응답 방식형에 의해 가산에 의한 계산을 실행하는 것에 의해, 등화 목표 값이 몇 개 존재하는지를 미리 구하는 가산 회로와,

상기 가산 회로에 의해 얻어진 신호에 기초하여, 미리 준비된 등화 목표 값으로부터 적당한 등화 목표 값을 선택하는 등화 목표 값 선택 회로를 포함하는 것을 특징으로 하는 적응 등화 회로.
제 1 항에 있어서,

상기 등화 목표 제어 수단은, 등화 오차가 최소로 되는 등화 목표 값을 제어할 때에, 복수의 등화 목표 값을 동시에 갱신하거나, 혹은 등화 목표 값을 하나 걸러서 갱신하는 것을 특징으로 하는 적응 등화 회로.