KR100354600B1 - 반도체 기판의 처리 방법 - Google Patents

반도체 기판의 처리 방법 Download PDF

Info

Publication number
KR100354600B1
KR100354600B1 KR1019990050530A KR19990050530A KR100354600B1 KR 100354600 B1 KR100354600 B1 KR 100354600B1 KR 1019990050530 A KR1019990050530 A KR 1019990050530A KR 19990050530 A KR19990050530 A KR 19990050530A KR 100354600 B1 KR100354600 B1 KR 100354600B1
Authority
KR
South Korea
Prior art keywords
substrate
deionized water
acid
contacting
solution
Prior art date
Application number
KR1019990050530A
Other languages
English (en)
Other versions
KR20000047644A (ko
Inventor
아른트러쎌에이치
게일글렌왈톤
케른프레더릭윌리암
마덴카렌피
오코른-슈미트하랄드에프
오이멧조지프란시스쥬니어
살가도다리오
우트리치랸왜인
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR20000047644A publication Critical patent/KR20000047644A/ko
Application granted granted Critical
Publication of KR100354600B1 publication Critical patent/KR100354600B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02043Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052Wet cleaning only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02019Chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

본 발명은 산성 물질을 함유하는 탈이온수 용액을 반도체 기판에 접촉시키는 방법에 관한 것이다.

Description

반도체 기판의 처리 방법{PROCESS FOR TREATING A SEMICONDUCTOR SUBSTRATE}
본 발명은 반도체 기판의 처리 방법에 관한 것이며, 특히 수소-표면 안정화되도록 또한 게이트 산화물(gate oxide) 또는 적층 성장한(epitaxially grown) 규소 또는 금속 실리사이드와 같은 물질의 후속 성장 또는 형성에 적합하도록 일부 표면 오염을 제거하기 위해 규소 기판을 처리하는 방법에 관한 것이다.
반도체 장치의 조립시에, 반도체 기판은 여러 방식으로 오염되기 쉽다. 오염은 기판상에서 후속적으로 조립된 반도체 장치의 작동 특징에 악영향을 미친다. 또한, 오염은 장치의 생산율을 감소시키고 몇몇 경우에는 부착된 필름의 특성을 변형시킬 수 있다. 따라서, 반도체 웨이퍼의 규소층 표면이 제조 공정의 여러 단계에서 오염되는 것을 방지하기 위하여 다양한 노력이 기울여졌다.
예컨대, 소위 "천연" 산화물 필름은 공기 또는 물 또는 에칭 화합물 자체에 노출되기 때문에 새로 에칭된 규소상에 형성되기 쉽다. 전형적으로, 이러한 "천연" 산화물은 하나의 단층 두께 내지 여러 개의 단층 두께이며 SiO2이외에도 C, H, S, N, 각종 금속과 같은 다양한 치환기를 함유한다.
기판이 규소의 저온 적층 성장, 또는 게이트 산화물과 같은 산화물의 열 산화에 의한 성장, 또는 코발트 또는 백금 또는 팔라듐 또는 탄탈 또는 티탄 등의 전이 금속과 같은 금속과 하부 규소 기판의 반응에 의한 금속 실리사이드의 형성과 같은 후속 가공이 될 수 있도록, 기판이 극미하게 세척된 표면이어야 하고 수소로 표면 안정화되어야 하며 탄소, 산소와 같은 오염물이 없어야 한다.
수소-안정화된 표면을 제조시키기 위해 사용되는 보다 대중적인 세척 절차중 하나는 표면을 불소산 용액과 접촉시키는 것이다. 전형적으로, 규소 기판을 묽은 불소산 수용액을 함유하는 탱크에 담근 후에 탈이온(DI)수로 헹구고 건조 공정을 거친다. 건조 공정은 전형적으로 탈수 건조 또는 알코올 증기 건조 절차이다.
수소-안정화된 규소 표면의 재산화는 탈이온수중에 용해된 산소의 결과(억제하기 어려운 특성) 또는 규소-수소 결합의 가수분해(pH 함수)로부터 발생한다.
원하는 에칭후 표면 조건은 규소가 수소로 종결되고 또한 오염이 제거된 조건이며, 저온 적층 성장과 같은 후속 공정에 필요한 조건이다. 이러한 표면 조건은 예비 세척 공정을 완료한 후 적층 침착과 같은 후속 공정을 시작하기까지의 오랜 기간동안 표면이 안정하게 있어야 하므로 반도체 제조 공정에서 특히 중요하다. 또한, 완전한 수소-안정화된 표면은 매우 낮은 표면 전하(Si-H 결합의 낮은 극성으로 인함)를 갖고 따라서 유기 분자와 같은 공기중 오염물을 덜 끌어당긴다. 이러한 안정성을 이루면 예비 세척 완료와 적층 침착과 같은 후속 공정 개시 사이의 전형적인 변형과 사이클 시간 지연을 조정할 수 있다.
상기와 같은 수소-안정화된 표면을 얻기 위해 시도하여 왔다. 그러나, 선행 방법은 일반적으로 제조 공정에 대해 안정하도록 충분하게 수소-안정화되지 않은 표면을 생성한다. 현재 가장 수용되는 규소 표면 처리 방법은 수성 불소산으로 처리하고 탈이온수로 헹군 후 질소 탈수 건조시키거나 또는 물을 알코올로 대체시키고 이어서 질소 건조시키는 것이다. HF 증기도 또한 사용되어 왔다. 그러나, HF 증기는 탈이온수로 헹구거나 헹구지 않거나 규소 표면을 효과적으로 수소-표면 안정화시키지 않는다. 또한, 수소중 고온 가공은 탄소, 산소 불순물을 효과적으로 제거한다. 그러나, 고온의 필요성은 웨이퍼상에 먼저 조립된 다른 구조물을 손상시킬 수 있다.
따라서, 산소, 탄소, 기타 오염물을 함유하지 않고 충분하게 수소-표면 안정화된 에칭후 표면을 제공할 필요성이 여전히 있다.
본 발명자들은 수소-표면 안정화되도록 또한 게이트 산화물 또는 적층 성장한 규소 또는 금속 실리사이드와 같은 물질의 후속 성장 또는 형성에 적합하도록 규소 기판을 처리하여 표면 오염을 제거하는 방법을 제공하고자 한다.
본 발명은 HF 산으로 기판을 처리하고, 낮은 pH 용액으로 대체시키고, 낮은 pH 용액을 유기 용매로 대체시킨 후 불활성 기체로 건조시킴을 포함하는, 규소 기판을 처리하는 방법에 관한 것이다. 본 발명에 따라 사용되는 낮은 pH 용액은 비산화성 무기산 또는 약 82℃ 미만의 비점을 갖는 유기 카복실산 또는 이들의 혼합물을 이용할 수 있다. 본 발명에 따르면, 사용되는 낮은 pH 용액이 반도체 기판의 재산화를 억제할 뿐만 아니라 표면상으로부터 임의의 기타 부수적인 오염물을 제거하거나 그의 침착을 억제한다.
이어서 표면을 건조시켜서, 산소, 탄소 오염물을 함유하지 않은 수소-안정화된 표면을 발생시킬 수 있다.
본 발명의 그 밖의 목적과 이점은 하기의 상세한 설명으로부터 당해 분야의 숙련자들에 의해 쉽게 명확해질 것이며, 상세한 설명에서는 본 발명을 실시하기에 가장 좋은 방식을 단지 예시함으로써 본 발명의 바람직한 양태만을 나타내고 설명하였다. 인지되는 바와 같이, 본 발명이 그 밖의 상이한 양태일 수 있으며, 그의 세부 사항은 본 발명을 벗어남없이 여러 명확한 측면에서 변형될 수 있다. 따라서, 상세한 설명은 특성상 예시적인 것으로 간주되어야 하며 제한적인 것으로 간주되어서는 안된다.
본 발명은 반도체 기판의 처리 방법, 특히 세척되고 수소-표면 안정화된 기판을 얻기 위한 규소 기판의 처리 방법에 관한 것이다. 전형적으로, 본 발명에 따라 처리된 기판은 이전에는 산화물과 같은 이전 필름을 표면으로부터 제거하기 위해 HF 증기 또는 수성 HF 등으로 처리되어 왔다. 수성 HF 전처리는 전형적으로 약 10:1 내지 약 200:1의 물:HF 비를 갖는 탈이온 수용액을 사용한다. 본 발명에 따르는 기판을 낮은 pH 용액과 접촉하거나 또는 전형적으로는 낮은 pH 용액에 담근다. 물질의 산성화는 pH를 낮추기 위해 이용될 수 있으며, 반도체 기판 또는 기타 원하는 필름에 대한 에칭을 최소화시켜야 하며, 건조 절차후에 기판상에 어떠한 잔류물도 남기지 않아야 한다. 상기 처리후에 반도체 기판이 그 표면상에 산소와 탄소를 함유하지 않는 것이 중요하다.
사용되는 전형적인 산은 비산화성 무기산과 비점이 약 82℃ 미만인 유기 카복실산이다. 물론, 산의 혼합물을 필요시에 사용할 수 있다.
적합한 무기 물질은 염산(HCl), 매우 묽은 불소산(HF), 카본산(H2CO3)을 포함한다. 매우 묽은 불소산은 전형적으로 HF 1부(부피 기준)당 약 100중량부 이상의 물, 바람직하게는 HF 1부(부피 기준)당 약 200중량부 이상의 물, 더욱 바람직하게는 HF 1부(부피 기준)당 약 200중량부 내지 약 500중량부의 물을 함유한다. 적합한 유기산은 트리플루오로아세트산과 트리클로로아세트산을 포함한다. 바람직한 물질은 카본산 또는 HF인데, 그 이유는 이들이 임의의 유해한 잔류물을 남기는 경향이 훨씬 적기 때문이다. 카본산은 전형적으로 물에 첨가된 CO2기체로부터 얻어진다.
기판이 탈이온수 조성물에 노출될 때 탈이온수 조성물의 pH는 전형적으로 약 0.5 내지 약 6.5, 바람직하게는 약 1.5 내지 약 4.5의 범위이다.
전술한 바와 같이, 물질의 산성화는 접촉면을 함유하는 산소 또는 탄소를 발생시킬 수 있는 잔류물을 기판상에 남기지 않고, 기판상에 입자 또는 이온을 함유하는 잔류물을 남기지 않는 것이 중요하다. 개시된 상기 물질은 이러한 조건을 만족시킨다.
전형적으로 본 발명에 따르면, 산성화된 탈이온수로 헹군 직후에 기판을 건조시킨다. 예를 들면, 유해한 잔류물을 남기지 않으면서 규소 표면으로부터 증발되는 이소프로필 알코올과 같이 충분한 증기압을 갖는 비반응성 용매를 사용함으로써 건조시킬 수 있다. 또한, 전형적으로 예방적인 방식으로서는 질소와 같은 불활성 기체를 사용하여서 기판에 흐르게 하여 기판에 남아있을 수 있는 모든 용매를 제거할 수 있다. 전형적으로, 불활성 기체를 약 20℃ 내지 약 80℃와 같은 승온에서 웨이퍼상에 흐르게 한다.
하기의 비제한적인 실시예는 본 발명을 추가로 예시하기 위해 제공된다.
실시예 1
반도체 규소 웨이퍼를 물 200부(부피)와 HF 1부(부피)(200:1 용액)로 이루어진 용액에 담근다. 이어서 200:1 용액을 물 450부 대 HF 1부(450:1) 용액으로 바꾼다. 이어서, 450:1 용액을 이소프로필 알코올로 대체시키고, 질소 기체를 사용하여 웨이퍼를 건조시킨다. 200:1 HF 용액을 사용하여 규소 표면에 산화물이 없게 한다. 따라서, 본 발명에 따라 처리하기 위해 두번째 HF 용액을 사용할 때, 두 번째 용액은 첫번째 용액보다 묽은 HF 용액이며 전형적으로 2배 이상 묽다.
실시예 2
반도체 규소 웨이퍼를 물 200부(부피)와 HF 1부(부피)(200:1 용액)로 이루어진 용액에 담근다. 이어서 200:1 용액을 CO2로 포화된 탈이온수로 대체시키고, 그 후에 웨이퍼를 이소프로필 알코올 증기 건조를 이용하여 건조시킨다.
본 발명의 전술한 설명은 본 발명을 예시하고 설명한다. 추가로, 전술한 바와 같이 개시내용은 본 발명의 바람직한 양태만을 나타내고 설명하지만, 본 발명은 여러 다른 조합, 변형, 환경에서 사용할 수 있으며, 본원에 기재된 바와 같은 발명 개념의 범주내에서 변화 또는 변형될 수 있고, 당해 분야의 상기 교지 및/또는 기술 또는 지식에 상응함은 물론이다. 상기에 기재된 양태는 본 발명을 실시하기 위한 공지된 최상의 양태를 설명하기 위한 것이며 당해 분야의 숙련된 자들로 하여금 본 발명의 특별한 용도 또는 이용에서 요구되는 상기 양태 또는 그 밖의 양태의 본 발명을 이용할 수 있게 한다. 따라서, 상세한 설명은 본 발명을 본원에 개시된 형태로 제한하고자 하지 않는다. 또한, 첨부된 청구범위는 또 다른 양태를 포함하고자 한다.
본 발명의 방법에 따라 규소 기판을 처리함으로써 반도체 기판의 재산화를 억제할 수 있을 뿐만 아니라 표면상으로부터 임의의 기타 부수적인 오염물을 제거하거나 그의 침착을 억제할 수 있다.

Claims (23)

  1. 반도체 기판의 처리방법에 있어서,
    반도체 기판을 HF 산과 접촉시키는 단계, 및
    이어서 기판을, H2CO3, HF 및 이들의 혼합물로 이루어진 군으로부터 선택된 하나 이상의 화합물을 함유하는 탈이온수 용액과 접촉시켜 산소 및 탄소 오염이 없는 수소-안정화된 표면을 제공하는 단계를 포함하는 반도체 기판의 처리방법.
  2. 제 1항에 있어서,
    기판이 규소 기판인 방법.
  3. 제 1항에 있어서,
    기판이 처리되는 표면상에 산화물을 함유하지 않는 규소 기판인 방법.
  4. 제 1항에 있어서,
    화합물이 HF이고, 상기 HF가 HF 1부당 물 약 100중량부 이상을 함유하는 용액 형태로 존재하는 것인 방법.
  5. 제 1항에 있어서,
    화합물이 H2CO3인 방법.
  6. 제 1항에 있어서,
    화합물이 HF인 방법.
  7. 제 4항에 있어서,
    HF 용액이 HF 1부당 물 약 200부피부 이상을 함유하는 것인 방법.
  8. 제 6항에 있어서,
    HF 용액이 HF 1부피부당 물 약 200부피부 내지 약 500부피부를 함유하는 것인 방법.
  9. 제 1항에 있어서,
    기판이 탈이온수 용액과 접촉할 때 탈이온수 용액이 약 0.5 내지 약 6.5의 pH를 갖는 것인 방법.
  10. 제 6항에 있어서,
    pH가 약 1.5 내지 약 4.5인 방법.
  11. 제 1항에 있어서,
    산성화 물질을 첨가하기 전에 탈이온수의 기체를 제거하는 것을 추가로 포함하는 방법.
  12. 제 1항에 있어서,
    기판을 탈이온수 용액과 접촉시킨 후에 건조시키는 것을 추가로 포함하는 방법.
  13. 제 12항에 있어서,
    건조가 비반응성 용매를 사용함으로써 기판으로부터 탈이온수 용액을 제거함으로써 수행되는 방법.
  14. 제 13항에 있어서,
    비반응성 용매가 이소프로필 알코올인 방법.
  15. 제 13항에 있어서,
    잔류 용매를 제거하기 위해 기판상에 불활성 기체를 유동시키는 것을 추가로 포함하는 방법.
  16. 제 15항에 있어서,
    불활성 기체가 질소인 방법.
  17. 제 15항에 있어서,
    기체의 온도가 약 20℃ 내지 약 80℃인 방법.
  18. 삭제
  19. 삭제
  20. 제 1항에 있어서,
    HF 산이 HF 1부당 약 10부피부 내지 약 400부피부의 물로 이루어진 수용액인 방법.
  21. 반도체 기판의 처리방법에 있어서,
    기판을 HF산과 접촉시키는 단계, 및
    이어서 기판을, 비산화성 무기산, 82℃ 미만의 비점을 갖는 유기 카복실산 및 이들의 혼합물로 이루어진 군으로부터 선택된 하나 이상의 화합물과 접촉시켜 산소 및 탄소 오염이 없는 수소-안정화된 표면을 제공하는 단계를 포함하며,
    상기 하나 이상의 화합물을 첨가하기 전에 탈이온수의 기체를 제거하는 것을 추가로 포함하는, 반도체 기판의 처리방법.
  22. 반도체 기판의 처리방법에 있어서,
    기판을 HF산과 접촉시키는 단계, 및
    이어서 기판을, 82℃ 미만의 비점을 갖고 트리플루오로아세트산, 트리클로로아세트산 및 이들의 혼합물로 이루어진 군으로부터 선택되는 하나 이상의 화합물을 함유하는 탈이온수 용액과 접촉시켜 산소 및 탄소 오염이 없는 수소-안정화된 표면을 제공하는 단계를 포함하는 반도체 기판의 처리방법.
  23. 반도체 기판의 처리방법에 있어서,
    기판을 HF산과 접촉시키는 단계, 및
    이어서 기판을, 82℃ 미만의 비점을 갖고 트리플루오로아세트산, 트리클로로아세트산 및 이들의 혼합물로 이루어진 군으로부터 선택되는 하나 이상의 화합물을 함유하는 탈이온수 용액과 접촉시켜 산소 및 탄소 오염이 없는 수소-안정화된 표면을 제공하는 단계를 포함하며,
    상기 하나 이상의 화합물을 첨가하기 전에 탈이온수의 기체를 제거하는 것을 추가로 포함하는, 반도체 기판의 처리방법.
KR1019990050530A 1998-12-02 1999-11-15 반도체 기판의 처리 방법 KR100354600B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/203,927 1998-12-02
US09/203,927 US6173720B1 (en) 1998-12-02 1998-12-02 Process for treating a semiconductor substrate

Publications (2)

Publication Number Publication Date
KR20000047644A KR20000047644A (ko) 2000-07-25
KR100354600B1 true KR100354600B1 (ko) 2002-09-30

Family

ID=22755868

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990050530A KR100354600B1 (ko) 1998-12-02 1999-11-15 반도체 기판의 처리 방법

Country Status (2)

Country Link
US (2) US6173720B1 (ko)
KR (1) KR100354600B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6173720B1 (en) * 1998-12-02 2001-01-16 International Business Machines Corporation Process for treating a semiconductor substrate
EP1538481A1 (en) * 2003-12-05 2005-06-08 Sony International (Europe) GmbH A method of activating a silicon surface for subsequent patterning of molecules onto said surface
US7268048B2 (en) * 2004-08-06 2007-09-11 Chartered Semiconductor Manufacturing Ltd. Methods for elimination of arsenic based defects in semiconductor devices with isolation regions
JP2007012859A (ja) * 2005-06-30 2007-01-18 Dainippon Screen Mfg Co Ltd 基板処理装置および基板処理方法
WO2007140409A2 (en) * 2006-05-30 2007-12-06 Akrion Technologies, Inc. Apparatus and method for processing a hydrophobic surface of a substrate
US20090199901A1 (en) * 2008-02-08 2009-08-13 Applied Materials, Inc. Photovoltaic device comprising a sputter deposited passivation layer as well as a method and apparatus for producing such a device
WO2010003456A1 (en) * 2008-07-09 2010-01-14 Garbo S.R.L. Method for purification and compaction of feedstock for photovoltaic applications
US8415254B2 (en) * 2008-11-20 2013-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method for removing dummy poly in a gate last process
JP5159738B2 (ja) 2009-09-24 2013-03-13 株式会社東芝 半導体基板の洗浄方法および半導体基板の洗浄装置
US11281249B2 (en) * 2019-09-23 2022-03-22 International Business Machines Corporation Voltage sensitive current circuit

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3813311A (en) * 1973-01-24 1974-05-28 Gen Motors Corp Process for etching silicon wafers
JPH02263793A (ja) * 1989-04-05 1990-10-26 Nippon Steel Corp 酸化誘起積層欠陥の発生し難いシリコン単結晶及びその製造方法
JP2787788B2 (ja) * 1990-09-26 1998-08-20 インターナショナル・ビジネス・マシーンズ・コーポレーション 残留物除去方法
US5261966A (en) * 1991-01-28 1993-11-16 Kabushiki Kaisha Toshiba Method of cleaning semiconductor wafers using mixer containing a bundle of gas permeable hollow yarns
FI97920C (fi) * 1991-02-27 1997-03-10 Okmetic Oy Tapa puhdistaa puolijohdevalmiste
JP2632262B2 (ja) * 1991-08-20 1997-07-23 大日本スクリーン製造株式会社 シリコンウエハ上のコンタクトホール内の自然酸化膜の除去方法
US5213621A (en) * 1991-10-11 1993-05-25 Air Products And Chemicals, Inc. Halogenated carboxylic acid cleaning agents for fabricating integrated circuits and a process for using the same
JP3051787B2 (ja) * 1992-12-01 2000-06-12 株式会社ピュアレックス シリコンウェハの表面処理法
JP2652320B2 (ja) * 1993-03-31 1997-09-10 住友シチックス株式会社 シリコンウェーハの洗浄方法
US5656097A (en) * 1993-10-20 1997-08-12 Verteq, Inc. Semiconductor wafer cleaning system
JPH07283191A (ja) * 1994-04-12 1995-10-27 Nippon Steel Corp 蒸気洗浄方法
JP3210800B2 (ja) * 1994-04-12 2001-09-17 ワッカー・エヌエスシーイー株式会社 半導体基板の洗浄方法
TW386235B (en) * 1995-05-23 2000-04-01 Tokyo Electron Ltd Method for spin rinsing
JPH0927469A (ja) * 1995-07-13 1997-01-28 Fujitsu Ltd 半導体装置の製造方法
US5681397A (en) * 1995-09-12 1997-10-28 Micron Technology, Inc. Methods for high temperature water rinsing and drying of silicon wafers after being cleaned in hydrofluoric acid
EP0782177A3 (en) * 1995-12-28 1997-07-30 Texas Instruments Incorporated Improvements in or relating to semiconductors
JPH10144650A (ja) * 1996-11-11 1998-05-29 Mitsubishi Electric Corp 半導体材料の洗浄装置
JPH1180787A (ja) * 1997-09-10 1999-03-26 Hitachi Ltd 半導体基板の洗浄方法及びそれを用いた半導体装置の製造方法
US6159859A (en) * 1998-06-09 2000-12-12 Air Products And Chemicals, Inc. Gas phase removal of SiO2 /metals from silicon
US6221680B1 (en) * 1998-07-31 2001-04-24 International Business Machines Corporation Patterned recess formation using acid diffusion
JP2000056478A (ja) * 1998-08-04 2000-02-25 Showa Denko Kk サイドウォール除去液
US6173720B1 (en) * 1998-12-02 2001-01-16 International Business Machines Corporation Process for treating a semiconductor substrate

Also Published As

Publication number Publication date
KR20000047644A (ko) 2000-07-25
US6173720B1 (en) 2001-01-16
US6354309B1 (en) 2002-03-12

Similar Documents

Publication Publication Date Title
KR100366623B1 (ko) 반도체 기판 또는 lcd 기판의 세정방법
KR102434147B1 (ko) 반도체 기판상의 잔류물을 제거하기 위한 세정 제형
KR102490840B1 (ko) 반도체 기판상의 잔류물을 제거하기 위한 세정 조성물
JP2001319918A (ja) 基板表面の処理方法、半導体素子向け基板表面の処理方法
KR102499429B1 (ko) 세정 제형
US20020119245A1 (en) Method for etching electronic components containing tantalum
JPH04234118A (ja) 異物粒子の除去方法
JP2005244179A (ja) 材料表面の湿式洗浄方法及びこれを用いた電子、光学、または光電子デバイスの作製プロセス
US5883060A (en) Cleaning compositions for wafers used in semiconductor devices
KR100354600B1 (ko) 반도체 기판의 처리 방법
JPH08236495A (ja) 疎水性シリコンウエハの洗浄方法
TWI703170B (zh) 用於半導體製程之組成物及半導體製程
US6117796A (en) Removal of silicon oxide
RU2323503C2 (ru) Способ обработки поверхности монокристаллической пластины кремния
JP2001527286A (ja) フッ化物塩、キレート剤、およびグリコール溶媒を含む、選択的酸化シリコンエッチング剤調合物
JPWO2019167971A1 (ja) アルミナの保護液、保護方法及びこれを用いたアルミナ層を有する半導体基板の製造方法
US6638365B2 (en) Method for obtaining clean silicon surfaces for semiconductor manufacturing
JP3759789B2 (ja) 半導体装置の洗浄に使用される洗浄液及びこれを用いた洗浄方法
KR102617800B1 (ko) 결정질 물질의 표면에서 비결정질 부동태화 층을 제거하기 위한 세정용 화학적 조성물
US20050092348A1 (en) Method for cleaning an integrated circuit device using an aqueous cleaning composition
WO2000071782A1 (en) Methods for wet processing electronic components having copper containing surfaces
JPH08264399A (ja) 半導体基板の保管方法および半導体装置の製造方法
JP4337445B2 (ja) エッチング剤及びエッチング方法
KR20230079204A (ko) 웨트 에칭 방법
JP2011060955A (ja) 基板の乾燥方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee