KR100352122B1 - 반도체패키지의 디플래시 방법 - Google Patents

반도체패키지의 디플래시 방법 Download PDF

Info

Publication number
KR100352122B1
KR100352122B1 KR1019990044654A KR19990044654A KR100352122B1 KR 100352122 B1 KR100352122 B1 KR 100352122B1 KR 1019990044654 A KR1019990044654 A KR 1019990044654A KR 19990044654 A KR19990044654 A KR 19990044654A KR 100352122 B1 KR100352122 B1 KR 100352122B1
Authority
KR
South Korea
Prior art keywords
semiconductor package
package material
deflashing
semiconductor
color
Prior art date
Application number
KR1019990044654A
Other languages
English (en)
Other versions
KR20010037250A (ko
Inventor
이정우
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1019990044654A priority Critical patent/KR100352122B1/ko
Priority to JP2000015004A priority patent/JP2001077278A/ja
Priority to US09/687,049 priority patent/US6525406B1/en
Publication of KR20010037250A publication Critical patent/KR20010037250A/ko
Application granted granted Critical
Publication of KR100352122B1 publication Critical patent/KR100352122B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

이 발명은 반도체패키지의 디플래시 방법에 관한 것으로, 봉지 공정후 반도체패키지의 저면 즉, 패키지몸체 저면으로 노출된 칩탑재판 및 내부리드에 형성된 플래시를 제거하는 공정에서 변색된 리드프레임의 색을 원래의 색으로 복원하기 위해, 리드프레임에 반도체칩이 탑재되어 와이어본딩이 되고, 봉지재로 패키지몸체가 형성된 반도체패키지 자재를 디플래시 장비에 온로딩하는 단계와; 상기 반도체패키지 자재를 엠-파이롤 케미컬(M-pyrol chemical) 용액에 일정시간 동안 침지하는 단계와; 상기 침지된 반도체패키지 자재를 꺼내어 린스하는 단계와; 상기 린스된 반도체패키지 자재를 전해 디플래시(Electro Deflash)하여, 플래시가 반도체패키지 자재에서 박리되도록 하는 단계와; 상기 반도체패키지 자재를 꺼내어 린스하는 단계와; 상기 반도체패키지 자재의 표면에 일정압력으로 물을 분사하여 플래시를 완전히 제거하는 워터젯 단계와; 상기 반도체패키지 자재를 디플래시 장비에서 오프로딩하는 단계로 이루어진 반도체패키지의 디플래시 방법에 있어서, 상기 워터젯 단계의 바로 전단계 또는 바로 후단계에서, 상기 반도체패키지 자재를 황산(H2SO4) 계열 용액에 일정시간 동안 침지하여 리드프레임의 색을 원래의 색으로 복원하는 단계가 더 포함된 것을 특징으로 하는 반도체패키지의 디플래시 방법.

Description

반도체패키지의 디플래시 방법{deflash method of semiconductor package}
본 발명은 반도체패키지의 디플래시 방법에 관한 것으로, 보다 상세하게 설명하면 봉지 공정후 반도체패키지의 저면 즉, 패키지몸체 저면으로 노출된 칩탑재판 및 내부리드에 형성된 플래시를 제거하는 공정에서 변색된 리드프레임의 색을 원래의 색으로 복원할 수 있는 반도체패키지의 디플래시 방법에 관한 것이다.
최근의 전자기기 예를 들면, 휴대폰, 셀룰러 폰, 노트북 등의 마더보드에는 많은 수의 반도체칩들이 패키징되어 최소 시간내에 그것들이 다기능을 수행할 수 있도록 설계되는 동시에, 전자기기 자체가 초소형화 되어 가는 추세에 있다. 이에 따라 반도체칩이 고집적화됨은 물론, 이를 패키징한 반도체패키지의 크기도 축소되고 있으며, 또한 실장밀도도 고밀도화되어 가고 있다.
이러한 추세에 따라 최근에는 반도체칩의 전기적 신호를 마더보드로 전달해줌은 물론 마더보드(mother board) 상에서 일정한 형태로 지지되도록 하는 반도체패키지의 크기가 대략 1×1mm ~ 10×10mm 내외로 개발되고 있으며, 이러한 반도체패키지의 예로서 MLF(Micro LeadFrame)형 패키지 등이 알려져 있다.
여기서 상기 MLF형 패키지(100)를 도1a 및 도1b에 도시하였다.
도시된 바와 같이 상면에 다수의 입출력패드(2a)가 형성된 반도체칩(2)이 구비되어 있고, 상기 반도체칩(2)의 저면에는 접착제로 칩탑재판(4)이 접착되어 있다. 상기 칩탑재판(4)은 측면 둘레에 할프에칭부(4a)가 형성되어 있고 모서리에는 외측으로 연장되고 역시 할프에칭부(도시되지 않음)가 구비된 타이바(28)가 형성되어 있다. 상기 칩탑재판(4)의 외주연에는 방사상으로 배열되어 있으며 칩탑재판(4)을 향하는 단부에 할프에칭부(6a)가 형성된 다수의 내부리드(6)가 구비되어 있다. 상기 반도체칩(2)의 입출력패드(2a)와 내부리드(6)는 도전성와이어(8)에 의해 서로전기적으로 접속되어 있다. 계속해서 상기 반도체칩(2), 도전성와이어(8), 칩탑재판(4) 및 내부리드(6)는 봉지재로 봉지되어 소정의 패키지몸체(10)를 형성하고 있으며, 상기 칩탑재판(4), 내부리드(6) 및 타이바(28)의 저면은 패키지몸체(10) 저면으로 노출되어 있다.
한편, 상기와 같은 반도체패키지(100)는 도1b에 도시된 바와 같이 통상적으로 봉지 공정중에 봉지재 찌꺼기가 칩탑재판(4)의 저면 또는 내부리드(6)의 저면까지 흘러나와서 소위 플래시(30)를 발생시키곤 하며, 이러한 플래시가 발생된 반도체패키지는 마더보드에 용이하게 실장되지 않음으로 디플래시 공정에 투입된다.
여기서 상기 디플래시 공정은 통상 반도체패키지의 봉지 공정이 완료된 후 실시되며, 상기 디플래시 공정이 완료된 후에는 패키지몸체의 경화, 솔더 플레이팅, 마킹 공정 등이 뒤따른다.
상기 디플래시 공정을 도2를 참조하여 설명하면 다음과 같다.
1. 온로드(On Load) 공정으로서, 리드프레임상에 반도체칩이 탑재되어 와이어 본딩이 되고, 봉지재로 패키지몸체가 형성된 반도체패키지 자재를 디플래시 장비에 온로딩한다.(S1)
2. 엠-파이롤 케미컬(M-pyrol chemical) 공정으로서, 대략 온도가 85℃의 C5H9NO( 1 - Methyl - 2 - pyrrolidinone) 용액에 상기 반도체패키지 자재를 8분 정도 침지(沈漬)시킨 후 꺼낸다.(S2)
3. 린스(Rinse) 공정으로서, 통상적인 린스용액으로 대략 2회에 걸쳐 상기 반도체패키지 자재를 린스한다.(S3)
4. 전해 디플래시(Electro Deflash) 공정으로서, KOH 용액에 상기 린스된 반도체패키지 자재를 침지시킨 상태에서 상기 반도체패키지 자재(더욱 구체적으로 리드프레임)가 음극이 되도록 하고, 불용성 금속(예를 들면, 티타늄, 백금 등)이 양극이 되도록 전압을 인가한다.(S4)
그러면, 상기 반도체패키지 자재 즉, 패키지몸체 저면으로 노출된 칩탑재판이나 내부리드 등에서 수소(H2) 개스가 발생하며, 상기 칩탑재판이나 내부리드의 표면에 형성된 플래시가 일정 간격으로 박리된다.
5. 린스(Rinse) 공정으로서, 통상적인 린스용액으로 대략 2회에 걸쳐 상기 반도체패키지 자재를 린스하며, 이 공정은 생략될 수 있다.(S5)
6. 워터젯(Water Jet) 공정으로서, 상기 반도체패키지 자재의 표면 즉, 패키지몸체 저면으로 노출된 칩탑재판과 내부리드 표면에 대략 100~200Kgf/cm2의 압력으로 통상적인 물을 강하게 분사시켜, 상기 칩탑재판과 내부리드에 형성된 플래시가 완전히 제거되도록 한다.(S6)
7. 오프로드(Off-Load) 공정으로서, 상기 플래시가 제거된(디플래시된) 반도체패키지 자재를 장비에서 오프로딩한다.(S7)
그러나 상기와 같은 디플래시 공정은 다음과 같은 문제점을 갖는다.
상기 반도체패키지의 리드프레임(즉, 칩탑재판 저면이나 내부리드의 저면을 포함)은 통상적으로 니켈-팔라디엄(Ni-Pd)으로 도금되어 대략 은색이나 또는 포일(foil) 색을 갖는데, 이것은 상기 전해 디플래시 공정 동안 대략 황색 계통으로 변화된다. 상기와 같이 변색된 반도체패키지는 품질상 어떤 결함을 갖고 있지는 않으나, 커스토머(customer)에 따라 원래의 은색 계통일 것을 요구하는 경우가 있고, 이러한 커스토머에게는 상기 반도체패키지를 납품할 수 없게 되는 문제점이 있다. 또한 전자적인 감지수단으로 상기 반도체패키지 또는 리드프레임을 감지하여 작업하는 공정에서 치명적인 문제를 갖는다. 즉, 리드프레임의 색이 황색 계통으로 변색됨으로써 그 전자 감지수단으로부터의 빛에 대한 반사율이 현저히 떨어져 상기 감지수단이 상기 반도체패키지 또는 리드프레임의 정확한 위치를 감지하지 못하게 된다는 것이다. 이러한 문제는 상기 반도체패키지를 테스트할 때 또는 마더보드에 실장할 때 가장 크게 나타나며, 이로 인해 실장 불량이 다발적으로 발생하는 문제가 있다.
따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 봉지 공정 완료후 반도체패키지의 저면 즉, 패키지몸체 저면으로 노출된 칩탑재판 및 내부리드에 형성된 플래시를 제거하는 공정에서 변색된 리드프레임의 색을 원래의 색으로 복원할 수 있는 반도체패키지의 디플래시 방법을 제공하는데 있다.
도1a 및 도1b는 종래의 반도체패키지를 도시한 단면도 및 저면도이다.
도2는 종래의 반도체패키지에서 플래시 제거 방법을 도시한 순차 설명도이다.
도3a 및 도3b는 본 발명에 의한 반도체패키지에서 플래시 제거 방법을 도시한 순차 설명도이다.
- 도면중 주요 부호에 대한 설명 -
100; 반도체패키지 2; 반도체칩
2a; 입출력패드 4; 칩탑재판
4a; 칩탑재판의 할프에칭부 6; 내부리드
6a; 내부리드의 할프에칭부 8; 도전성와이어
10; 패키지몸체 28; 타이바
30; 플래시
상기한 목적을 달성하기 위해 본 발명에 의해 본 발명에 의한 반도체패키지의 디플래시 방법은 리드프레임에 반도체칩이 탑재되어 와이어본딩이 되고, 봉지재로 패키지몸체가 형성된 반도체패키지 자재를 디플래시 장비에 온로딩하는 단계와; 상기 반도체패키지 자재를 엠-파이롤 케미컬(M-pyrol chemical) 용액에 일정시간동안 침지하는 단계와; 상기 침지된 반도체패키지 자재를 꺼내어 린스하는 단계와; 상기 린스된 반도체패키지 자재를 전해 디플래시(Electro Deflash)하여, 플래시가 반도체패키지 자재에서 박리되도록 하는 단계와; 상기 반도체패키지 자재를 꺼내어 린스하는 단계와; 상기 반도체패키지 자재의 표면에 일정압력으로 물을 분사하여 플래시를 완전히 제거하는 워터젯 단계와; 상기 반도체패키지 자재를 디플래시 장비에서 오프로딩하는 단계로 이루어진 반도체패키지의 디플래시 방법에 있어서, 상기 워터젯 단계의 바로 전단계 또는 바로 후단계에서, 상기 반도체패키지 자재를 황산(H2SO4) 계열 용액에 일정시간 동안 침지하여 리드프레임의 색깔을 원래대로 복원하는 단계가 더 포함된 것을 특징으로 한다.
상기와 같이 하여 본 발명에 의한 반도체패키지의 디플래시 방법에 의하면, 전해 디플래시에 의해 변색된 반도체패키지의 칩탑재판이나 내부리드 등의 색을 원래의 은색 계통으로 복원시킬 수 있게 된다.
이하 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도3a 및 도3b는 본 발명에 의한 반도체패키지에서 플래시 제거 방법을 도시한 순차 설명도이다.
먼저 도3a를 참조하여 설명하면 다음과 같다.
1. 온로드(On Load) 공정으로서, 리드프레임상에 반도체칩이 탑재되어 와이어 본딩이 되고, 봉지재로 패키지몸체가 형성된 반도체패키지 자재를 디플래시 장비에 온로딩한다.(S1)
2. 엠-파이롤 케미컬(M-pyrol chemical) 공정으로서, 대략 온도가 85℃의 C5H9NO( 1 - Methyl - 2 - pyrrolidinone) 용액에 상기 반도체패키지 자재를 8분 정도 침지시킨 후 꺼낸다.(S2)
3. 린스(Rinse) 공정으로서, 통상적인 린스용액(H2O)으로 대략 2회에 걸쳐 상기 반도체패키지 자재를 린스한다.(S3)
4. 전해 디플래시(Electro Deflash) 공정으로서, KOH 용액에 상기 린스된 반도체패키지 자재를 침지시킨 상태에서 상기 반도체패키지 자재(더욱 구체적으로 리드프레임)가 음극이 되도록 하고, 불용성 금속(예를 들면, 티타늄이나 백금 등)은 양극이 되도록 한 상태에서 전압을 인가한다.(S4)
그러면, 상기 반도체패키지 자재 즉, 패키지몸체 저면으로 노출된 칩탑재판이나 내부리드 등에서 수소 개스가 발생하며, 상기 칩탑재판이나 내부리드의 표면에 형성된 플래시가 일정 간격으로 박리된다. 이때, 상기 리드프레임 예를 들면 패키지몸체 저면으로 노출된 칩탑재판이나 내부리드의 색은 대략 황색으로 변화된다.
5. 린스(Rinse) 공정으로서, 통상적인 린스용액으로 대략 2회에 걸쳐 상기 반도체패키지 자재를 린스하며, 이 공정은 생략될 수 있다.(S5)
6. 화학처리(Chemical process) 공정으로서, 상기 반도체패키지 자재를 황산(H2SO4) 계열 용액에 일정시간 동안 침지하여 리드프레임의 색깔이 다시 은색 계통으로 복원되도록 한다.(S6)
7. 워터젯(Water Jet) 공정으로서, 상기 반도체패키지 자재의 표면 즉, 패키지몸체 저면으로 노출된 칩탑재판과 내부리드 표면에 대략 100~200kgf/cm2의 압력으로 통상적인 물을 강하게 분사시켜, 상기 칩탑재판과 내부리드에 형성된 플래시가 완전히 제거되도록 한다.(S7)
8. 오프로드(Off-Load) 공정으로서, 상기 플래시가 제거된(디플래시된) 반도체패키지 자재를 장비에서 오프로딩한다.(S8)
한편, 상기 화학처리 공정은 도3b에 도시된 바와 같이 워터젯 공정(S7) 다음에 바로 실시할 수도 있다. 즉, 상기 화학처리 공정(S7)은 단지 패키지몸체의 외측으로 노출된 금속성 부분의 색을 원래의 은색계통으로 복원시키는 것이므로, 워터젯 공정에서 플래시를 완전히 제거한 후 실시하는 것이 더욱 바람직할 것이다.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.
따라서, 본 발명에 의한 반도체패키지의 디플래시 방법은 반도체패키지의 저면 즉, 패키지몸체 저면으로 노출된 칩탑재판 및 내부리드에 형성된 플래시를 제거하는 공정에 의해 변색된 리드프레임의 색을 원래의 은색 계통으로 복원하여, 커스토머의 요구에 부응하고, 또한 반도체패키지의 테스트나 실장시 전자적 감지수단이 반도체패키지의 위치를 용이하게 감지할 수 있는 효과가 있다.

Claims (1)

  1. 리드프레임에 반도체칩이 탑재되어 와이어본딩이 되고, 봉지재로 패키지몸체가 형성된 반도체패키지 자재를 디플래시 장비에 온로딩하는 단계와; 상기 반도체패키지 자재를 엠-파이롤 케미컬(M-pyrol chemical) 용액에 일정시간 동안 침지하는 단계와; 상기 침지된 반도체패키지 자재를 꺼내어 린스하는 단계와; 상기 린스된 반도체패키지 자재를 전해 디플래시(Electro Deflash)하여, 플래시가 반도체패키지 자재에서 박리되도록 하는 단계와; 상기 반도체패키지 자재를 꺼내어 린스하는 단계와; 상기 반도체패키지 자재의 표면에 일정압력으로 물을 분사하여 플래시를 완전히 제거하는 워터젯 단계와; 상기 반도체패키지 자재를 디플래시 장비에서 오프로딩하는 단계로 이루어진 반도체패키지의 디플래시 방법에 있어서,
    상기 워터젯 단계의 바로 전단계 또는 바로 후단계에서, 상기 반도체패키지 자재를 황산(H2SO4) 계열 용액에 일정시간 동안 침지하여 리드프레임의 색을 원래의 색으로 복원하는 단계가 더 포함된 것을 특징으로 하는 반도체패키지의 디플래시 방법.
KR1019990044654A 1999-10-15 1999-10-15 반도체패키지의 디플래시 방법 KR100352122B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019990044654A KR100352122B1 (ko) 1999-10-15 1999-10-15 반도체패키지의 디플래시 방법
JP2000015004A JP2001077278A (ja) 1999-10-15 2000-01-24 半導体パッケージと、このためのリードフレーム及び、半導体パッケージの製造方法とそのモールド
US09/687,049 US6525406B1 (en) 1999-10-15 2000-10-13 Semiconductor device having increased moisture path and increased solder joint strength

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990044654A KR100352122B1 (ko) 1999-10-15 1999-10-15 반도체패키지의 디플래시 방법

Publications (2)

Publication Number Publication Date
KR20010037250A KR20010037250A (ko) 2001-05-07
KR100352122B1 true KR100352122B1 (ko) 2002-09-12

Family

ID=19615437

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990044654A KR100352122B1 (ko) 1999-10-15 1999-10-15 반도체패키지의 디플래시 방법

Country Status (1)

Country Link
KR (1) KR100352122B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101303623B1 (ko) * 2012-01-20 2013-09-11 주식회사 에이에스티젯텍 스트립 형태 부품의 디플래시 장치

Also Published As

Publication number Publication date
KR20010037250A (ko) 2001-05-07

Similar Documents

Publication Publication Date Title
US6525406B1 (en) Semiconductor device having increased moisture path and increased solder joint strength
CN100576525C (zh) 电路部件、电路部件的制造方法、半导体器件及电路部件表面的叠层结构
JP3169919B2 (ja) ボールグリッドアレイ型半導体装置及びその製造方法
US8956919B2 (en) Structure for multi-row leadframe and semiconductor package thereof and manufacture method thereof
CN102362345A (zh) 半导体元件基板及其制造方法、半导体器件
US6348416B1 (en) Carrier substrate for producing semiconductor device
JPH01179334A (ja) 半導体素子の実装方法
CN106910729B (zh) 直接的选择性增粘剂镀覆
KR100352122B1 (ko) 반도체패키지의 디플래시 방법
US6610924B1 (en) Semiconductor package
US8368189B2 (en) Auxiliary leadframe member for stabilizing the bond wire process
JPH01196153A (ja) 樹脂封止半導体装置
US6673656B2 (en) Semiconductor chip package and manufacturing method thereof
KR100204746B1 (ko) 리드프레임 처리 방법
KR100790450B1 (ko) Ｆｂｇａ 패키지의 재가공 방법
KR100308396B1 (ko) 반도체패키지의제조방법
CN220510008U (zh) 半导体器件和电子系统
JP7404763B2 (ja) リードフレーム、リードフレームの製造方法及び半導体装置の製造方法
KR102563273B1 (ko) 반도체 패키지의 제조 방법
JPH0521695A (ja) リードフレーム、その製造方法及びそのリードフレームを用いた電子制御装置の製造方法
KR100370479B1 (ko) 반도체 패키지의 리드 프레임
KR100258603B1 (ko) 리드프레임을 이용한 에어리어 어레이 범프드 반도체패키지의 입출력 단자용 랜드형성 방법 및 그 구조를 포함하는 반도체 패 키지
KR970001889B1 (ko) 리드프레임 및 그 리드프레임을 갖는 반도체 장치의 제조방법
KR19980027397A (ko) 버틈 리드 패키지의 제조방법
KR200148753Y1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060821

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee