KR100340861B1 - 반도체 소자의 콘택 홀 형성 방법 - Google Patents
반도체 소자의 콘택 홀 형성 방법 Download PDFInfo
- Publication number
- KR100340861B1 KR100340861B1 KR1019950072233A KR19950072233A KR100340861B1 KR 100340861 B1 KR100340861 B1 KR 100340861B1 KR 1019950072233 A KR1019950072233 A KR 1019950072233A KR 19950072233 A KR19950072233 A KR 19950072233A KR 100340861 B1 KR100340861 B1 KR 100340861B1
- Authority
- KR
- South Korea
- Prior art keywords
- contact hole
- insulating film
- semiconductor device
- metal layer
- spin
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
1. 청구 범위에 기재된 발명이 속한 기술분야
반도체 소자의 제조 방법.
2. 발명이 해결하려고 하는 기술적 과제
종래에는 콘택 홀 형성시 상기 콘택 홀 내의 수분 제거를 위한 디게싱을 실시하는 동안 상기 SOG막이 수축되어 상기 콘택 홀의 측벽에 단차를 형성시킴으로써 후속 공정인 금속층 형성시 상기 금속층에 돌출부가 형성되어 금속 배선의 스텝 커버리지에 악영향을 끼치게 되는 문제점이 발생함.
3. 발명의 해결방법의 요지
고온으로 디게싱 공정을 수행하여 SOG막의 수분을 충분히 제거하고 그로 인해 생긴 콘택 홀의 단차는 식각공정을 추가로 실시함으로써 제거하여 콘택 홀의 단차 형성을 방지할 수 있는 반도체 소자의 콘택 홀을 형성하고자 함.
4. 발명의 중요한 용도
반도체 소자의 제조, 특히 반도체 소자의 콘택 홀 형성에 이용됨.
Description
본 발명은 일반적으로 반도체 소자의 제조 방법에 관한 것으로서, 특히 다층 금속 배선의 콘택홀(contact hole) 측벽의 스텝 커버리지(Step Coverage)를 개선시킬 수 있는 반도체 소자의 콘택 홀(Contact Hole) 형성 방법에 관한 것이다.
종래에 사용되는 반도체 소자의 콘택 홀 형성 방법을 살펴보면, 제 1 도에도시한 바와 같이 반도체 기판(11) 상에 층간 절연막(12)과 제 1 금속층(13)이 형성된 전체구조 상부에 제 1 금속 배선간 절연막(IMO ; InterMetal Oxide)(14), 스핀 온 글래스막(SOG ; Spin On Glass)(15), 제 2 금속 배선간 절연막(16)을 차례로 형성한 후 소정의 사진 식각 공정을 수행하여 콘택 홀을 형성하고, 상기 콘택 홀 내의 수분 제거를 위한 디게싱(Degassing) 공정을 약 250℃의 온도에서 약 100 초간 실시하게 되는데, 이 때 상기 SOG막(15)이 수축되면서 콘택 홀에 단차를 형성시키게 되고, 후속 공정인 제2 금속층(17)을 증착할 경우에 상기 SOG막(15)이 수축하면서 생긴 단차로 인하여 상기 SOG막(15)과 접촉되는 부분의 제 2 금속층(17)이 얇아지게 되고, 상기 제 2 금속층(17)에 돌출부(18)가 형성되어 금속 배선의 스텝 커버리지에 악영향을 끼치게 되는 문제점을 발생시켰다.
따라서, 이러한 문제점을 해결하기 위하여 안출된 본 발명은, 고온으로 디게싱 공정을 수행하여 SOG막의 수분을 충분히 제거하고 그로 인해 생긴 콘택홀의 단차는 식각공정을 추가로 실시함으로써 제거하여 콘택 홀의 단차 형성을 방지할 수 있는 반도체 소자의 콘택 홀 형성 방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 반도체 소자의 콘택 홀 형성 방법은, 반도체 기판 상에 층간 절연막과 제 1 금속층이 형성된 전체 구조 상부에 제 1 금속 배선간 절연막, 스핀 온 글래스막, 제 2 금속 배선간 절연막을 차례로 형성한 후, 콘택 홀을 형성하는 단계와, 상기 콘택 홀 내의 수분을 제거를 위한 디게싱 공정을 수행하는 단계와, 상기 스핀 온 글래스막의 수축으로 생긴 콘택 홀의 단차를 제거하기 위해 상기 제 2 및 제 1 금속 배선간 절연막의 일부를 식각하는 단계와, 전체 구조를 안정화시키기 위한 냉각공정을 수행한 후, 제 2 금속층을 증착하는 단계를 포함해서 이루어진 것을 특징으로 한다.
이제 본 발명의 첨부된 도면인 제 2A도 내지 제 2C도를 참조하여 보다 상세하게 설명하게 된다. 본 발명에 따른 반도체 소자의 콘택 홀 형성 방법을 살펴보면, 먼저 제 2A도에 도시된 바와 같이 반도체 기판(21) 상에 층간 절연막(22)과 제 1 금속층(23)이 형성된 전체구조 상부에 제 1 금속 배선간 절연막(24), 스핀 온 글래스막(?5), 제 2 금속 배선간 절연막(26)을 차례로 형성한 후 소정의 사진 식각 공정을 수행하여 콘택 홀을 형성하고, 상기 콘택 홀 내의 수분을 충분히 제거를 위해 약 450℃의 온도에서 약 100초간 디게싱(degassing) 공정을 수행한다. 이때 상기 SOS막(25)이 수축되면서 콘택 홀에 단차를 형성시키지만 수분을 충분히 제거하여 후속 공정인 제 2 금속층의 형성시 층간 접착력이 종래보다 향상된다. 다음에 제 2B도에 상기 제 2 및 제 1 금속 배선간 절연막(26, 24)을 약 300Å두께로 식각하여 상기 콘택 홀 측벽의 단차를 제거한다. 다음으로 제 2C도에 도시된 바와 같이 전체 구조를 안정화시키기 위한 냉각공정을 수행한 후, 약 250℃의 온도를 유지하면서 제 2 금속층(27)을 증착하게 된다.
전술한 바와 같은 본 발명에 따르면, 다층 금속 배선 수행시에 디게싱 공정으로 인하여 SOG막이 수축되면서 형성되는 콘택 홀의 단차를 식각 공정을 추가로 실시하여 제거함으로써 돌출부가 없는 양호한 금속층의 스텝 커버리지를 얻을 수 있으며, 냉각 공정의 추가로 전체 구조를 안정화시켜 다층 금속 배선 간의 콘택 신뢰도를 향상시켜 소자의 패키지(Package) 공정이 완료된후 과부하가 공급될 경우에금속 배선의 결함(Fail)이 생기는 것을 미연에 방지함으로써 소자의 수율 및 신뢰성을 향상시킬 수 있다는 장점이 있다.
제 1 도는 종래의 반도체 소자의 콘택 홀 형성 방법에 따라 형성된 반도체 소자의 단면도.
제 2A도 내지 제 2C도는 본 발명의 반도체 소자의 콘택 홀 형성 방법에 따른 제조 공정도.
* 도면의 주요 부분에 대한 부호의 설명
11, 21 : 반도체 기판 12, 22 : 층간절연막
13, 17, 23, 27 : 금속층
14, 16, 24, 26 : 금속 배선간 절연막
15, 25 : 스핀 온 글래스막 18 : 돌출부
Claims (3)
- 반도체 소자의 콘택 홀 형성 방법에 있어서,반도체 기판 상에 층간 절연막과 제 1 금속층이 형성된 전체 구조 상부에 제 1 금속 배선간 절연막, 스핀 온 글래스막, 제 2 금속 배선간 절연막을 차례로 형성한 후, 콘택 홀을 형성하는 단계와,상기 콘택 홀 내의 수분을 제거를 위한 디게싱 공정을 수행하는 단계와,상기 스핀 온 글래스막의 수축으로 생긴 콘택 홀의 단차를 제거하기 위해 상기 제 2 및 제 1 금속 배선간 절연막의 일부를 식각하는 단계와,전체 구조를 안정화시키기 위한 냉각공정을 수행한 후, 제 2 금속층을 증착하는 단계를 포함해서 이루어진 반도체 소자의 콘택 홀 형성 방법.
- 제 1 항에 있어서,상기 디게싱 공정은 약 450℃의 온도에서 약 100 초간 수행하는 것을 특징으로 하는 반도체 소자의 콘텍홀 형성 방법.
- 제 1 항에 있어서,상기 제 2 및 제 1 금속 배선간 절연막을 식각하는 두께는 약 300Å인 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950072233A KR100340861B1 (ko) | 1995-12-29 | 1995-12-29 | 반도체 소자의 콘택 홀 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950072233A KR100340861B1 (ko) | 1995-12-29 | 1995-12-29 | 반도체 소자의 콘택 홀 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100340861B1 true KR100340861B1 (ko) | 2002-11-07 |
Family
ID=37488178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950072233A KR100340861B1 (ko) | 1995-12-29 | 1995-12-29 | 반도체 소자의 콘택 홀 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100340861B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101599443B1 (ko) | 2015-11-05 | 2016-03-03 | 김범수 | 티백 보관이 가능한 생수병 |
| KR101684471B1 (ko) | 2016-06-17 | 2016-12-08 | 황형기 | 필터 일체형 티백용기 성형장치 |
-
1995
- 1995-12-29 KR KR1019950072233A patent/KR100340861B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101599443B1 (ko) | 2015-11-05 | 2016-03-03 | 김범수 | 티백 보관이 가능한 생수병 |
| KR101684471B1 (ko) | 2016-06-17 | 2016-12-08 | 황형기 | 필터 일체형 티백용기 성형장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0667036B1 (en) | Chip interconnection having a breathable etch stop layer | |
| KR100455804B1 (ko) | 집적회로 제작시 서로 다른 높이의 금속층간 인터레벨유전층을 형성하는 방법 | |
| KR100186238B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR100208442B1 (ko) | 반도체 소자의 비아홀 형성방법 | |
| KR950012918B1 (ko) | 선택적 텅스텐 박막의 2단계 퇴적에 의한 콘택 매립방법 | |
| KR100340861B1 (ko) | 반도체 소자의 콘택 홀 형성 방법 | |
| JP4717972B2 (ja) | 集積回路の製造方法 | |
| KR100190381B1 (ko) | 미세반도체소자의콘택홀형성방법 | |
| KR20040058959A (ko) | 듀얼 다마신 패턴 형성 방법 | |
| KR100191710B1 (ko) | 반도체 소자의 금속 배선 방법 | |
| KR100271660B1 (ko) | 반도체소자의 층간절연막 형성방법 | |
| KR920010126B1 (ko) | 반도체 소자의 다층금속배선 공정방법 | |
| KR100399901B1 (ko) | 반도체장치의금속층간절연막형성방법 | |
| KR100248805B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100199367B1 (ko) | 반도체 소자의 비아 콘택홀 형성방법 | |
| KR19980026827A (ko) | 콘택홀 형성방법 | |
| KR0154190B1 (ko) | 반도체 소자의 텅스텐-플러그 형성방법 | |
| KR100668726B1 (ko) | 반도체 소자의 비트라인 콘택 형성방법 | |
| KR100253308B1 (ko) | 반도체소자의 제조방법 | |
| KR100336653B1 (ko) | 반도체소자의비아콘택형성방법 | |
| KR100480580B1 (ko) | 질소가스를사용하여반도체소자의비아홀을형성하는방법 | |
| KR19990057892A (ko) | 반도체 소자의 콘택 형성 방법 | |
| KR0126102B1 (ko) | 반도체 소자의 금속막간 절연 방법 | |
| KR20000015122A (ko) | 반도체 소자의 바이어 컨택 형성 방법 | |
| KR100217907B1 (ko) | 반도체 소자의 층간 절연막 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100524 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |