KR100333351B1 - 데이터 레벨 안정화 회로 - Google Patents

데이터 레벨 안정화 회로 Download PDF

Info

Publication number
KR100333351B1
KR100333351B1 KR1020000022139A KR20000022139A KR100333351B1 KR 100333351 B1 KR100333351 B1 KR 100333351B1 KR 1020000022139 A KR1020000022139 A KR 1020000022139A KR 20000022139 A KR20000022139 A KR 20000022139A KR 100333351 B1 KR100333351 B1 KR 100333351B1
Authority
KR
South Korea
Prior art keywords
voltage
output voltage
level output
internal
current
Prior art date
Application number
KR1020000022139A
Other languages
English (en)
Other versions
KR20010097769A (ko
Inventor
최견규
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000022139A priority Critical patent/KR100333351B1/ko
Publication of KR20010097769A publication Critical patent/KR20010097769A/ko
Application granted granted Critical
Publication of KR100333351B1 publication Critical patent/KR100333351B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dram (AREA)

Abstract

본 발명은 데이터 레벨 안정화 회로에 관한 것으로, 전류 제어 모드에서 발생한 오차 크기의 전류를 실제의 데이터 출력 모드에 반영하여 로우 레벨 출력 전압의 레벨을 그 만큼 높여서 오차를 보상하도록 하는데 그 목적이 있다. 이와 같은 목적의 본 발명에 따른 데이터 레벨 안정화 회로는 제 1 및 제 2 전압 발생부와 전압 분배부, 비교기, 제 1 및 제 2 내부 전압 발생부, 직렬 회로부, 전류 미러를 포함하여 이루어진다. 제 1 전압 발생부는 소정 레벨의 하이 레벨 출력 전압을 발생시킨다. 제 2 전압 발생부는 전류 제어 신호의 제어 값에 따른 로우 레벨 출력 전압을 발생시킨다. 전압 분배부는 하이 레벨 출력 전압과 로우 레벨 출력 전압의 중간 레벨 전압을 발생시킨다. 비교기는 소정의 기준 전압과 중간 레벨 전압을 비교하여 전류 제어 신호의 제어 값을 결정한다. 제 1 내부 전압 발생부는 하이 레벨 출력 전압을 입력받아 일정한 크기의 내부 하이 레벨 출력 전압을 발생시킨다. 제 2 내부 전압 발생부는 로우 레벨 출력 전압을 입력받아 일정한 크기의 내부 로우 레벨 출력 전압을 발생시킨다. 직렬 회로부는 내부 하이 레벨 출력 전압의 출력단과 내부 로우 레벨 출력 전압의 출력단 사이에 연결되어, 전압 분배부의 전류와 동일한 양의 전류가 흐른다. 전류 미러는 직렬 회로부에 입력되는 전류와 동일한 양의 전류에 의해 구동되어 전압 분배부에 공급된 전류를 접지로 배출시킨다.

Description

데이터 레벨 안정화 회로{DATA LEVEL STABILIZER}
본 발명은 데이터 레벨 안정화 회로에 관한 것으로, 특히 출력 데이터의 로우 레벨 출력 전압을 안정화시키는 데이터 레벨 안정화 회로에 관한 것이다.
집적회로에서 출력되는 데이터 신호의 노이즈 마진은 하이 레벨 출력 전압(VOH, high level output voltage)과 로우 레벨 출력 전압(VOL, low level output voltage)으로 결정된다. 데이터 신호가 안정하기 위해서는 이 두 전압의 레벨이 지극히 안정적이어야 하는데, 이를 위하여 하이 레벨 출력 전압(VOH)과 로우 레벨 출력 전압(VOL)의 안정화 회로를 이용한다.
도 1은 종래의 데이터 레벨 안정화 회로를 나타낸 회로도이다. 도 1에서 외부 전원 전압(Vterm)은 칩의 외부 즉 PCB 등으로부터 제공되는 전원으로서 주로 1.8V 레벨을 사용한다. 엔모스 트랜지스터(106)가 턴 오프되어 있으므로 저항(104)의 양단에는 모두 외부 전원전압(Vterm)의 1.8V가 나타난다. 엔모스 트랜지스터(110)는 전류 제어 신호(CCtrl)에 의해 턴 온되어 소정의 드레인-소스 전류(Ids)를 발생시킨다. 이 드레인-소스 전류가 로우 레벨 출력 전압(VOL)의 레벨을 결정하며, 그 값은 1.0V이어야 한다. 전류 제어 신호(CCtrl)는 실제로 다단계의 제어 값을 갖는다. 일반적으로 0∼127까지 모두 128 단계의 제어 값을 갖는데, 각 단계마다 엔모스 트랜지스터(110)의 드레인-소스 전류의 크기가 달라진다.
승압 전압(VPP)이 입력되는 레벨 쉬프터(102)는 전류 제어 인에이블 신호(CCEN)에 의해 인에이블되어 두 개의 엔모스 트랜지스터(112)(114)의 각각의 게이트로 부스트(boost) 전압을 출력한다. 승압 전압(VPP)에 의해 부스트된 전압에 의해 턴 온되는 두 개의 엔모스 트랜지스터(112)(114)는 하이 레벨 출력 전압(VOH)과 로우 레벨 출력 전압(VOL)을 Vt에 의한 손실을 전혀 발생시키지 않고 다음 단으로 전달한다.
하이 레벨 출력 전압(VOH)이 엔모스 트랜지스터(112)를 통해 전달되어 만들어진 내부 하이 레벨 출력 전압(VOH_INT)과 로우 레벨 출력 전압(VOL)이 엔모스 트랜지스터(114)를 통해 전달되어 만들어진 내부 로우 레벨 출력 전압(VOL_INT)은 직렬 연결된 두 저항(116)(118)의 양단에 가해진다. 저항 값이 동일한 두 저항(116)(118)이 서로 연결된 노드에서는 내부 하이 레벨 출력 전압(VOH_INT)과 내부 로우 레벨 출력 전압(VOL_INT)의 중간 레벨의 전압 Vmid가 나타난다. 만약 정상적으로 내부 하이 레벨 출력 전압(VOH_INT)이 1.8V이고 내부 로우 레벨 출력 전압(VOL_INT)이 1.0V라면 Vmid는 1.4V가 된다. 역으로, Vmid가 1.4V이면 로우 레벨 출력 전압(VOL)은 1.0V이다. 이때 하이 레벨 출력 전압(VOH)은 1.8V로 고정되어 있다.
비교기(120)의 기준 전압(Vref)은 1.4V이다. 비교기(120)에서 출력되는 전류 제어 선택 신호(CCincr)는 상술한 전류 제어 신호(CCtrl)의 값을 결정한다. 전류 제어 신호(CCtrl)의 제어 값은 처음 0단계부터 시작하여 점차 증가하게 되는데, 비교기(120)는 기준 전압(Vref)과 Vmid를 비교하여 Vmid가 기준 전압(Vref)보다 작으면 전류 제어 신호(CCtrl)의 제어 값을 단계적으로 증가시켜서 Vmid가 1.4V가 될 때의 제어 값을 검출한다. 검출된 제어 값은 실제로 데이터가 출력될 때 로우 레벨 출력 전압(VOL)을 발생시킬 때 참조 제어 값으로 사용된다.
이와 같은 참조 제어 값의 검출 단계에서, 엔모스 트랜지스터(110)의 드레인-소스 전류는 저항(108)을 통해 흐르는 전류 I108과 저항(118)을 통해 흐르는 전류 I118을 합한 것과 같다. 그러나 실제의 데이터 출력 모드에서는 저항(218)을 통해 전류가 흐르지 않으므로 이때의 엔모스 트랜지스터(110)의 드레인-소스 전류는 단순히 저항(108)을 통해 흐르는 전류의 양이다. 따라서 전류 제어 신호(CCtrl)의 제어 값은 전류 I118의 양에 비례하는 크기만큼 높게 설정되어 목적하는 전압 레벨보다 낮은 로우 레벨 출력 전압(VOL)이 얻어지는 것이다.
본 발명에 따른 데이터 레벨 안정화 회로는 전류 제어 모드에서 발생한 오차 크기의 전류를 실제의 데이터 출력 모드에 반영하여 로우 레벨 출력 전압의 레벨을 그 만큼 높여서 오차를 보상하도록 하는데 그 목적이 있다.
이와 같은 목적의 본 발명에 따른 데이터 레벨 안정화 회로는 제 1 및 제 2 전압 발생부와 전압 분배부, 비교기, 제 1 및 제 2 내부 전압 발생부, 직렬 회로부, 전류 미러를 포함하여 이루어진다.
제 1 전압 발생부는 소정 레벨의 하이 레벨 출력 전압을 발생시킨다. 제 2 전압 발생부는 전류 제어 신호의 제어 값에 따른 로우 레벨 출력 전압을 발생시킨다. 전압 분배부는 하이 레벨 출력 전압과 로우 레벨 출력 전압의 중간 레벨 전압을 발생시킨다. 비교기는 소정의 기준 전압과 중간 레벨 전압을 비교하여 전류 제어 신호의 제어 값을 결정한다. 제 1 내부 전압 발생부는 하이 레벨 출력 전압을 입력받아 일정한 크기의 내부 하이 레벨 출력 전압을 발생시킨다. 제 2 내부 전압 발생부는 로우 레벨 출력 전압을 입력받아 일정한 크기의 내부 로우 레벨 출력 전압을 발생시킨다. 직렬 회로부는 내부 하이 레벨 출력 전압의 출력단과 내부 로우 레벨 출력 전압의 출력단 사이에 연결되어, 전압 분배부의 전류와 동일한 양의 전류가 흐른다. 전류 미러는 직렬 회로부에 입력되는 전류와 동일한 양의 전류에 의해 구동되어 전압 분배부에 공급된 전류를 접지로 배출시킨다.
도 1은 종래의 데이터 레벨 안정화 회로를 나타낸 회로도.
도 2는 본 발명에 따른 데이터 레벨 안정화 회로를 나타낸 회로도.
도 3은 본 발명에 따른 데이터 레벨 안정화 회로의 내부 VOH 전압 발생부를 나타낸 회로도.
도 4는 본 발명에 따른 데이터 레벨 안정화 회로의 내부 VOL 전압 발생부를 나타낸 회로도.
도 5는 본 발명에 따른 데이터 레벨 안정화 회로의 바이어스 전압 발생부를 나타낸 회로도.
* 도면의 주요 부분에 대한 부호의 설명 *
102, 202 : 레벨 쉬프터 120, 220 : 비교기
222 : 내부 VOH 발생기 224 : 내부 VOL 발생기
226 : 직렬 회로부 228 : 전류 미러
230 : 바이어스 전압 발생기 Vterm : 외부 전원전압
VPP : 승압 전압 CCEN : 전류 제어 인에이블 신호
CCtrl : 전류 제어 신호 VOH : 하이 레벨 출력 전압
VOL : 로우 레벨 출력 전압 VOH_INT : 내부 하이 레벨 출력 전압
VOL_INT : 내부 로우 레벨 출력 전압 IH : 전류 미러 제어 전류
CCIncr : 전류 제어 선택 신호 Vbias : 바이어스 전압
Vref : 기준 전압
이와 같이 이루어지는 본 발명에 따른 데이터 레벨 안정화 회로의 바람직한 실시예를 도 2 내지 도 5를 참조하여 설명하면 다음과 같다.
먼저 도 2는 본 발명에 따른 데이터 레벨 안정화 회로를 나타낸 회로도이다.
도 2에서 외부 전원 전압(Vterm)은 칩의 외부 즉 PCB 등으로부터 제공되는 전원으로서 주로 1.8V 레벨을 사용한다. 엔모스 트랜지스터(206)가 턴 오프되어 있으므로 저항(204)의 양단에는 모두 외부 전원전압(Vterm)의 1.8V가 나타난다. 엔모스 트랜지스터(210)는 전류 제어 신호(CCtrl)에 의해 턴 온되어 소정의 드레인-소스 전류(Ids)를 발생시킨다. 이 드레인-소스 전류가 로우 레벨 출력 전압(VOL)의 레벨을 결정하며, 그 값은 1.0V이어야 한다. 전류 제어 신호(CCtrl)는 실제로 다단계의 제어 값을 갖는다. 일반적으로 0∼127까지 모두 128 단계의 제어 값을 갖는데, 각 단계마다 엔모스 트랜지스터(210)의 드레인-소스 전류의 크기가 달라진다.
승압 전압(VPP)이 입력되는 레벨 쉬프터(202)는 전류 제어 인에이블 신호(CCEN)에 의해 인에이블되어 두 개의 엔모스 트랜지스터(212)(214)의 각각의 게이트로 부스트(boost) 전압을 출력한다. 승압 전압(VPP)에 의해 부스트된 전압에 의해 턴 온되는 두 개의 엔모스 트랜지스터(212)(214)는 하이 레벨 출력 전압(VOH)과 로우 레벨 출력 전압(VOL)을 Vt에 의한 손실을 전혀 발생시키지 않고 다음 단으로 전달한다.
하이 레벨 출력 전압(VOH)이 엔모스 트랜지스터(212)를 통해 전달되어 만들어진 내부 하이 레벨 출력 전압(VOH_INT)과 로우 레벨 출력 전압(VOL)이 엔모스 트랜지스터(214)를 통해 전달되어 만들어진 내부 로우 레벨 출력 전압(VOL_INT)은 직렬 연결된 두 저항(216)(218)의 양단에 가해진다. 저항 값이 동일한 두 저항(216)(218)이 서로 연결된 노드에서는 내부 하이 레벨 출력 전압(VOH_INT)과 내부 로우 레벨 출력 전압(VOL_INT)의 중간 레벨의 전압 Vmid가 나타난다. 만약 정상적으로 내부 하이 레벨 출력 전압(VOH_INT)이 1.8V이고 내부 로우 레벨 출력 전압(VOL_INT)이 1.0V라면 Vmid는 1.4V가 된다. 역으로, Vmid가 1.4V이면 로우 레벨 출력 전압(VOL)은 1.0V이다. 이때 하이 레벨 출력 전압(VOH)은 1.8V로 고정되어 있다.
또 하이 레벨 출력 전압(VOH)이 엔모스 트랜지스터(212)를 통해 내부 VOH 발생부(222)에 전달되고, 로우 레벨 출력 전압(VOL)은 엔모스 트랜지스터(214)를 통해 내부 VOL 발생부(224)에 전달된다. 이 내부 VOH 발생부(222)와 내부 VOL 발생부(222)는 전류 제어 인에이블 신호(CCEN)에 의해 활성화된다. 즉 전류 제어 모드에서만 동작한다. 내부 VOH 발생부(222)와 내부 VOL 발생부(224)는 바이어스 전압 발생부(230)로부터 바이어스 전압(Vbias)을 공급받는다.
내부 VOH 발생부(222)는 입력된 하이 레벨 출력 전압(VOH)과 동일한 레벨의 내부 하이 레벨 출력 전압(VOH_INT)을 발생시킨다. 내부 VOL 발생부(224)는 입력된 로우 레벨 출력 전압(VOL)과 동일한 레벨의 내부 로우 레벨 출력 전압(VOL_INT)을 발생시킨다. 이 내부 VOH 발생부(222)와 내부 VOL 발생부(224)는 VOH와 VOL이 외부로부터 영향을 받아 변화하더라도, 이에 영향을 받지 않고 항상 일정한 레벨의 내부 하이 레벨 출력 전압(VOH_INT)과 내부 로우 레벨 출력 전압(VOL_INT)을 발생시킨다.
직렬 회로부(226)는 세 개의 저항(232)(234)(236)이 직렬 연결되어 이루어진다. 저항(232)의 일단은 내부 하이 레벨 출력 전압(VOH_INT)에 연결되고 저항(234)과 저항(236) 사이의 노드는 내부 로우 레벨 출력 전압(VOL_INT)에 연결된다. 저항(236)에는 내부 하이 레벨 출력 전압(VOH_INT)에 의한 전류 I2와 내부 로우 레벨 출력 전압(VOL_INT)에 의한 전류 I3을 더한 전류가 흐른다. 직렬 회로부(226)의 저항(232)(234)의 크기는 앞서 설명한 저항(216)(218)의 크기와 같다. 따라서 저항(216)(218)을 통해 흐르는 전류 I1과 직렬 회로부(226)의 전류 I2는 같은 크기이다.
내부 VOH 발생부(222)의 또 다른 출력인 전류 미러 제어 전류(IH)는 내부 하이 레벨 출력 전압(VOH_INT)에 의해 발행하는 전류와 동일한 크기의 전류(즉, I2)이다. 이 전류 미러 제어 전류(IH)는 전류 미러(228)의 구동 소자인 피모스 트랜지스터(238)를 구동한다. 따라서 전류 미러(228)의 능동 부하인 엔모스 트랜지스터(242)에도 I2 만큼의 전류가 흐른다. 이 때문에 노드(246)에 나타나는 하이 레벨 출력 전압(VOH)의 레벨이 전류 I2에 비례하는 크기만큼 낮아진다.
비교기(220)의 기준 전압(Vref)은 1.4V이다. 비교기(220)에서 출력되는 전류 제어 선택 신호(CCincr)는 상술한 전류 제어 신호(CCtrl)의 값을 결정한다. 전류 제어 신호(CCtrl)의 제어 값은 처음 0단계부터 시작하여 점차 증가하게 되는데, 비교기(220)는 기준 전압(Vref)과 Vmid를 비교하여 Vmid가 기준 전압(Vref)보다 작으면 전류 제어 신호(CCtrl)의 제어 값을 단계적으로 증가시켜서 Vmid가 1.4V가 될 때의 제어 값을 검출한다. 이때의 제어 값은 종래의 기술에서와 달리 저항(216)(218)을 통해 흐르는 전류 I1의 영향을 전혀 받지 않고 순수하게 저항(208)을 통해 흐르는 전류의 량에 따른 값이므로, 종래 기술의 문제에서 언급한 것과 같은 오차는 발생하지 않는다.
따라서 이와 같이 검출된 제어 값은 매우 신뢰할 수 있는 제어 값으로서, 실제로 데이터가 출력될 때 로우 레벨 출력 전압(VOL)을 발생시킬 때 참조 제어 값으로 사용된다.
도 3은 본 발명에 따른 데이터 레벨 안정화 회로의 내부 VOH 전압 발생부를 나타낸 회로도이다. 도 3에서 피모스 트랜지스터(302)(304)와 엔모스 트랜지스터(306)(308)(310)는 차동 증폭기로서, 그 출력이 피모스 트랜지스터(312)를 제어하여 도 2의 노드 전압(V244) 즉 하이 레벨 출력 전압(VOH)과 동일한 크기의 내부 하이 레벨 출력 전압(VOH_INT)을 발생시킨다. 피모스 트랜지스터(314)는 전류 제어 모드 동안에는 턴 오프되며, 실제의 데이터 출력 모드에서는 턴 온되어 전류 미러 제어 전류(IH)가 항상 외부 전원 전압(Vterm)에 의한 전류 크기가 되도록 하고, 피모스 트랜지스터(312)를 턴 오프시킨다.
도 4는 본 발명에 따른 데이터 레벨 안정화 회로의 내부 VOL 전압 발생부를 나타낸 회로도이다. 도 4에서 피모스 트랜지스터(402)(404)와 엔모스 트랜지스터(406)(408)(410)는 차동 증폭기로서, 그 출력이 피모스 트랜지스터(412)를 제어하여 도 2의 노드 전압(V246) 즉 로우 레벨 출력 전압(VOL)과 동일한 크기의 내부 로우 레벨 출력 전압(VOL_INT)을 발생시킨다. 피모스 트랜지스터(414)는 전류 제어 모드 동안에는 턴 오프되며, 실제의 데이터 출력 모드에서는 턴 온되어 피모스 트랜지스터(412)를 턴 오프시킨다.
도 5는 본 발명에 따른 데이터 레벨 안정화 회로의 바이어스 전압 발생부를 나타낸 회로도이다. 전류 제어 모드에서 전류 제어 인에이블 신호(CCEN)가 하이 레벨이 되면 인버터(510)의 출력이 로우 레벨이 되어 피모스 트랜지스터(504)를 턴 온시킨다. 턴 온된 피모스 트랜지스터(504)를 통하여 전류원(502)으로부터 바이어스 전압(Vbias)이 공급된다. 실제의 데이터 출력 모드에서는 전류 제어 인에이블 신호(CCEN)가 로우 레벨이 되어 인버터(510)의 출력이 하이 레벨이 되고, 이 때문에 엔모스 트랜지스터(508)가 턴 온되어 바이어스 전압(Vbias)은 0이 된다.
본 발명에 따른 데이터 레벨 안정화 회로는 전류 제어 모드에서 발생한 오차 크기의 전류를 실제의 데이터 출력 모드에 반영하여 로우 레벨 출력 전압의 레벨을 그 만큼 높여서 오차를 보상하는 효과를 제공한다.

Claims (3)

  1. 소정 레벨의 하이 레벨 출력 전압을 발생시키는 제 1 전압 발생부와;
    전류 제어 신호의 제어 값에 따른 로우 레벨 출력 전압을 발생시키는 제 2 전압 발생부와;
    상기 하이 레벨 출력 전압과 상기 로우 레벨 출력 전압의 중간 레벨 전압을 발생시키는 전압 분배부와;
    소정의 기준 전압과 상기 중간 레벨 전압을 비교하여 상기 전류 제어 신호의 제어 값을 결정하는 비교기와;
    상기 하이 레벨 출력 전압을 입력받아 일정한 크기의 내부 하이 레벨 출력 전압을 발생시키는 제 1 내부 전압 발생부와;
    상기 로우 레벨 출력 전압을 입력받아 일정한 크기의 내부 로우 레벨 출력 전압을 발생시키는 제 2 내부 전압 발생부와;
    상기 내부 하이 레벨 출력 전압과 상기 내부 로우 레벨 출력 전압이 양단에 가해져서 상기 전압 분배부와 동일한 크기의 전류가 흐르는 직렬 회로부와;
    상기 직렬 회로부에 흐르는 전류에 의해 구동되어 상기 전압 분배부에 공급된 전류를 접지로 배출시키는 전류 미러를 포함하는 데이터 레벨 안정화 회로.
  2. 청구항 1에 있어서, 상기 제 1 내부 전압 발생부와 상기 제 2 내부 전압 발생부가 차동 증폭기로 구성되는 것이 특징인 데이터 레벨 안정화 회로.
  3. 청구항 1에 있어서, 상기 제 1 내부 전압 발생부와 상기 제 2 내부 전압 발생부가 전류 제어 모드에서만 활성화되는 것이 특징인 데이터 레벨 안정화 회로.
KR1020000022139A 2000-04-26 2000-04-26 데이터 레벨 안정화 회로 KR100333351B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000022139A KR100333351B1 (ko) 2000-04-26 2000-04-26 데이터 레벨 안정화 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000022139A KR100333351B1 (ko) 2000-04-26 2000-04-26 데이터 레벨 안정화 회로

Publications (2)

Publication Number Publication Date
KR20010097769A KR20010097769A (ko) 2001-11-08
KR100333351B1 true KR100333351B1 (ko) 2002-04-19

Family

ID=19666982

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000022139A KR100333351B1 (ko) 2000-04-26 2000-04-26 데이터 레벨 안정화 회로

Country Status (1)

Country Link
KR (1) KR100333351B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5202594A (en) * 1992-02-04 1993-04-13 Motorola, Inc. Low power level converter
KR940012779A (ko) * 1992-11-30 1994-06-24 윤종용 전원장치에 있어서 출력전압의 오차검출회로 및 방법
JPH07271322A (ja) * 1994-03-29 1995-10-20 Toshiba Corp 電圧変換回路
KR970015462A (ko) * 1995-09-21 1997-04-28 에리히 프란케, 칼-하인즈 림벡 트리클로로실란의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5202594A (en) * 1992-02-04 1993-04-13 Motorola, Inc. Low power level converter
KR940012779A (ko) * 1992-11-30 1994-06-24 윤종용 전원장치에 있어서 출력전압의 오차검출회로 및 방법
JPH07271322A (ja) * 1994-03-29 1995-10-20 Toshiba Corp 電圧変換回路
KR970015462A (ko) * 1995-09-21 1997-04-28 에리히 프란케, 칼-하인즈 림벡 트리클로로실란의 제조방법

Also Published As

Publication number Publication date
KR20010097769A (ko) 2001-11-08

Similar Documents

Publication Publication Date Title
US6806690B2 (en) Ultra-low quiescent current low dropout (LDO) voltage regulator with dynamic bias and bandwidth
US5570060A (en) Circuit for limiting the current in a power transistor
US7615977B2 (en) Linear voltage regulator and method of limiting the current in such a regulator
US20020084830A1 (en) Pumping voltage regulation circuit
KR100301629B1 (ko) 레벨시프터에의해최적화된전류미러증폭기를가지는정전압발생기
KR100335496B1 (ko) 낮은 외부전원전압에서도 안정적으로 동작하는내부전압발생회로
KR100818105B1 (ko) 내부 전압 발생 회로
KR100761369B1 (ko) 온도변화 적응형 내부 전원 발생 장치
KR100295055B1 (ko) 전압조정이가능한내부전원회로를갖는반도체메모리장치
JP2004310990A (ja) 基準電圧の発生回路及び内部電圧の発生回路
KR19990087228A (ko) 내부전압 기준출력 구동기
US20040251957A1 (en) Internal voltage generator
US7142045B2 (en) Circuit for generating internal voltage
KR100333351B1 (ko) 데이터 레벨 안정화 회로
US6005379A (en) Power compensating voltage reference
KR100564574B1 (ko) 내부 전압의 전압 레벨을 제어하는 기준 전압 발생 회로및 내부 전압 발생 회로
JP2005268338A (ja) レーザー駆動回路
KR0173942B1 (ko) 정전류 절환 회로
KR100317314B1 (ko) 커런트모드출력드라이버의전압레벨검출회로
JP3296079B2 (ja) バイアス回路
KR20030092584A (ko) 반도체 메모리 장치의 특정 모드에 따라 승압전압의레벨을 조정할 수 있는 승압전압 발생 회로 및 승압전압을발생시키는 방법
US20050104571A1 (en) Power-up signal generating circuit
KR100902121B1 (ko) 내부전원 생성장치
KR20050041197A (ko) 지연 고정 루프의 전원 전압 공급 장치 및 방법
KR100527526B1 (ko) 저전압 동작 특성을 개선한 내부전압 발생장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee