KR100317314B1 - 커런트모드출력드라이버의전압레벨검출회로 - Google Patents

커런트모드출력드라이버의전압레벨검출회로 Download PDF

Info

Publication number
KR100317314B1
KR100317314B1 KR1019980058453A KR19980058453A KR100317314B1 KR 100317314 B1 KR100317314 B1 KR 100317314B1 KR 1019980058453 A KR1019980058453 A KR 1019980058453A KR 19980058453 A KR19980058453 A KR 19980058453A KR 100317314 B1 KR100317314 B1 KR 100317314B1
Authority
KR
South Korea
Prior art keywords
voltage
internal
current
high voltage
nmos transistor
Prior art date
Application number
KR1019980058453A
Other languages
English (en)
Other versions
KR20000042291A (ko
Inventor
최견규
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019980058453A priority Critical patent/KR100317314B1/ko
Publication of KR20000042291A publication Critical patent/KR20000042291A/ko
Application granted granted Critical
Publication of KR100317314B1 publication Critical patent/KR100317314B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16504—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed
    • G01R19/16519—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed using FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 승압전압이나 부스팅 회로가 필요없고, VOH의 전압강하량과 VOL의 전압강하량이 불일치하는 것을 방지하여 보다 정밀한 출력전압의 레벨검출이 가능한 커런트 모드 출력 드라이버의 전압레벨 검출회로를 제공하기 위한 것으로써, 커런트 컨트롤 인에이블 신호가 활성화되면 일정량의 커런트를 발생하는 커런트 생성부와, 상기 커런트와 외부의 패드로부터 데이터 하이 전압(VOH)을 받아 상기 외부에서 인가된 하이 전압과 동일한 내부 하이 전압(VOH_INT)을 출력하는 내부 하이 전압 발생부와, 상기 커런트와 외부의 패드로부터 데이터 로우 전압(VOL)을 받아 상기 외부에서 인가된 로우 전압과 동일한 내부 로우 전압(VOL_INT)을 출력하는 내부 로우 전압 발생부와, 상기 내부 하이 전압 발생부에서 출력된 내부 하이 전압과 상기 내부 로우 전압 발생부에서 출력하는 내부 로우 전압을 받아 상기 전압들의 중간전압값을 만드는 전압 디바이드부와, 상기 중간전압값과 기준전압값을 비교하여 그 차를 검출하는 증폭부를 포함하여 구성된다.

Description

커런트 모드 출력 드라이버의 전압레벨 검출회로{device for dectecting voltage level in current mode output driver}
본 발명은 반도체 장치에 관한 것으로, 특히 데이터의 출력 전압을 조절하는 커런트 모드 출력 드라이버를 사용하는 경우 출력 드라이버를 컨트롤하기 위한 현재의 전압 레벨을 검출하는데 적당한 커런트 모드 출력 드라이버의 전압레벨 검출회로에 관한 것이다.
이하, 첨부된 도면을 참조하여 종래 기술에 따른 출력 전압 레벨 검출장치를설명하기로 한다.
도 1은 종래 커런트 모드 출력 드라이버의 전압레벨 검출회로의 구성도이다.
도 1에서와 같이, 승압 전압(Vpp)과 커런트 컨트롤 인에이블 신호(CCen)를 입력하여 출력으로 부스트(Boost)신호를 발생시키는 레벨 쉬프터(11)와, 패드에서 인가되는 VOH신호가 드레인에 연결되고, 상기 레벨 쉬프터(11)의 출력이 게이트에 연결되고, 소오스는 저항 R1의 일측에 연결되는 제 1 앤모스 트랜지스터(12)와, 패드에서 인가되는 VOL신호가 소오스에 연결되고, 상기 레벨 쉬프터(11)의 출력이 게이트에 연결되고, 드레인은 저항 R2의 일측에 연결되는 제 2 앤모스 트랜지스터(13)와, 상기 저항 R1과 R2를 연결하는 노드 1의 전압(Vmid)과 기준전압(Vref)을 받아 그 차이만큼 증폭하여 출력하는 증폭부(14)로 구성된다.
여기서, 상기 저항 R1과 저항 R2에 의해 전압 디바이드부(15)가 구성된다.
이와 같이 구성된 종래 커런트 모드 출력 드라이버의 전압레벨 검출회로의 동작을 설명하면 다음과 같다.
먼저, 레벨 쉬프터(11)는 승압 전압(Vpp)을 제 1 앤모스 트랜지스터(12)와 제 2 앤모스 트랜지스터(13)의 게이트에 인가해준다.
커런트 컨트롤 인에이블 신호(CCen)가 로우(low)에서 하이(high)로 천이되면 레벨 쉬프터(11)의 출력단에는 상기 승압 전압(Vpp)이 인가된다.
이와 같이, 레벨 쉬프터(11)가 승압 전압(Vpp)을 제 1, 제 2 앤모스 트랜지스터(12,13)에 인가해주는 것은 패드에서 인가되는 VOH가 제 1 앤모스트랜지스터(12)를 통과할 때, 그리고 VOL신호가 제 2 앤모스 트랜지스터(13)를 통과할 때, 전압강하를 최소화하기 위한 것이다.
또한, 상기 승압 전압(Vpp)은 메모리 소자에서는 메모리 코어에서 사용하는 승압 전압(Vpp)을 그대로 사용할 수 있고, 메모리 소자가 아닌 경우에는 자체적으로 부스팅(Boosting)회로를 추가하여 생성시킬 수 있다.
여기서, 상기 VOH신호는 출력 데이터의 하이 전압이고, VOL신호는 출력 데이터의 로우 전압을 말한다.
이어서, 상기 제 1 앤모스 트랜지스터(12) 및 제 2 앤모스 트랜지스터(13)를 통과한 VOH신호와 VOL신호는 각각 저항 R1과 저항 R2에 의해 디바이드(divide)되어 Vmid전압을 생성한다.
따라서, 상기 증폭부(14)는 Vmid전압과 기준전압(Vref)을 입력으로 하여 그 차이를 감지하고 기준전압에 대해 Vmid전압의 크고 낮음을 판정하여 그 결과를 내보낸다.
그러나 상기와 같은 종래 커런트 모드 출력 드라이버의 전압레벨 검출회로는 다음과 같은 문제점이 있었다.
종래 기술에 의하면, 먼저 승압 전압(Vpp)이 필요하고, 또한 외부의 VOH, VOL전압이 각각의 앤모스 트랜지스터를 통과할 때 전압 강하는 필연적으로 발생하는데, 이때 전압 강하의 정도가 VOH와 VOL이 서로 다르기 때문에 저항 R1과 저항 R2의 값을 서로 다르게 조절하여 Vmid전압이 VOH와 VOL의 중간값이 되도록 조절해 주어야 한다.
또한, 상기 전압 강하의 차이를 줄이기 위해 앤모스 트랜지스터 대신에 CMOS타입의 트랜스퍼 게이트를 사용하는 것이 가능한데, 이는 래치-업을 유발하여 소자의 신뢰성을 저하시키는 요인으로 작용할 수가 있다.
본 발명은 상기한 종래의 문제점을 해결하기 위해 안출한 것으로, 승압 전압이나 부스팅 회로가 필요 없고, VOH의 전압 강하량과 VOL의 전압 강하량이 불일치하는 것을 방지하여 보다 정밀한 출력전압의 레벨검출이 가능한 커런트 모드 출력 드라이버의 전압레벨 검출회로를 제공하는데 그 목적이 있다.
도 1은 종래 기술에 따른 커런트 모드 출력 드라이버의 전압레벨 검출회로의 구성도
도 2는 본 발명의 커런트 모드 출력 드라이버의 전압레벨 검출회로의 구성도
도면의 주요부분에 대한 부호의 설명
21 : 커런트 생성부 22 : 내부 하이 전압 발생부
23 : 내부 로우 전압 발생부 24 : 전압 디바이드부
25 : 증폭부
상기의 목적을 달성하기 위한 본 발명의 커런트 모드 출력 드라이버의 전압레벨 검출회로는 커런트 컨트롤 인에이블 신호가 활성화되면 일정량의 커런트를 발생하는 커런트 생성부와, 상기 커런트와 외부의 패드로부터 데이터 하이 전압(VOH)을 받아 상기 외부에서 인가된 하이 전압과 동일한 내부 하이 전압(VOH_INT)을 출력하는 내부 하이 전압 발생부와, 상기 커런트와 외부의 패드로부터 데이터 로우 전압(VOL)을 받아 상기 외부에서 인가된 로우 전압과 동일한 내부 로우 전압(VOL_INT)을 출력하는 내부 로우 전압 발생부와, 상기 내부 하이 전압 발생부에서 출력된 내부 하이 전압과 상기 내부 로우 전압 발생부에서 출력하는 내부 로우 전압을 받아 상기 전압들의 중간전압값을 만드는 전압 디바이드부와, 상기 중간전압값과 기준전압값을 비교하여 그 차를 검출하는 증폭부를 포함하여 구성된다.
이하, 본 발명의 커런트 모드 출력 드라이버의 전압레벨 검출회로를 첨부된 도면을 참조하여 설명하기로 한다.
도 2는 본 발명의 커런트 모드 출력 드라이버의 전압레벨 검출회로의 회로적 구성도이다.
본 발명의 커런트 모드 출력 드라이버의 전압레벨 검출회로는 크게 커런트 생성부(21)와, 내부 VOH전압 발생부(22)와, 내부 VOL전압 발생부(23)와, 전압 디바이드부(24)와, 증폭부(25)로 구성된다.
여기서, 상기 커런트 생성부(21)는 커런트 소오스(21a)와 시리얼하게 연결되고, 반전된 커런트 컨트롤 인에이블 신호(CCen)에 의해 동작하는 제 1 피모스 트랜지스터(21b)와, 상기 제 1 피모스 트랜지스터(21b)와 접지단 사이에 시리얼하게 연결된 제 1 앤모스 트랜지스터(21c)로 구성된다.
여기서, 상기 제 1 앤모스 트랜지스터(21c)는 드레인과 게이트가 공통으로 연결되어 다이오드와 같은 기능을 수행하여 커런트 소오스(21a)로부터 나오는 커런트를 내부 VOH전압 발생부(22)와 내부 VOL전압 발생부(23)로 전달한다.
한편, 상기 제 1 피모스 트랜지스터(21b)를 턴-온시키기 위해 커런트 컨트롤 인에이블 신호를 반전시키는 인버터(21d)가 더 구성되고, 상기 제 1 앤모스 트랜지스터(21c)의 게이트에 드레인이 연결되며 소오스는 접지단에 연결되고, 상기 인버터(21d)의 출력신호에 의해 컨트롤되는 제 2 피모스 트랜지스터(21e)가 더 구성된다.
상기 내부 VOH전압 생성부(22)는 커런트 미러형의 증폭기(26)와 피모스 트랜지스터 및 저항으로 구성된다.
상기 커런트 미러형의 증폭기(26)는 상기 제 1 앤모스 트랜지스터(21c)의 게이트 전압을 입력으로 하는 제 2 앤모스 트랜지스터(27)와, 전원단(Vcc)과 상기 제 2 앤모스 트랜지스터(27) 사이에 시리얼하게 연결된 제 3 피모스 트랜지스터(28) 및 제 3 앤모스 트랜지스터(29)와, 상기 제 3 피모스 트랜지스터(28) 및 제 3 앤모스 트랜지스터(29)와 마주보고 형성된 제 4 피모스 트랜지스터(30) 및 제 4 앤모스 트랜지스터(31)로 구성된다.
여기서, 상기 제 3 앤모스 트랜지스터(29)의 게이트에는 외부의 패드로부터 인가되는 외부 VOH전압이 인가되어 상기 제 4 앤모스 트랜지스터(31)의 게이트에 상기 외부 VOH전압과 동일한 레벨의 내부 VOH전압(VOH_INT)이 유기된다.
한편, 내부 VOH전압 발생부(22)는 상기 증폭기(26)의 출력전압에 의해 동작하여 상기 제 4 앤모스 트랜지스터(31)의 게이트에 생성된 VOH_INT전압의 레벨을 보상하기 위한 레벨보상부(32)가 더 구성되며 상기 레벨보상부(32)는 제 5 피모스 트랜지스터로 이루어진다.
즉, 상기 레벨보상부(32)는 상기 VOH_INT전압이 패드로부터 인가되는 외부 VOH전압보다 낮을 경우에 대비해서 전원전압을 흘려보내 VOL_INT전압의 레벨을 보상한다.
그리고 상기 제 5 피모스 트랜지스터로 이루어진 레벨 보상부(32)와 접지단 사이에 저항 R3이 연결된다.
그리고 상기 커런트 컨트롤 인에이블 신호에 의해 동작하는 제 6 피모스 트랜지스터(33)의 드레인이 레벨보상부(32)를 구성하고 있는 상기 제 5 피모스 트랜지스터의 게이트에 연결된다.
상기 제 6 피모스 트랜지스터(33)는 커런트 컨트롤 인에이블 신호가 하이상태인 구간에서는 항상 오프상태로 존재한다.
한편, 내부 VOL전압 발생부(23)는 상기 내부 VOH전압 발생부(22)와 동일한 구성을 갖는다. 다만, 내부 VOH전압 발생부(22)의 제 3 앤모스 트랜지스터(29)에 해당하는 내부 VOL전압 발생부(23)의 제 3 앤모스 트랜지스터(29a)의 게이트에는 외부에서 인가되는 VOL전압이 인가되고, 상기 내부 VOH전압 발생부(22)의 제 4 앤모스 트랜지스터(31)에 해당하는 내부 VOL전압 발생부(23)의 제 4 앤모스 트랜지스터(31a)의 게이트에는 패드로부터 인가되는 VOL전압과 동일 레벨의 내부 VOL전압(VOL_INT)이 유기된다.
이와 같이, 내부 VOH전압 발생부(22) 및 내부 VOL전압 발생부(23)에 의해 발생된 내부 전압(VOH_INT전압 및 VOL_INT전압)은 상기 전압 디바이드부(24)에 의해서 중간값으로 결정되는데, 상기 전압 디바이드부(24)는 두 개의 저항(R4,R5)으로 구성된다.
즉, VOH_INT전압을 디바이드하는 저항 R4와, VOL_INT전압을 디바이드하는 저항 R5로 이루어지며, 저항 R4와 R5 사이의 노드 2의 전압(Vmid)은 상기 VOH_INT전압과 VOL_INT전압의 중간값이 된다.
상기 노드 2의 전압인 Vmid전압은 증폭부(25)의 일단자로 입력되어 기준전압(Vref)과 비교된다.
한편, 상기 증폭부(25)는 기준전압과 입력되는 Vmid전압을 비교하여 그 차를 검출한다.
이와 같이 구성된 본 발명의 출력전압 레벨 검출회로의 동작을 설명하면 다음과 같다.
먼저, 커런트 컨트롤 인에이블 신호(CCen)가 하이로 천이되면 커런트 생성부(21)는 제 1 피모스 트랜지스터(21b)가 턴-온되고 제 1 피모스 트랜지스터(21b)와 시리얼하게 제 1 앤모스 트랜지스터(21c)를 통해 커런트 소오스(21a)로부터 출력되는 일정한 커런트를 내부 하이 전압 발생부(22)와 내부 로우 전압 발생부(23)로 전달한다.
이어, 내부 VOH전압 발생부(22)는 커런트 소오스 생성부(21)로부터 전달된 커런트와 외부의 패드로부터 인가되는 외부 VOH전압을 입력으로 받아 내부 VOH전압(VOH_INT)을 생성하고, 내부 VOL전압 발생부(23)는 커런트 소오스 생성부(21)로부터 전달된 커런트와 외부의 패드로부터 인가되는 외부 VOL전압을 입력으로 받아 내부 VOL전압(VOL_INT)을 출력한다.
한편, 내부 VOH전압 발생부(22)는 커런트 미러형의 증폭기(26)의 출력전압에 의해 동작하여 제 4 앤모스 트랜지스터(31)의 게이트에 생성된 VOH_INT전압을 레벨 보상부(32)를 이용하여 보상한다.
즉, 상기 레벨보상부(32)는 상기 VOH_INT전압이 패드로부터 인가되는 외부 VOH전압보다 낮을 경우에 대비해서 전원전압(Vcc)을 흘려보내 VOH_INT전압의 레벨을 보상한다.
그리고 상기 내부 VOH전압 발생부(22)에서 출력된 VOH_INT전압은 전압 디바이드부(24)를 구성하는 저항 R4의 일측에 인가되고, 상기 내부 VOL전압 발생부(23)에서 출력된 VOL_INT전압은 저항 R5의 일측에 인가된다.
여기서 상기 저항 R4와 저항 R5의 저항값이 동일하다면, 상기 저항 R4와 R5 사이의 노드 2의 전압인 Vmid 전압은 정확하게 VOH_INT전압과 VOL_INT전압의 중간값이 된다.
이어, 상기 전압 디바이드부(24)는 VOH_INT전압과 VOL_INT전압의 중간값인 Vmid전압을 증폭부(25)로 인가한다.
그리고 상기 증폭부(25)는 전압 디바이드부(24)에서 인가된 Vmid 전압과 이미 설정된 기준전압(Vref)을 비교하여 출력신호로써, CMOS로직 신호인 CCIncr 신호를 출력한다.
여기서 상기 CCIncr 신호는 현재의 VOL_INT전압이 타겟 VOH_INT전압보다 높은지 아니면 낮은지를 판단하는 기준이 된다.
이상에서 상술한 바와 같이, 본 발명의 커런트 모드 출력 드라이버의 전압레벨 검출회로는 다음과 같은 효과가 있다.
첫째, 내부 승압 전압이나 부스팅 회로가 필요치 않다.
둘째, 전압강하의 차이로 인한 오차를 방지할 수가 있어 정확한 출력전압의 검출이 가능하다.

Claims (10)

  1. 커런트 컨트롤 인에이블 신호가 활성화되면 일정량의 커런트를 발생하는 커런트 생성부와,
    상기 커런트와 외부의 패드로부터 데이터 하이 전압(VOH)을 받아 상기 외부에서 인가된 하이 전압과 동일한 내부 하이 전압(VOH_INT)을 출력하는 내부 하이 전압 발생부와,
    상기 커런트와 외부의 패드로부터 데이터 로우 전압(VOL)을 받아 상기 외부에서 인가된 로우 전압과 동일한 내부 로우 전압(VOL_INT)을 출력하는 내부 로우 전압 발생부와,
    상기 내부 하이 전압 발생부에서 출력된 내부 하이 전압과 상기 내부 로우 전압 발생부에서 출력하는 내부 로우 전압을 받아 상기 전압들의 중간전압값을 만드는 전압 디바이드부와,
    상기 중간전압값과 기준전압값을 비교하여 그 차를 검출하는 증폭부를 포함하여 구성되는 것을 특징으로 하는 커런트 모드 출력 드라이버의 전압레벨 검출회로.
  2. 제 1 항에 있어서, 상기 커런트 생성부는 일정한 커런트를 발생하는 커런트 소오스와,
    상기 커런트 소오스와 시리얼하게 연결되고, 반전된 커런트 컨트롤 인에이블 신호에 의해 동작하는 제 1 피모스 트랜지스터와,
    상기 제 1 피모스 트랜지스터와 접지단 사이에 시리얼하게 연결되며 게이트와 드레인이 공통 접속된 제 1 앤모스 트랜지스터로 구성되는 것을 특징으로 하는 커런트 모드 출력 드라이버의 전압레벨 검출회로.
  3. 제 2 항에 있어서, 상기 제 1 앤모스 트랜지스터는 드레인과 게이트가 공통으로 연결되어 다이오드와 같은 기능을 수행하여 커런트 소오스로부터 나오는 커런트를 상기 내부 VOH전압 발생부와 상기 내부 VOL전압 발생부로 전달하는 것을 특징으로 하는 커런트 모드 출력 드라이버의 전압레벨 검출회로.
  4. 제 2 항에 있어서, 상기 제 1 피모스 트랜지스터를 턴-온시키기 위해 커런트 컨트롤 인에이블 신호를 반전시키는 인버터가 더 구성되는 것을 특징으로 하는 커런트 모드 출력 드라이버의 전압레벨 검출회로.
  5. 제 1 항에 있어서, 상기 내부 하이 전압 발생부는 상기 제 1 앤모스 트랜지스터의 게이트전압을 입력으로 하는 제 2 앤모스 트랜지스터와, 전원단과 상기 제 2 앤모스 트랜지스터 사이에 시리얼하게 연결된 제 2 피모스 트랜지스터 및 제 3 앤모스 트랜지스터와, 상기 제 2 피모스 트랜지스터 및 제 3 앤모스 트랜지스터와마주보고 형성된 제 3 피모스 트랜지스터 및 제 4 앤모스 트랜지스터로 구성된 커런트 미러형 증폭기와,
    상기 커런트 미러형 증폭기의 출력전압에 의해 동작하여 상기 제 4 앤모스 트랜지스터의 게이트에 생성된 내부 하이 전압(VOH_INT)의 레벨을 보상하기 위한 레벨보상부와,
    상기 레벨 보상부와 접지단 사이에 연결된 저항소자로 구성되는 것을 특징으로 하는 커런트 모드 출력 드라이버의 전압레벨 검출회로.
  6. 제 5 항에 있어서, 상기 레벨보상부는 상기 커런트 미러형 증폭기의 출력에 의해 동작이 결정되는 피모스 트랜지스터로 구성되는 것을 특징으로 하는 커런트 모드 출력 드라이버의 전압레벨 검출회로.
  7. 제 5 항에 있어서, 상기 제 3 앤모스 트랜지스터의 게이트에는 외부의 패드로부터 인가되는 외부 VOH전압이 인가되어 상기 제 4 앤모스 트랜지스터의 게이트에 상기 외부 VOH전압과 동일한 레벨의 내부 VOH전압(VOH_INT)이 유기되는 것을 특징으로 하는 커런트 모드 출력 드라이버의 전압레벨 검출회로.
  8. 제 5 항에 있어서, 상기 레벨보상부는 상기 제 4 앤모스 트랜지스터의 게이트에 유기된 상기 내부 하이 전압(VOH_INT)전압이 패드로부터 인가되는 외부 VOH전압보다 낮을 경우에 전원전압을 흘려보내 상기 내부 하이 전압의 레벨을 보상하는 것을 특징으로 하는 커런트 모드 출력 드라이버의 전압레벨 검출회로.
  9. 제 1 항에 있어서, 내부 로우 전압 발생부는 상기 내부 하이 전압 발생부와 동일한 구성을 가지며, 상기 내부 하이 전압 발생부의 상기 제 3 앤모스 트랜지스터에 해당하는 내부 로우 전압 발생부의 제 3 트랜지스터의 게이트에는 외부의 패드에서 인가되는 데이터 로우 전압이 인가되고, 상기 내부 하이 전압 발생부의 상기 제 4 앤모스 트랜지스터에 해당하는 내부 로우 전압 발생부의 제 4 앤모스 트랜지스터의 게이트에는 상기 패드로부터 인가되는 데이터 로우 전압과 동일 레벨의 내부 로우 전압(VOL_INT)이 유기되는 것을 특징으로 하는 커런트 모드 출력 드라이버의 전압레벨 검출회로.
  10. 제 1 항에 있어서, 상기 전압 디바이드부는 상기 내부 하이 전압을 디바이드하는 저항소자와 상기 내부 로우 전압을 디바이드하는 저항소자로 이루어지며 상기 저항 소자는 시리얼하게 연결되는 것을 특징으로 하는 커런트 모드 출력 드라이버의 전압레벨 검출회로.
KR1019980058453A 1998-12-24 1998-12-24 커런트모드출력드라이버의전압레벨검출회로 KR100317314B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980058453A KR100317314B1 (ko) 1998-12-24 1998-12-24 커런트모드출력드라이버의전압레벨검출회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980058453A KR100317314B1 (ko) 1998-12-24 1998-12-24 커런트모드출력드라이버의전압레벨검출회로

Publications (2)

Publication Number Publication Date
KR20000042291A KR20000042291A (ko) 2000-07-15
KR100317314B1 true KR100317314B1 (ko) 2002-01-15

Family

ID=19565538

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980058453A KR100317314B1 (ko) 1998-12-24 1998-12-24 커런트모드출력드라이버의전압레벨검출회로

Country Status (1)

Country Link
KR (1) KR100317314B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100720237B1 (ko) * 2001-06-30 2007-05-22 주식회사 하이닉스반도체 반도체 메모리 소자의 레벨 시프터회로

Also Published As

Publication number Publication date
KR20000042291A (ko) 2000-07-15

Similar Documents

Publication Publication Date Title
JP3139542B2 (ja) 参照電圧発生回路
KR100792370B1 (ko) 내부전압 발생 장치
US8390265B2 (en) Circuit for generating reference voltage of semiconductor memory apparatus
KR19990030235A (ko) 듀얼 게이트 트랜지스터 소자를 사용한 일정한 전류의 ｃｍｏｓ 출력 구동 회로
US20190312575A1 (en) Biasing cascode transistors of an output buffer circuit for operation over a wide range of supply voltages
KR100761369B1 (ko) 온도변화 적응형 내부 전원 발생 장치
US7106112B2 (en) Apparatus for generating power-up signal
US7057446B2 (en) Reference voltage generating circuit and internal voltage generating circuit for controlling internal voltage level
US20040251957A1 (en) Internal voltage generator
US6940335B2 (en) Constant-voltage circuit
KR100317314B1 (ko) 커런트모드출력드라이버의전압레벨검출회로
US6005379A (en) Power compensating voltage reference
KR100223849B1 (ko) 반도체 메모리장치
US20030071661A1 (en) Input circuit
KR100390994B1 (ko) 반도체 메모리 소자의 전압 발생장치
KR20080003048A (ko) 기준 전압 발생 회로
KR950012703A (ko) 반도체 메모리 장치의 데이타 입력 버퍼
US20020180514A1 (en) Power supply auxiliary circuit
KR100500947B1 (ko) 전압 감지 장치
JP3673190B2 (ja) 電圧発生回路、半導体装置及び電圧発生回路の制御方法
US20050104571A1 (en) Power-up signal generating circuit
KR20090047700A (ko) 기준전압 발생회로
KR100333351B1 (ko) 데이터 레벨 안정화 회로
KR100892634B1 (ko) 전압 검출 장치 및 이를 포함하는 내부 전압 발생 장치
JPH03222195A (ja) センス増幅回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee