KR100332515B1 - 인쇄회로기판의 적층공정 - Google Patents

인쇄회로기판의 적층공정 Download PDF

Info

Publication number
KR100332515B1
KR100332515B1 KR1020000028926A KR20000028926A KR100332515B1 KR 100332515 B1 KR100332515 B1 KR 100332515B1 KR 1020000028926 A KR1020000028926 A KR 1020000028926A KR 20000028926 A KR20000028926 A KR 20000028926A KR 100332515 B1 KR100332515 B1 KR 100332515B1
Authority
KR
South Korea
Prior art keywords
copper foil
prepreg
lamination process
copper
inner layer
Prior art date
Application number
KR1020000028926A
Other languages
English (en)
Other versions
KR20010107414A (ko
Inventor
정창보
박정권
소현주
이선용
Original Assignee
전세호
주식회사 심텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전세호, 주식회사 심텍 filed Critical 전세호
Priority to KR1020000028926A priority Critical patent/KR100332515B1/ko
Publication of KR20010107414A publication Critical patent/KR20010107414A/ko
Application granted granted Critical
Publication of KR100332515B1 publication Critical patent/KR100332515B1/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 인쇄회로기판의 적층공정에 관한 것으로, 다수의 기판들을 분리하기 위한 서스판(17)에 동도금하여 동박(15)을 입히는 단계와, 상기와 같이 동박 (15)이 입혀진 서스판(17)을 각 기판 사이에 끼운채로 레이업시키는 단계 및, 상기 레이업된 기판들을 가압가열하여 서스판(17)에 입혀진 동박(15)을 프리프레그(13)를 매개로 내층기판(11)에 접착시키는 단계를 포함하여 구성되어, 외층으로 가공할 동박의 두께를 얇게 하는 것이 가능하여 미세회로 구현이 용이한 효과가 있다.

Description

인쇄회로기판의 적층공정{Lamination process in PCB}
본 발명은 인쇄회로기판의 적층공정에 관한 것으로, 좀더 상세하게는 내층기판과 프리프레그 및 외층으로 가공할 동박등을 하나로 접착시키는 공정에 관한 것이다.
일반적으로, 회로가 만들어진 내층기판과 프리프레그 및 동박을 설계 좌표에 의거 겹쳐쌓는 작업을 레이업(lay up)이라 하고 이와 같은 레이업이 끝난 상태에서 프레스기를 이용하여 적층공정을 수행한다.
종래 기술에 따른 적층공정은 도 1에 도시된 바와 같이, 내층기판(1)과, 프리프레그(3), 동박(5) 및, 서스판(7)을 설계 좌표에 의거 겹쳐 쌓는 레이업 과정을거친 다음 미도시된 프레스기를 이용하여 진공상태에서 가압가열하여 상기 프리프레그(3)를 용융경화시킴으로써, 프리프레그(3)를 매개로 내층기판(1)과 동박(5)을 접착한다.
이때, 상기 프리프레그(5)는 내층기판(1)과 동박(5)을 접착시켜줌과 동시에 절연층의 역할도 한다. 또한, 상기 동박(5)은 12, 18, 36, 또는 72㎛의 것이 사용되는데, 광택면과 트리트(treat)면이 있으며 상기 트리트면은 프리프레그(3)와 접착이 잘되도록 처리되어 있다.
그러나, 상기한 바와 같은 종래 기술에 따른 적층공정에서는 서스판과 프리프레그 사이에 동박을 삽입시킨 다음 가압가열하여 프리프레그를 매개로 동박을 내층기판에 접착함에 따라 두께가 얇은 동박을 사용하기가 어렵고, 이와 같이 동박의 두께를 얇게 하기가 어려움에 따라 상기 동박에 미세회로를 구현하기가 어려운 문제점이 있었다.
이에, 본 발명은 상기와 같은 종래의 제 문제점을 해소하기 위해 안출된 것으로, 동도금에 의해 동박이 입혀진 서스판을 이용하여 내층기판에 동박을 접착함으로써, 외층으로 가공할 동박을 두께를 얇게 할 수 있어 미세회로의 구현이 용이한 인쇄회로기판의 적층공정에 관한 것이다.
이러한 목적을 달성하기 위한 본 발명에 따른 인쇄회로기판의 적층공정은, 내층기판과 프리프레그 및 외층으로 가공할 동박을 하나로 접착시키는 적층공정에 있어서, 다수의 기판들을 분리하기 위한 서스판에 동도금하여 동박을 입히는 단계와, 상기와 같이 동박이 입혀진 서스판을 각 기판 사이에 끼운채로 레이업시키는 단계 및, 상기 레이업된 기판들을 가압가열하여 서스판에 입혀진 동박을 프리프레그를 매개로 내층기판에 접착시키는 단계를 포함하여 구성된 것을 특징으로 한다.
도 1은 종래 기술에 따른 적층공정을 설명하기 위한 개략도,
도 2는 본 발명에 따른 적층공정을 설명하기 위한 개략도이다.
<도면의 주요 부분에 대한 부호의 설명>
1 : 내층기판 13 : 프리프레그
15 : 동박 17 : 서스판
이하, 첨부된 도면을 참조하여 본 발명에 따른 적층공정을 상세히 설명하면 다음과 같다.
도 2는 본 발명에 따른 인쇄회로기판의 적층공정을 설명하기 위한 개략도로서, 상기 도 2에 도시된 바와 같이, 본 발명에 따른 적층공정은, 내층기판(11)과, 프리프레그(13), 동도금에 의해 동박(15)이 입혀진 서스판(17)을 설계 좌표에 의거 겹쳐 쌓는 레이업 과정을 거친 다음 미도시된 프레스기를 이용하여 진공상태에서 가압가열하여 상기 프리프레그(13)를 용융경화시킴으로써, 프리프레그(13)를 매개로 내층기판(11)과 동박(15)을 접착한다.
이때, 상기 프리프레그(13)는 내층기판(11)과 동박(15)을 접착시켜줌과 동시에 절연층의 역할도 한다. 또한, 상기 서스판(17)은 스테인레스재 등과 같은 전기동도금이 가능한 재질로 구현되어 전기 동도금에 의해 약 3∼5㎛의 동박(15)을 입히는 것이 가능할 뿐만 아니라 상기 서스판(17)의 표면에는 크롬도금이 되어 있어 적층시 상기 서스판(17)에 입혀진 동박(15)이 서스판(17)으로부터 잘 분리되어 프리프레그(13)에 접착되도록 한다.
이상에서 설명한 바와 같이 본 발명에 따르면, 동도금에 의해 동박이 입혀진서스판을 이용하여 내층기판에 동박을 접착함으로써, 외층으로 가공할 동박을 두께를 얇게 할 수 있어 미세회로의 구현이 용이할 뿐만 아니라 적층시 서스판이나 더스트(dust)의 유입으로 발생되는 동박표면의 결함(dent 등)을 완전히 제거할 수 있는 효과가 있다.

Claims (2)

  1. 내층기판과 프리프레그 및 외층으로 가공할 동박을 하나로 접착시키는 적층공정에 있어서,
    다수의 기판들을 분리하기 위한 서스판에 동도금하여 동박을 입히는 단계와, 상기와 같이 동박이 입혀진 서스판을 각 기판 사이에 끼운채로 레이업시키는 단계 및, 상기 레이업된 기판들을 가압가열하여 서스판에 입혀진 동박을 프리프레그를 매개로 내층기판에 접착시키는 단계를 포함하여 구성된 것을 특징으로 하는 인쇄회로기판의 적층공정.
  2. 제 1 항에 있어서,
    상기 서스판은 전기 동도금이 가능한 재질로 이루어진 것을 특징으로 하는 인쇄회로기판의 적층공정.
KR1020000028926A 2000-05-29 2000-05-29 인쇄회로기판의 적층공정 KR100332515B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000028926A KR100332515B1 (ko) 2000-05-29 2000-05-29 인쇄회로기판의 적층공정

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000028926A KR100332515B1 (ko) 2000-05-29 2000-05-29 인쇄회로기판의 적층공정

Publications (2)

Publication Number Publication Date
KR20010107414A KR20010107414A (ko) 2001-12-07
KR100332515B1 true KR100332515B1 (ko) 2002-04-13

Family

ID=19670655

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000028926A KR100332515B1 (ko) 2000-05-29 2000-05-29 인쇄회로기판의 적층공정

Country Status (1)

Country Link
KR (1) KR100332515B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030048281A (ko) * 2001-12-11 2003-06-19 파이어니어 테크놀로지 엔지니어링 컴퍼니 리미티드 동박 적층판의 제조 방법
KR20030048283A (ko) * 2001-12-11 2003-06-19 파이어니어 테크놀로지 엔지니어링 컴퍼니 리미티드 동박 적층판의 제조 방법
KR20200023024A (ko) 2018-08-24 2020-03-04 주식회사 디에이피 인쇄회로기판의 빌드업 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102639394B1 (ko) 2022-03-04 2024-02-22 대덕전자 주식회사 회로기판 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030048281A (ko) * 2001-12-11 2003-06-19 파이어니어 테크놀로지 엔지니어링 컴퍼니 리미티드 동박 적층판의 제조 방법
KR20030048283A (ko) * 2001-12-11 2003-06-19 파이어니어 테크놀로지 엔지니어링 컴퍼니 리미티드 동박 적층판의 제조 방법
KR20200023024A (ko) 2018-08-24 2020-03-04 주식회사 디에이피 인쇄회로기판의 빌드업 방법

Also Published As

Publication number Publication date
KR20010107414A (ko) 2001-12-07

Similar Documents

Publication Publication Date Title
TWI233771B (en) Flexible rigid printed circuit board and method of fabricating the board
KR101377060B1 (ko) 캐리어를 갖는 금속 호일
JP2002541652A (ja) 多層ラミネートおよびこれの製造方法
CN100505988C (zh) 印刷线路板屏蔽层与补强材料之间的结合方法
KR100332515B1 (ko) 인쇄회로기판의 적층공정
EP0087551B1 (en) Method for stripping peel-apart conductive structure
JPH05102630A (ja) キヤリア付銅箔の製造方法及びそれを用いた銅張積層板
JP4582436B2 (ja) 水溶性樹脂キャリア付銅箔及び該銅箔を使用したプリント基板
JP2000332387A (ja) プリント配線基板の製造方法
EP0687405A1 (en) Drum-side treated metal foil and laminate for use in printed circuit boards and methods of manufacture
CN106028682B (zh) 一种pcb镀孔方法
US20030102077A1 (en) Method for manufacturing a copper-clad laminate
JP2003092461A (ja) プリント配線板の製造方法
JP2001102693A (ja) 極薄銅箔を用いたフレキシブルプリント配線板用基板及びその製造方法
KR101055571B1 (ko) 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
JPH10178241A (ja) プリント配線板及びその製造方法
KR102497868B1 (ko) Uv 캐리어 필름 및 롤투롤 방법을 이용한 연성회로기판의 제조방법
CN101420824A (zh) 一种在pcb基板上形成线路的方法
KR100206377B1 (ko) 공정단축이 가능한 다층 인쇄회로기판의 적층방법
KR20010074011A (ko) 리지드 플렉시블 인쇄회로기판의 제조방법
KR102539011B1 (ko) 연성인쇄회로기판 제조 방법
CN113725148B (zh) 一种无芯基板的制作方法
JP2005064110A (ja) 電子部品用部材並びにこれを用いた電子部品
JP3840744B2 (ja) 多層板の製造方法
KR20100048278A (ko) 인쇄회로기판 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130402

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140402

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160324

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20170321

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20180326

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20190322

Year of fee payment: 18