KR100330314B1 - 질화갈륨계화합물반도체레이저및그제조방법 - Google Patents

질화갈륨계화합물반도체레이저및그제조방법 Download PDF

Info

Publication number
KR100330314B1
KR100330314B1 KR1019970035238A KR19970035238A KR100330314B1 KR 100330314 B1 KR100330314 B1 KR 100330314B1 KR 1019970035238 A KR1019970035238 A KR 1019970035238A KR 19970035238 A KR19970035238 A KR 19970035238A KR 100330314 B1 KR100330314 B1 KR 100330314B1
Authority
KR
South Korea
Prior art keywords
layer
current blocking
current
blocking layer
semiconductor laser
Prior art date
Application number
KR1019970035238A
Other languages
English (en)
Other versions
KR980012752A (ko
Inventor
마사유키 이시카와
마사히로 야마모토
신야 누노우에
조지 니시오
겐이치 하타코시
히데토시 후지모토
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR980012752A publication Critical patent/KR980012752A/ko
Application granted granted Critical
Publication of KR100330314B1 publication Critical patent/KR100330314B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2004—Confining in the direction perpendicular to the layer structure
    • H01S5/2009—Confining in the direction perpendicular to the layer structure by using electron barrier layers
    • H01S5/2013—MQW barrier reflection layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2202—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure by making a groove in the upper laser structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/223—Buried stripe structure
    • H01S5/2231—Buried stripe structure with inner confining structure only between the active layer and the upper electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32325—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm red laser based on InGaP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32333—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm based on InGaAsP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0213—Sapphire, quartz or diamond based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0421—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0421—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers
    • H01S5/0422—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers with n- and p-contacts on the same side of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04252—Electrodes, e.g. characterised by the structure characterised by the material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H01S5/04257—Electrodes, e.g. characterised by the structure characterised by the configuration having positive and negative electrodes on the same side of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2059—Methods of obtaining the confinement by means of particular conductivity zones, e.g. obtained by particle bombardment or diffusion
    • H01S5/2063—Methods of obtaining the confinement by means of particular conductivity zones, e.g. obtained by particle bombardment or diffusion obtained by particle bombardment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2214—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on oxides or nitrides
    • H01S5/2216—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on oxides or nitrides nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2218—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special optical properties
    • H01S5/222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special optical properties having a refractive index lower than that of the cladding layers or outer guiding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties
    • H01S5/2224—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties semi-insulating semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties
    • H01S5/2227—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties special thin layer sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/223—Buried stripe structure
    • H01S5/2232—Buried stripe structure with inner confining structure between the active layer and the lower electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3054—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure p-doping
    • H01S5/3063—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure p-doping using Mg
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3211—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3211—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities
    • H01S5/3213—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities asymmetric clading layers

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Biophysics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Lasers (AREA)

Abstract

본 발명에 따른 질화갈륨계 화합물 반도체 레이저는, 사파이어기판(10)상에 활성층(14)을 클래드층(13,15)으로 협지한 더블헤테로 접합구조를 갖는다. p-클래드층(15)상에 스트라이프형상의 개구부를 갖는 GaN 전류차단층(16)이 형성된다. 더욱이, 전류차단층(16)의 개구부로 전류를 주입함으로써, 이 개구부보다도 면적이 넓은 p-GaN의 매립층(17) 및 접촉층(18)이 형성된다. 활성층(14)은 밴드갭 에너지가 다르고, 각각의 두께가 10㎚이하의 2종류의 InGaAlN층의 반복으로 구성되는 주기구조로 이루어진 다중양자정호(多重量子井戶: MQW)구조를 갖는다.

Description

질화갈륨계 화합물 반도체 레이저 및 그 제조방법
본 발명은 질화갈륨계 화합물 반도체를 이용한 반도체소자 및 제조기술에 관한 것으로, 특히 질화갈륨계 화합물 반도체 레이저와 그 제조방법, 및 질화갈륨계 화합물 반도체장치의 제조방법에 관한 것이다.
최근 GaN, InGaN, GaAlN, InGaAlN 등의 질화갈륨계 화합물 반도체가 청색반도체 레이저의 재료로서 주목되고 있다. 이들 재료에 의한 반도체 레이저로는, 단파장화에 의해 작은 광선으로 모을 수 있게 되어, 광디스크 등의 고밀도 정보처리의 광원으로서 기대되고 있다.
이런 종류의 반도체 레이저에서는 다양한 구조 및 제조방법이 제안되어 있지만, 질화갈륨계 화합물 반도체층의 결정성장이 어렵다는 것 때문에, 어느 것에 있어서도 만족할 만한 특성은 얻어지고 있지 않다. 즉, 질화갈륨계 화합물 반도체 층을 결정성장시켜도 양질의 결정을 얻을 수 없어, 결정품질이 나쁘기 때문에 활성층으로의 캐리어주입을 효과적으로 행할 수 없다. 또한, 전류차단층에 스트라이프개구를 갖춘 구조로는, 스트라이프개구형성의 에칭을 행한 후의 재성장층의 결정품질이 저하되고, 이것이 전극접촉 등에서의 전압강하를 일으키는 요인이 되고 있다.
이와 같은, 종래의 광디스크 등으로의 실제 사용에 공급되는 저임계치, 저전압으로 동작하고, 고신뢰성을 가진 청색반도체 레이저를 실현하기 위해서는, 활성층으로의 캐리어주입을 효율적으로 행함과 동시에, 전극접촉 등에서의 전압강하의 억제가 중요하지만, 아직 이것들을 만족하는 구성은 얻어지지 않고 있다.
질화갈륨계 화합물 반도체를 이용한 반도체 레이저에 있어서는, 그 재료의 결정성장이 어렵다는 것 때문에 양질의 결정층을 얻는 것이 어렵고, 또한 스트라이프개구형성의 에칭을 행한 후의 재성장층의 결정품질은 저하된다. 이 때문에, 활성층으로의 캐리어주입을 효율적으로 행할 수 없고, 게다가 전극접촉 등에서의 전압강하를 발생시켜, 광디스크 등으로의 실제 사용에 제공되는 저임계치, 저전압에서 동작하고, 고신뢰성을 가진 소자를 실형하는 것은 곤란했었다.
또한, 질화갈륨계 화합물 반도체층을 일단 에칭한 후의 재성장을 양호하게 행하는 것이 가능하지 않은 점은, 반도체 레이저에 한정되지 않고, 질화갈륨계 화합물반도체를 이용한 반도체소자에 대해 동일하게 적용된다.
본 발명은 상기한 점을 감안하여 이루어진 것으로, 활성층으로의 캐리어주입을 효율적으로 행함과 동시에, 전극접촉 등에서의 전압강하를 억제할 수 있어, 광 디스크 등으로의 실제 사용에 제공되어 저임계치, 저전압에서 동작하고, 고신뢰성을 가진 질화갈륨계 화합물 반도체 레이저 및 그 제조방법을 제공하는 것에 그 목적이 있다.
또한, 질화갈륨계 화합물 반도체층을 일단 에칭한 후의 재성장을 양호하게 행할 수 있고, 다양한 반도체 소자의 특성향상 등에 기여할 수 있는 질화갈륨계 화합물 반도체장치의 제조방법을 제공하는 것에 그 목적이 있다.
도 1은 본 발명의 실시형태에 따른 질화갈륨계 화합물 반도체 레이저의 소자구조를 나타낸 단면도,
도 2a∼도 2c는 도 1 도시의 반도체 레이저의 제조방법의 전반을 나타낸 단면도,
도 3a 및 도 3b는 도 1 도시의 반도체 레이저의 제조방법의 후반을 나타낸 단면도,
도 4는 도 1 도시의 반도체 레이저의 마운트상태를 나타낸 단면도,
도 5는 본 발명의 다른 실시형태에 따른 질화갈륨계 화합물 반도체 레이저의 소자구조를 나타낸 단면도,
도 6a∼도 6c는, 도 5에 도시된 반도체 레이저의 제조방법을 나타낸 단면도,
도 7∼도 9는 본 발명의 또 다른 실시형태에 따른 질화갈륨계 화합물 반도체 레이저의 소자구조를 나타낸 단면도,
도 10은 본 발명의 또 다른 실시형태에 따른 질화갈륨계 화합물 반도체 레이저의 소자구조를 나타낸 단면도,
도 11은 본 발명의 또 다른 실시형태에 따른 질화갈륨계 화합물 반도체 레이저의 소자구조를 나타낸 단면도,
도 12는 도 11에 도시된 반도체 레이저의 전류차단층 부근에서의 불순물농도 프로필을 나타낸 것이고,
도 13∼도 19는 본 발명의 또 다른 실시형태에 따른 질화갈륨계 화합물 반도체 레이저의 소자구조를 나타낸 단면도,
도 20은 본 발명의 또 다른 실시형태에 따른 질화갈륨계 화합물 반도체 레이저의 소자구조를 나타낸 단면도,
도 21a∼도 21c는 도 20에 도시된 반도체 레이저의 제조방법의 전반을 나타낸 단면도,
도 22a∼도 22c는 도 20에 도시된 반도체 레이저의 제조방법의 후반을 나타낸 단면도,
도 23은 도 20에 도시된 반도체 레이저에 있어서, p-접촉층을 재성장시킨 후의 개구부주변을 나타낸 현미경 사진도,
도 24는 도 20에 도시된 반도체 레이저의 개구부주변을 나타낸 확대 단면도,
도 25a∼도 25c는 본 발명의 또 다른 실시형태에 따른 질화갈륨계 화합물 반도체 레이저의 소자구조를 나타낸 단면도,
도 26a∼도 26c는 도 25a∼도 25c에 이어서, 반도체 레이저의 제조방법의 후반을 나타낸 단면도,
도 27a∼도 27c는 본 발명의 또 다른 실시형태에 따른 질화갈륨계 화합물 반도체 레이저의 제조방법의 전반을 나타낸 단면도,
도 28a는 도 27a∼도 27c에 도시된 반도체 레이저에 있어서, p-접촉층을 재성장시킨후의 개구부주변을 나타낸 확대 단면도, 도 28b는, 개구부의 상부의 폭과 p-접촉층 표면의 홈의 깊이와의 관계를, 개구부의 깊이를 변수로 하여 나타낸 그래프,
도 29는 본 발명의 또 다른 실시형태에 따른 질화갈륨계 화합물 반도체 레이저의 소자구조를 나타낸 단면도,
도 30a∼도 30c는, 도 29에 도시된 반도체 레이저의 제조방법을 나타낸 단면도,
도 31은 본 발명의 또 다른 실시형태에 따른 질화갈륨계 화합물 반도체 레이저의 소자구조를 나타낸 단면도,
도 32a∼도 32c는, 도 31에 도시된 반도체 레이저의 제조방법을 나타낸 단면도,
도 33은 본 발명의 또 다른 실시형태에 따른 질화갈륨계 화합물 반도체 레이저의 소자구조를 나타낸 단면도,
도 34a∼도 34c는, 도 33에 도시된 반도체 레이저의 제조방법을 나타낸 단면도,
도 35은 도 33에 도시된 반도체 레이저에 있어서, p-접촉층을 재성장함과 동시에 전극을 형성한 후의 개구부주변을 나타낸 현미경 사진도,
도 36∼도 37은 본 발명의 또 다른 실시형태에 따른 질화갈륨계 화합물 반도체 레이저의 소자구조를 나타낸 단면도,
도 38∼도 42는 본 발명의 또 다른 실시형태에 따른 질화갈륨계 화합물 반도체 레이저의 소자구조를 나타낸 단면도,
도 43∼도 46은 본 발명의 또 다른 실시형태에 따른 질화갈륨계 화합물 반도체 레이저의 소자구조를 나타낸 단면도,
도 47∼도 50은 본 발명의 또 다른 실시형태에 따른 질화갈륨계 화합물 반도체 레이저의 소자구조를 나타낸 단면도이다.
상기한 목적을 달성하기 위해, 본 발명에 따른 질화갈륨계 화합물 반도체 레이저 및 그 제조방법은, 사파이어기판(10)상에 활성층(14)을 클래드층(13,15)으로 협지한 더블헤테로 접합구조를 갖는다. p-클래드층(15)상에 스트라이프형상의 개구부를 갖는 GaN 전류차단층(16)이 이루어진다. 더욱이, 전류차단층(16)의 개구부로 전류를 주입함으로써, 이 개구부보다도 면적이 넓은 p-GaN의 매립층(17) 및 접촉층 (18)이 이루어진다. 활성층(14)은 밴드갭 에너지가 다르고, 각각의 두께가 10㎚이하의 2종류의 InGaAlN층의 반복으로 구성되는 주기구조로 이루어진 다중양자정호(다중양자우물)(多重量子井戶: MQW)구조를 갖는다.
(발명의 실시형태)
이하, 첨부된 예시도면을 참조하여 본 발명의 실시형태를 설명한다.
도 1은, 본 발명의 실시형태에 따른 질화갈륨계 화합물 반도체 레이저의 소자구조를 나타낸 단면도이다. 더욱이, 이하의 설명에 있어서, 대체로 같은 기능 및 구성를 가진 부분에서는, 동일한 부호를 붙이고, 중복설명에 대해서는 필요에 따라서 설명하고자 한다.
사파이어기판상(10)에, GaN의 버퍼층(11), Si도우프 GaN의 n-접촉층(12), Si도우프 GaAlN의 n-클래드층(13), MQW활성층(14), Mg도우프 GaAlN의 p-클래드층 (15), 비도우프의 GaN의 전류차단층(16)이 적층형성되고, 전류차단층(16)은 스트라이프형상으로 에칭된다. 활성층(14)은, 밴드갭에너지가 다르고, 각각의 두께가 10nm이하의 두 종류의 InGaAlN층을 반복하여 구성된 주기구조로 이루어진 다중양자정호(MQW; 다중양자우물)구조로 이루어진다.
전류차단층(16)의 에칭에 의해 노출된 p-클래드층(15) 및 전류차단층(16)상에서는, Mg도우프 GaN의 p-매립층(17), Mg도우프 GaN의 p-접촉층(18)이 적층된다. 그리고, p-접촉층(18)에서 n-접촉층(12)의 도중까지 부분적으로 에칭되고, 노출된 n-접촉층(12)의 표면에서는 n측 전극(21)이 형성되고, p-접촉층(18)의 표면에서는 p측 전극(22)이 형성된다.
이와 같이 본 실시형태에서는, 밴드에너지가 다르고, 각각의 두께가 10nm이하의 2종류의 InGaAlN층이 반복되어 구성된 주기구조를 MQW활성층(14)으로 이용하고, 그 위에 전류협착구조형성을 위한 재성장을 행하는 구성으로 되어 있다. 이 때문에, 재성장경계면 및 재성장층에서 발생되는 것으로 생각되어 지는 결정결함을 감소시킴과 동시에, 평탄한 재성장표면이 얻어져, p측 전극(22)에서의 접촉저항이 낮아지고, 동작전압이 낮은 소자를 얻을 수 있게 된다.
또한, 주기구조를 이용하여 결정결함을 감소시킬 수 있기 때문에, 활성층 (14)으로의 캐리어주입의 효율이 좋게 할 수 있다. 더욱이, 사파이어기판(10)상의 소자부에 필요한 각층을 직접형성하는 것이 아니라 버퍼층(11)을 개재시킴으로써, 소자부의 각층의 결정품질의 향상을 도모할 수 있고, 이것에 의해서도 캐리어주입의 효율의 향상과 접촉저항의 감소에 기여할 수 있다.
다음은, 도 1에 도시한 질화갈륨계 화합물 반도체 레이저의 제조방법에 대해서 설명한다.
우선, 도 2a에 나타낸 바와 같이, 사파이어기판(10)상에, 유기금속기상성장법(MOCVD법)에 의해 GaN, AlN, AlGaN층 등으로 이루어진 버퍼층(11)을 10∼200nm정도의 막두께로 성장시키고, 그 위에 Si도우프 GaN의 n-접촉층(12)를 MOCVD법으로 4㎛의 막두께로 성장시킨다. 계속해서, Si도우프 Gn0.8Al0.2N의 n-클래드층(13)을 MOCVD법으로 250nm의 두께로 성장시킨다. 또한, 이하에서는 성장방법에 대해서는 설명하지 않지만, 전부 MOCVD법을 이용하는 것으로 한다.
다음에, 비도우프의 GaN의 두께 200nm의 광가이드층, 두께 1.5nm의 비도우프 In0.25Ga0.75N 및 두께 3nm의 비도우프 In0.05Ga0.95N의 2종류의 InGaAlN층을 50주기 반복하여 구성되는 다중양자정호(MQW)구조, 그리고 비도우프 GaN의 두께 200nm의 광가이드층을 적층성장시켜 이루어진 MQW활성층(14)을 형성한다.
다음은, Mg도우프 Ga0.8Al0.2N의 p-클래드층(15)을 성장하고, 이어서 전류차단층(16)으로서 비도우프GaN의 층을 0.6㎛ 성장시킨다. 더욱이, 표면보호층(31)으로서 비도우프 In0.15Ga0.85N으로 이루어진 층을 0.2㎛ 성장시킨다. 이 때, 표면보호층(31)은, 질소가스 및 암모니아가스를 주성분으로 하는 분위기에서, 900℃이하의 온도로 성장시킨다.
다음에, 웨이퍼를 성장장치로부터 취출하고, 도 2(b)에 나타낸 바와 같이,표면보호층(31) 및 전류차단층(16)의 일부를 폭5㎛의 스프라이프형상으로 반응성이온에칭(RIE)으로 에칭하여 개구부를 형성하고, p-클래드층(15)을 노출시킨다.
다음에, 다시 웨이퍼를 성장장치에 넣고, 질소가스, 암모니아가스외에 수소가스를 주성분으로하는 분위기에서, 900℃이상의 온도에 방치함에 의해, 도 2(c)에 나타낸 바와 같이 표면보호층(31)을 증발시키고, 청정한 전류차단층표면을 형성한다.
다음에, 도 3(a)에 나타낸 바와 같이, 전류차단층(16)상 및 노출된 p-클래드층(15)사에, Mg도우프 GaN의 두께 0.8㎛의 p-매립층(17)과, 이 매립층(17)에 의해 다시 높은 온도까지 Mg를 도우프한 p+-GaN의 두께 0.2㎛의 p-접촉층(18)을 순차성장한다.
다음에, 웨이퍼를 성장장치로부터 취출하고, 도 3(b)에 나타낸 바와 같이, p-접촉층(18)으로부터 n-접촉층(12)의 도중까지 RIE로 부분적으로 에칭하여, n측 전극(21)을 형성해야 할 n-접촉층(12)을 노출시킨다.
다음에, n-접촉층(12)상에 Ti-Au로 이루어진 n측 전극(21)을 형성한다. 또한, p-접촉층(18)상에, Pd-Au에 이루어진 p측 전극(22)을, 전류차단층(16)의 스트라이프형상의 개구부의 바로 위를 포함하여, 보다 넓은 면적으로 되도록 형성한다. 이것에 의해, 상기 도 1에 나타낸 구조가 얻어진다. 또한, p측 전극(22)은 Pt-Au, Ni-Au등으로도 좋다.
이 이하는, 도 4에 나타낸 바와 같이, 사파이어기판(10)의 이면을 80㎛이하가 되도록 연마한 후, 이면금속막(35)으로서 Ti-Au, Cr-Au 등을 형성하고, 이면으로부터 스트라이프함으로써, 레이저단면 및 칩화를 행하고, 다이아몬드, 구리 등으로 어루어진 히토신(36)에 Au-Sn, Pd-Sn, In 등의 융착금속(37)을 이용하여 사파이어기판측을 히토신(35)에 마운트(mount)한다. 그리고, n측 전극(21), p측 전극 (22)의 각각에 와이어(37)의 본딩을 행함으로서 레이저소자를 얻는다.
이상과 같이 하여 얻어진 반도체 레이저는 420nm의 파장으로 실온연속발진하고, 연속동작의 최고온도는 80℃이고, 50℃, 3mW의 조건으로 연속 100시간이상의 동작이 확인가능했다. 상기 실시형태에 있어서, 표면보호층(31)으로서 비도우프 In0.15Ga0.85N으로 이루어진 층을 형성하지 않아도 레이저발진동작은 얻어지지만, 최고 발진온도는 50℃에 머물렀다. 이 차이는, 표면보호층(31)을 이용함으로써, 재성장이 용이해짐과 동시에 재성장층의 결정품질을 높일 수 있기 때문에 있다.
본 실시형태의 제조방법에서는, 사파이어기판(10)상에 n-접촉층(12), n-클래드층(13), MQW활성층(14), p-클래드층(15), 전류차단층(16) 및 표면보호층(31)을 형성한 후, RIE 등에 의해 표면보호층(31)과 전류차단층(16)의 일부를 제거하여 p-클래드층(15)을 노출시킨다. 이 후, MOCVD법에 의해 매립층(17)을 형성하기 직전에, 기판온도 1100℃에 유지하고, 암모니아가스, 수소가스, 질소가스를 혼합한 가스가 흐르는 분위기에서 15분간 방치함으로서 표면보호층(31)을 증발시키고, 전류차단층(16)의 청정한 표면을 얻는다. 이것에 의해, 매립층(17)과의 경계면에서의 결함발생이 억제되고, 이것에 연속적층되는 p-접촉층(18)의 표면의 평탄화가 촉진된다. 따라서, P-접촉층(18)의 표면에 이루어진 p측 전극(22)과의 양호한 접촉이 형성되고, 동작전압이 낮은 소자를 얻을 수 있게 된다.
이와 같은 효과를 더 촉진시키는 위해서는, 전류차단층의 표면부를 재증발하기 어려운 Al조성의 높은 InGaAlN으로 하고, 표면보호층을 재증발되기 쉬운 Al조성의 낮은, 또는 Al을 포함하지 않는 InGaAlN으로 함으로써 용이하게 구성할 수 있다.
도 5는 본 발명의 또 다른 실시형태에 따른 질화갈륨계 화합물 반도체 레이저의 소자구조를 나타낸 단면도, 도 6a∼도 6c는 그 제조공정을 나타낸 단면도이다.
본 실시형태가 앞에서 설명한 도 1에 도시한 실시형태와 다른점은, 전류협착부의 구조로 만드는 방법, 또한 패시베이션막을 새롭게 설치한 점에 있다.
도 5에 도시된 실시형태에서는 도 1에 도시한 실시형태와 마찬가지로, 사파이어기판(10)상에 버퍼층(11), n-접촉층(12), n클래드층(13), MQW활성층(14), p-클래드층(15)을 형성한 후에, 도 6(a)에 나타낸 바와 같이, p-클래드층(15)상에 제 1 표면보호층(51)으로서 비도우프 In0.15Ga0.85N으로 이루어진 층을 0.2㎛성장시킨다. 이어서, 전류차단층(16)으로서 비도우프 GaN의 층을 0.6㎛성장시킨다. 더욱이, 제2표면보호층(52)으로서 비도우프 In0.15Ga0.85N으로 이루어 진층을 0.2㎛성장시킨다. 이 때, 제1 및 제2표면보호층(51, 52)은, 질소가스 및 암모니아가스를 주성분으로하는 분위기에서, 900℃이하의 온도로 성장시킨다.
다음에 웨이퍼를 성장장치로부터 취출하고, 도 6b에 나타낸 바와 같이, 제 2 표면보호층(52) 및 전류차단층(16)의 일부를 폭 5㎛의 스트라이프형상으로 에칭하여 개구부를 형성하고, 제1의 표면보호층(51)을 노출시킨다.
다음에, 다시 웨이퍼를 성장장치에 넣고, 질소가스, 암모니아가스 외에 수소가스를 주성분으로 하는 분위기에서, 900℃이상의 온도에 방치함으로써, 도6c에 나타낸 바와 같이, 제1표면보호층(51)의 상기 개구부에 노출된 부분 및 제 2표면보호층(52)을 증발시켜, 청정한 클래드층 표면 및 전류차단층 표면을 얻는다.
다음에, 전류차단층(16)상 및 노출된 p-클래드층(15)상에, Mg도우프 GaN의 p-매립층 17, p+-GaN의 p-접촉층(18_)을 순차성장한다. 이 후, 웨이퍼를 성장장치로부터 취출하고, 에칭에 의해 n측 전극(21)을 형성해야 할 n-접촉층(12)을 노출시킨다. 이 때, 전류차단층(16)의 스트라이프형상의 개구부가, 메사의 중심보다 n측 전극(21)을 형성하는 측이 되도록 배치함으로써, n-접촉층(12)을 횡방향으로 흐르는 전류의 직열저항을 감소시킬 수 있어, 동작이 감소할 수 있다.
다음에, 전극접촉을 형성하는 개구부를 제거하고, SiO2로이루어 진 패시베이션막(55)을 형성함에 의해, 메사측면 등을 흐르는 누설전류의 감소을 도모한다. 패시베이션막(55)의 p측 전극(22)에 대한 개구부는, 전류협착의 스트라이프형상의 개구부의 바로 위를 포함하여, 보다 넓은 면적으로 되도록 형성한다.
다음에, Ti-Au로 이루어진 n측 전극(21), Pd-Au로 이루어 진 p측 전극(22)을 형성한다. 또한, p측 전극(22)은 Pt-Au, Ni-Au등으로도 좋다. n측 전극(21), p측전극(22)은, 패시베이션막(56)상에 배치하고, 전류차단층(16)의 스트라이프형상 개구부측의 메사측면으로부터 각각의 전극접촉부에 대해 먼 측에 배치하는 본딩패드에 연결시킨다. 이에 의해, 와이어본딩의 손상이 발광부에 미치기 어렵게 할 수 있다.
더욱이 도 1에 도시된 실시형태와 마찬가지로, 사파이어기판(10)의 이면연마, 이면금속막(35)의 형성, 레이저단면형성 및 칩화를 행하고, 히토신(36)에 융착금속(37)을 이용하여 사파이어기판(10)측을 마운트하고, n측 전극(21), p측 전극 (22)의 각각에 와이어본딩을 행함으로써 레이저소자를 얻는다.
이상과 같이 하여 얻은 레이저소자는 420nm의 파장으로 실온도연속발진하고, 연속동작의 최고온도는 90℃이고, 50℃, 3mW의 조건으로 연속 1000시간 이상의 동작이 확인가능했다.
도 7은, 본 발명의 또 다른 실시형태에 따른 질화갈륨계 화합물 반도체 레이저의 소자구조를 나타낸 단면도이다.
도 7에 도시된 실시형태가 도 1에 도시된 실시형태와 다른점은, 전류차단층을 AlN으로 형성한 점이다.
즉, 도 7에 도시된 실시형태에서는 도 1에 도시된 실시형태와 마찬가지로, 사파이어기판(10)상에, 버퍼층(11), n-접촉층(12), n-클래드층(13), MQW활성층 (14), p-클래드층(15)을 형성한 후, p-클래드층(15)상에 전류차단층(62)으로서 비도우프 AlN으로 이루어진 층을 30nm 성장시킨다. 더욱이, 도시하지 않은 표면보호층으로서, 비도우프 GaN으로 이루어 진 층을 0.1㎛성장시킨다. 이 때, 표면보호층은, 질소가스 및 암모니아가스를 주성분으로 하는 분위기에서 성장시킨다.
다음에, 웨이퍼를 성장장치로부터 취출하고, 표면보호층 및 전류차단층(62)의 일부를 폭 5㎛의 스트라이프형상으로 에칭하여 개구부를 형성하고, p-클래드층 (15)을 노출시킨다. 다음에, 다시 웨이퍼를 성장장치에 넣고, 표면보호층 형성시의 분위기보다도, 상대적으로 수소가스가 많은, 또는 암모니아가스가 적은 분위기로, 적어도 표면보호층을 형성한 온도보다도 높은 온도에 방치함으로써 표면보호층을 증발시켜, 청정한 전류차단층 표면을 형성한다. 여기에서, AlN등 Al조성의 높은 InGaAlN은 재증발이 일어나기 어려운 점, 전류주입을 저지하기 위한 두께가 얇아서 좋은점 때문에, 재성장경계면에 극단적인 단차를 형성할 필요가 없어, 양호한 재성장결정을 얻기쉽다.
다음에, 전류차단층(62)상 및 노출된 p-클래드층(15)상에, Mg도우프 GaN의 p-매립층(17), p+-GaN의 p-접촉층(18)을 도 1에 도시한 실시형태와 마찬가지로 적층한다.
이와 같이 하여 얻어진 웨이퍼를 도 1에 도시된 실시형태와 마찬가지로 레이저소자화 하고, 특성평가한 바, 420nm의 파장으로 실온연속발진하고, 연속동작의 최고온도는 90℃이고, 50℃, 3mW의 조건으로 연속 1000시간 이상의 동작이 확인가능하였다.
도 7에 도시된 실시형태에서는, p-클래드층(15)과 전류차단층(62)과의 사이에는, 표면보호층을 설치하지 않은 경우를 나타냈지만, 예컨대 p-GaN등으로 이루어진 표면보호층을 설치해도 좋다.
도 8은, 본 발명의 또 다른 실시형태에 따른 질화갈륨계 화합물 반도체 레이저의 소자구조를 나타낸 단면도이다.
도 8에 도시된 실시형태가 도 1에 도시된 실시형태와 다른점은, 전류차단층을 기판측에 설치한 점에 있다.
즉, 도 8에 도시된 실시형테에서는, 도 1에 도시된 실시형태와 마찬가지로, 사파이어기판상(10)에 MOCVD법에 의해, 버퍼층(11), n-접촉층(12)을 형성한 후, n-접촉층(12)상에 전류차단층(64)으로서 비도우프 또는 Mg를 도우프한 AlN으로 이루어 진 층을 30nm 성장시킨다. 더욱이, 도시되지 않은 표면보호층으로서 비도우프 GaN으로 이루어진 층을 0.1㎛ 성장시킨다. 이 때, 표면보호층은, 질소가스, 수소가스 및 암모니아가스를 주성분으로 하는 분위기에서 성장시킨다.
다음에, 웨이퍼를 성장장치에서 취출하고, 표면보호층 및 전류차단층(64)의 일부를 폭 5㎛의 스트라이프형상으로 에칭하여 개구부를 형성하고, n-접촉층(12)을 노출시킨다.
다음에, 다시 웨이퍼를 성장장치에 넣고, 표면보호층 형성시의 분위기보다도 상대적으로 수소가스가 많은, 또는 암모니아가스가 적은 분위기로, 적어도 표면보호층을 형성한 온도보다도 높은 온도에 방치함에 의해, 표면보호층을 증발시켜, 청정한 전류차단층 표면을 얻는다. 전류차단층은 재증발이 일어나기 어렵고, 전류주입을 저지하기 쉬운 재료이면 AlN이 아니어도 좋고, 예컨대 Al조성의 높은 InGaAlN이면 좋다.
다음에, 전류차단층(64)상 및 노출된 n-접촉층(12)상에, Si도우프 Ga0.8AL0.2N의 n-클래드층(13)을 250nm의 막두께로 형성한다. 이어서, 도 1에 도시된 실시형태와 동일한 주기구조로 이루어진 다중양자정호구조의 MQW활성층(14)을 형성한다. 다음에, Mg도우프 Ga0.8Al0.2N의 p-클래드층(15)를 형성한다. 더욱이, Mg도우프 p-GaN으로 이루어진 두께 0.8㎛의 매립층(17)을 성장하고, 그 상에 매립층(17)보다 더 높은 온도까지 Mg를 도우프한 p+-GaN의 두께 0.2㎛의 p-접촉층(18)을 성장한다.
이와 같이 하여 얻어진 웨이퍼를 도 1에 도시된 실시형태와 마찬가지로 레이저소자화 하고, 특성평가한 바, 420nm의 파장으로 실온도연속발진하고, 연속동작의 최고온도는 90℃이고, 50℃, 3mW의 조건으로 연속 1000시간 이상의 동작이 확인가능했다. 또한, 굴곡한 활성층구조에 기인하는 것으로 보여지는, 횡방향의 광가이드효과에 의해, 비점격차 10㎛이하로, 작은 지점에 모여지는 유리한 특성이 얻어졌다.
도 9는, 본 발명의 또 다른 실시형태에 따른 질화갈륨계 화합물 반도체 레이저의 소자구조를 나타낸 단면도이다.
도 9에 도시된 실시형태는 도 1에 도시된 실시형태에 더하여, 더블헤테로 접합구조의 기판과 반대측에서 주기구조를 형성한 것이다.
즉, 도 1에 도시된 구성에 더하여, 전류차단층(16) 및 그 전류차단층(16)의 개구부에 노출되는 p-클래드층(15)과 p-매립층(17)과의 사이에, 각각의 층의 두께가 10nm이하로, 2종류 이상의 질화갈륨계 화합물 반도체층이 반복하여 구성되는 주기구조부(66)가 형성된다.
보다 구체적으로는 주기구조부(66)는, 마찬가지로 Mg도우프의 p형결정이고, 두께는 마찬가지로 2.5nm(클래드측)의 GaN/In0.2Ga0.8N(접촉측)의 50쌍으로, 또는 마찬가지로 Mg도우프의 p형결정이고, 두께는 2.5nm(클래드측)의 GaN/Ga0.8Al0.2N(접촉측)의 50쌍으로 구성된다.
이와 같은 구성이면, 도 1에 도시된 실시형태에 기술한 바와 같은 MQW활성층 (14)에 의한 결정결함의 저감효과에 더하여, 주기구조부(66)에 의해서도 결정결함의 감소을 도모할 수 있다. 특히, 주기구조부(66)가 전류차단층(16)보다도 상층에 있기 때문에, 전류차단층(16)의 에칭에 의해 발생된 결함을 더 감소시킬 수 있어, 접촉저항의 감소에 기여할 수 있다.
더욱이, 도 1 내지 도 9를 참조하여 서술된 실시형태에 있어서는, 주기구조부를 활성층중의 MQW로 하고 있다. 그러나, 주기구조를 형성함으로써 접촉층표면이 평탄화되고, 동작전압감소, 고신뢰화가 도모되어지는 구조이면, 전극 접촉부에서 활성층에 걸쳐 적어도 어느 한 부분에 주기구조가 형성되어 있으면 좋다. 또 한, MQW구조의 상세화는 발진파장, 동작전류, 노이즈 특성 등에 의해 변화할 수 있지만, 접촉층 표면의 평탄화가 촉진되는 조건을 만족하면 좋다.
또한, 전류차단층은 비도우프의 고저항층으로 했지만, 이것에 한정하지 않고 각종의 변형이 가능하다. 예컨대, Sn, Se, Te, Ge, S 등을 도우프한 n-전류차단층을 형성하고, 역접합에 의해 전류협착을 행하여도 좋다. 더욱이, Zn, P, O를 도우프하여 깊은 준위를 형성, 또는 Mg를 도우프하여 헤테로계면에 의한 장벽을 형성하여 전류협착을 행하여도 좋다.
도 1 내지 도 9를 참조하여 기술된 실시형태에 의하면, 전극접촉부에서 활성층에 걸쳐 적어도 어느 한 부분에 주기구조부를 형성함으로써, 결정성장시에 발생한 결함 등의 영향을 없게 하여 결정성의 향상을 도모할 수 있다. 보다 구체적으로는, 결정성장시에 발생한 결함은 주기구조부를 형성함에 의해 매립되어 버리고, 결과로서 결정품질의 향상을 도모할 수 있다. 이 때문에, 활성층에서의 캐리어주입효율의 향상을 도모함과 동시에, 전극접촉 등에서의 전압강하를 억제할 수 있어, 저임계치화 및 신뢰성의 향상을 도모할 수 있게 된다.
또한, 상술한 제조방법에 있어서는, 재성장의 하지(下地)로 되는 하지박막 (예컨대 전류차단층)상에 미리 표면보호층을 설치해 두고, 하지박막에 대한 원하는 에칭후에 표면보호층을 기상중의 고온방치에 의해 재증발시켜 제거한다. 이것에 의해, 하지박막의 청정표면을 얻을 수 있고, 더욱이 이것을 대기 등에 방치하지 않고 연속해서 다음의 층을 성장시킬 수 있다. 따라서 그 후에 재성장을 용이하게 함과 동시에, 재성장층의 결정품질을 높이는 것으로 이어지고, 반도체 레이저는 물론 질화갈륨계 화합물 반도체를 이용한 각종 반도체소자의 소자특성의 향상에 기여하는 것이 가능해 진다.
도 10은, 본 발명의 또 다른 실시형태에 따른 질화갈륨계 화합물 반도체 레이저의 소자구조를 나타낸 단면도이다.
도 10에 나타낸 실시형태에 있어서, 사파이어기판(10)상에, GaN의 버퍼층(11), Si도우프 GaN의 n-접촉층(12), Si도우프 GaAlN의 n도우프층(13), 다중양자정호(MQW)구조 등으로 이루어진 활성층(14), Mg도우프 GaAlN의 p-클래드층(15), Si도우프 GaN의 전류차단층(16)이 적층형성되고, 전류차단층(16)은 스트라이프형상으로 에칭된다.
전류차단층(16)의 에칭의 의해 노출된 p-클래드층(15) 및 전류차단층(16)상에는, Mg도우프 GaN의 p-하부전류주입층(17), 고온도로 Mg도우프한 p+-GaN의 p-상부전류주입층(p-접촉층) 18이 적층된다. 그리고, p-접촉층(18)으로부터 n-접촉층(12)의 도중까지 부분적으로 에칭하고, 노출된 n-접촉층(12)의 표면에는 n측 전극 (21)이 형성되고, p-접촉층(18)의 표면에서는 p측 전극(22)가 형성된다.
다음에, 도 10에 도시된 질화갈륨계 화합물 반도체 레이저의 제조방법 및 그 구조에 관하여 상세히 설명한다.
우선, 사파이어기판(10)상에, 유기금속기상성장법(MOCVD법) 등에 의해 GaN, AlN, GaAlN 등으로 이루어진 버퍼층(11)을 10∼200nm정도의 막두께로 성장시키고, 그 상에 Si도우프 GaN의 n-접촉층(12)을 4㎛의 막두께로 형성한다. 이어서, Si도우프 Ga0.85Al0.15N의 n-클래드층(13)을 300nm의 막두께로 형성한다. 더욱이, 이하에서 성장방법에 관하여 설명되지 않지만, 모두 MOCVD법을 이용한 것으로 한다.
다음에, 비도우프 GaN으로 이루어지고 두께 100nm의 광가이드층, 두께 2nm의 비도우프 In0.2Ga0.8N, 및 두께 4nm의 비도우프 In0.05Ga0.95N의 2종류의 InGaAlN층을 10주기 반복하여 구성되는 다중양자정호(MQW)구조, Mg도우프 Al0.2Ga0.8N으로 이루어지고 두께 40nm의 p-캡층, 그리고 Mg도우프 GaN으로으로 이루어지고 두께 100nm의 p-광가이드층을 적층성장시켜 이루어진 활성층(14)를 형성한다.
다음에, Mg도우프 Ga0.85Al0.15N의 p-클래드층(15)을 300nm의 막두께로 형성하고, 이어서 전류차단층(16)으로서 Si도우프 GaN으로 이루어진 층을 1.5㎛ 성장시킨다.
다음에, 웨이퍼를 성장장치로부터 취출하고, 전류차단층(16)의 일부를 폭 3㎛의 스트라이프형상으로 반응성이온에칭(RIE)으로 에칭하여 개구부를 형성하여, p-클래드층(15)를 노출시킨다.
다음에, 다시 웨이퍼를 성장장치에 넣고, 전류차단층(16)상 및 노출된 p-클래드층(15)상에, Mg도우프 p-GaN으로 이루어진, 두께 800nm의 p-하부전류주입층 17, 고농도에 Mg도우프한 p+-GaN으로 이루어지고 두께200nm의 p-상부전류주입층(p-접촉층)(18)을 적층한다.
다음에, 웨이퍼를 성장장치로부터 취출하고, p-접촉층(18)로부터 n-접촉층 (12)의 도중까지 RIE로 부분적으로 에칭하여, n측 전극을 형성해야 하는 n-접촉층을 노출시킨다.
다음에, n-접촉층(12)상에 Al-Ti-Au로 이루어진 n측 전극(21)을 형성한다. 또한, p-접촉층(18)상에, Pt-Ti-Pt-Au로 이루어진 p측 전극(22)을, 전류차단층의 스트라이프형상의 개구부의 바로 위을 포함하여, 보다 넓은 면적으로 되도록 형성한다. 이것에 의해 도 10에 나타낸 구조가 얻어진다.
상기 실시형태와 같이 하여 얻어진 레이저소자는 420nm의 파장으로 실온연속발진하고, 연속동작의 최고온도는 100℃이고, 50℃, 3mW의 조건으로 연속 1000시간 이상의 동작이 확인가능했다.
이러한 소자특성이 얻어지기 위한 구성요건으로서는, 전류차단층(16)의 두께를 TA, p-클래드층(15)의 두께(전류차단층(16)과 활성층(14)간의 p-층의 두께)를 TB, p-하부전류주입층(17) 및 p-상부전류주입층(18)의 두께의 총합 즉 전류주입층의 두께(전류차단층(16)과 전극(22)간의 p-층의 두께)를 TC라 하면, 각각의 두께의 관계가,
TB＜TA …(1)
TC＜TA …(2)
TB＜TC …(3)
을 만족하도록 설정되는데 있다.
도 10에 도시된 실시형태에서는, 전류차단층(16)의 두께를 p-클래드층(15)의 두께, 즉 전류차단층과 활성층(14)과의 거리보다도 두껍게 해 두는 것, 전류차단층 (16)의 두께를 전류주입층의 두께보다도 두껍게 해 두는 것, 전류주입층의 두께를 전류차단층(16)과 활성층(14)과의 거리보다도 두껍게 하는 것으로 하고 있다. 그러나, 이들의 두께의 관계는, 적어도 어느 하나가 성립하는 조건이어도 양호한 전류협착효과가 얻어졌다. 또한 이들의 구성요건중, 복수 또는 모두가 만족됨으로써, 그 소자특성을 고려하는 효과는 보다 커지게 되었다.
더욱이, 상술한 효과는,
2TB＜TA …(4)
로 함으로써, 후술하는 메모리 효과에 의한 p형 불순물 혼입을 한층 더 억제할 수 있기 때문에, 보다 더 양호한 전류협착효과가 얻어졌다. 다만, 전류차단층(16)의 두께가, 전류차단층(16)과 활성층(14)과의 거리의 10배보다도 두꺼워지면, 전류차단층(16)의 개구부를 제어성 좋게 형성하는 것이 곤란해져 수율이 저하되었다.
또한, 상술한 효과는
1. 2TC＜TA …(5)
로 함으로써, 확산에 의한 p형 불순물 혼입을 더 한층 억제할 수 있기 때문에, 보다 더 양호한 전류협착효과가 얻어졌다. 다만, 전류차단층(16)의 두께가, 전류주입층의 두께의 2배보다도 두꺼워지면, 전류주입층을 전류차단층(16)의 개구부에 형성하는 부분에서의 결정성이 충분히 얻어지지 않고, 전류주입층 상부에 형성되는 전극접촉이 불충분하게 되어 동작전압의 증가를 야기시켰다.
더욱이,
1. 7TC＜TB＜5TC …(6)
로 하는 것이 바람직하다.
또한, 도 10에 도시된 실시형태에서는, 활성층은 MQW를 갖춘 것에 대해 기재했지만, 단일의 양자정호(SQW)나 양자효과가 없는 후막층, 또는 양자효과가 없는 층을 밴드갭이 큰 층과 이격시켜 복수적층한 것과 같은 구조이어도 좋다.
또한, 활성층과 전류차단층의 사이에 p-클래드층 이외의 p-층을 삽입한 경우는, 동일한 p-층의 두께를 p-클래드층(15)의 두께 TB의 일부로서 고려하여, 상술의 조건을 만족하도록 설정한다.
도 11은, 본 발명의 또 다른 실시형태에 따른 질화갈륨계 화합물 반도체 레이저의 소자구조를 나타낸 단면도이다. 도 12는, 도 11에 도시된 실시형태의 전류 협착부 주변의 불순물도핑 프로필을 나타낸다.
도 11에 도시된 실시형태에 있어서, 사파이어기판(10)상에, 버퍼층(11), n-접촉층(12), n-클래드층(13), 활성층(14), p-클래드층(15), Si도우프 GaN의 전류차단층(16)이 적층형성되고, 전류차단층(16)은 스트라이프형상으로 에칭한다.
전류차단층(16)의 에칭에 의해 노출된 p-클래드층(15) 및 전류차단층(16)상에는, p-하부전류주입층(17), p-상부전류주입층(p-접촉층) 18이 적층된다. 그리고, p-접촉층(18)으로부터 n-접촉층(12)의 도중까지 부분적으로 에칭되어, 노출된 n-접촉층(12)의 표면에는 n측 전극(21)이 형성되고, p-접촉층(18)의 표면에는 p측 전극(22)이 형성된다.
다음에, 도 11에 도시된 질화갈륨계 화합물 반도체 레이저의 제조방법 및 그 상세한 구조, 특히 전류차단층(16)의 주변에 관하여 설명한다.
활성층(14)상에 Mg를 3×1019cm-3도우프한 p-Ga0.85Al0.15N의 p-클래드층(15)을 300nm의 막두께로 형성하고, 이어서 전류차단층(16)으로서 Si를 3×1018cm-3도우프한 GaN으로 이루어진 전류차단층(16)을 1.5㎛ 성장시킨다. 다음에, 웨이퍼를 성장장치에서 취출하고, 전류차단층(16)의 일부를 폭 3㎛의 스트라이프형상으로 반응성이온에칭(RIE)으로 에칭하여 개구부를 형성하여, p-클래드(15)를 노출시킨다. 다음에, 다시 웨이퍼를 성장장치에 넣고, 전류차단층(16)상 및 노출된 p-클래드층 (15)상에, Mg를 3×1019cm-3도우프한 p-GaN로 이루어지고 두께 800nm의 p-하부전류주입층 (17), Mg를 8×1019cm-3도우프한 p+-GaN으로 이루어지고 두께 200nm의 p-상부전류주입층(p-접촉층) 18을 적층한다. 다음에, 도 10에 도시된 실시형태와 마찬가지로 전극형성과정을 거쳐, 도 11에 나타낸 구조가 얻어진다.
전류차단층(16)내에는, 도 11에 나타낸 바와 같이, p형 또는 고저항의 i형을 나타낸 영역(16a), n형을 나타낸 영역(16b), p형 또는 고저항 i형을 나타내는 영역(16c)이 형성된다. p형 또는 고저항의 i형을 나타낸 영역(16a)은, 전류차단 층(16)과 그 하층인 p-클래드층(15)의 경계면에 근접하여 형성된다. 또한, p형 또는 고저항의 i형을 나타내는 영역(16c)은, 전류차단층(16)과 p-하부전류주입층(17)의 경계면에 근접하여 형성된다. 이 구조는, 후술하는 효과, 및 확산효과를 활용하여 전류차단층의 p형 불순물인 Mg를 원하는 프로필로 되도록 혼입시킴으로써 형성할 수 있다. 또한, 영역(16a, 16c)의 전형적인 두께는 각각 600nm, 200nm정도이다.
전류차단층(16)과 그 하층의 p-층의 경계면, 또는 전류차단층(16)과 p-전류주입층의 경계면에는 미소한 구멍등의 결함의 발생하기 쉽다. 이들 경계면과 pn접합면이 거의 같이 위치하면, pn접합면에 존재하는 결함이 야기하는 발생재결합에 의한 무효전류를 발생하는 원인이 되고, 전류협착성이 저해된다. 이에 대하여, 도 11에 도시된 실시형태와 같이 전류차단층내에서의 pn접합면과 결정층의 경계면을적극적으로 위치를 바꿈으로써, pn접합면에 존재하는 결함이 야기하는 발생재결합에 의한 무효전류가 감소된다. 이것에 의해, 저임계치화, 저전압화, 및 신뢰성의 향상을 도모할 수 있게 된다. 특히, 본 실시형태에 나타낸 바와 같이, Al을 포함하는 결정층에 접하여, 전류차단층을 형성할 경우에는, 경계면 근방의 전류차단층에 결함이 생성하기 쉬워, 본 발명의 효과는 현저히 나타난다.
실제, 상기 실시형태와 같이 하여 얻은 레이저소자는 420nm의 파장에 실온 연속발진하고, 연속동작의 최고온도는 120℃이고, 50℃, 3mW의 조건으로 연속 3000 시간 이상의 동작이 확인가능했다.
도 11에 도시된 실시형태에 나타낸 n형이 아닌 영역은, 결함이 발생하기 쉬운 전류차단층과 그 하층의 경계면, 및 전류차단층과 p-전류주입층의 경계면의 양쪽에 설치되어 있다. 그러나, 어느쪽이든 한방향의 경계면에 형성되어 있어도 효과가 있다. 또한, n형이 아닌 영역은, 전류차단층 이외의 층을 형성할 경우에 이용된 Mg등의 p형불순물을 혼입함으로써 형성된다. 그러나, p형불순물을 의도적으로 전류차단층 형성중에 도핑함으로써 형성해도 좋다.
도 13은, 본 발명의 또 다른 실시형태에 따른 질화갈륨계 화합물 반도체 레이저의 소자구조를 나타낸 단면도이다.
도 13에 도시된 실시형태에 있어서, 사파이어기판(10)상에, 버퍼층(11),n- 접촉층(12), n-클래드층(13), 활성층(14), 제 1p-클래드층(15), 전류차단층(16)이 적층형성되고, 전류차단층(16)은 스트라이프형상으로 에칭된다.
전류차단층(16)의 에칭에 의해 노출된 제1p-클래드층(15) 및 전류차단층(16)상에는, p-하부전류주입층(제 2p-클래드층) 17, p-상부전류주입층(p-접촉층) 18이 적층된다. 그리고, p-접촉층(18)으로부터 n-접촉층(12)의 도중까지 부분적으로 에칭되어, 노출된 n- 접촉층(12)의 표면에는 n측 전극(21)이 형성되고, p-접촉층(18)의 표면에는 p측 전극(22)이 형성된다.
다음에, 도 13에 도시된 질화갈륨계 화합물 반도체 레이저의 제조방법 및 그 상세한 구조를, 특히 전류차단층(16)의 주변에 관하여 설명한다.
활성층(14)은, 비도우프 GaN으로 이루어지고 두께 100nm의 광가이드층, 두께 2nm의 비도우프 In0.2Ga0.8N, 및 두께 4nm의 비도우프 In0.05Ga0.95N의 2종류의 InGaAlN층을 10주기 반복하여 구성되는 다중양자정호(MQW)구조, Mg도우프 Al0.2Ga0.8N으로 이루어지고 두께 40nm의 p-캡층, 그리고 Mg도우프 GaN으로 이루어지고, 두께 100nm의 p-광가이드층을 적층성장시켜 이루어진다. 활성층(14)상에는 Mg도우프 Ga0.85Al0.15N의 제 1p-클래드층(15)를 100nm의 막두께로 형성하고, 다음에 Si도우프 Ga0.8Al0.2N의 전류차단층을 300nm성장시킨다. 전류차단층(16)을 3㎛ 폭의 스트라이프형상으로 에칭한후, Mg도우프 Ga0.85Al0.15N의 제 2p-클래드층(17)을 300nm형성한다. 다음에, Mg를 고농도룰 도우프한 p+-GaN으로 이루어지고 두께 200nm의 p-상부전류주입층(p-접촉층) 18을 적층한다. 다음에, 도 10에 도시된 실시형태와 마찬가지로 전극형성 과정을 거쳐, 도 13에 나타난 구조가 얻어진다.
도 13에 도시된 실시형태에 나타낸 구조에서는, 전류주입층의 적어도 활성층에 근접하는 부분에 상당하는 제 2p-클래드층(17)이, 활성층(14)의 발광파장 420nm에 대응하는 밴드갭보다 큰 밴드갭을 가지고 있다. 더욱이, 제 2p-클래드층(17)의 굴절율은 전류차단층(16)의 굴절율보다 크다.
이것에 의해, 접합에 평행방향의 실효적인 굴절율이 전류주입되는 스트라이프형상의 개구부에 높은 광의 도파기구를 형성할 수 있어, 기본횡모드를 안정화시켜, 광의 흡수손실, 회절손실에 의한 임계전류의 증가를 억제함과 동시에, 도파되는 광의 파면을 평탄하게 하여, 광디스크용의 레이저로서 필수적인 작은 비점격차를 실현할 수 있었다.
실제, 상기 실시형태와 같이 하여 얻어진 레이저소자는 420nm의 파장으로 실온연속발진하고, 연속동작의 최고온도는 120℃이고, 50℃, 5mW의 조건으로 연속 1000시간 이상의 동작이 확인가능했다. 또한, 그 비점격차(非点隔差)는 3㎛이하의 작은 값이 얻어졌다.
도 13에 도시된 실시형태에 있어서는, 제 1p-클래드층(15) 및 제 2p-접촉층 (17)을 동일한 재료로 형성함으로써, 거의 동일한 굴절율의 층이 되도록 하고 있다. 그러나, 본 발명의 골자인 전류주입층의 적어도 활성층에 근접하는 부분이, 활성층의 발광파장에 대응하는 밴드갭보다 큰 밴드갭인 동시에, 그 굴절율이 전류차단층보다 큰 것을 만족하고 있으면 동일한 효과가 얻어진다.
도 14는 본 발명의 또 다른 실시형태에 따른 질화갈륨계 화합물 반도체 레이저의 소자구조를 나타낸 단면도이다.
도 14에 도시된 실시형태에 있어서, 사파이어기판(10)상에, 버퍼층(11), n-접촉층(12), n-클래드층(13), 활성층(14), 제 1p-클래드층(15), 전류차단층(16)이 적층형성되고, 전류차단층(16)은 스트라이프형상으로 에칭된다.
전류차단층(16)의 에칭에 의해 노출된 제1p-클래드층(15) 및 전류차단층(16)상에는, p-하부전류주입층(제 2p-클래드층) 17, p-상부전류주입층(p-접촉층) 18이 적층된다. 그리고, p-접촉층(18)으로부터 n-접촉층(12)의 도중까지 부분적으로 에칭되고, 노출된 n-접촉층(12)의 표면에는 n측 전극(21)이 형성되고, p-접촉층(18)의 표면에는 p측 전극(22)이 형성된다.
다음에, 도 14에 도시된 질화갈륨계 화합물 반도체 레이저의 제조방법 및 그 상세한 구조, 특히 전류차단층(16)의 주변에 곤하여 설명한다
활성층(14)은 비도우프 GaN으로 이루어지고, 두께 100nm의 광가이드층, 두께 2nm의 비도우프In0.2Ga0.8N, 및 두께 4nm의 비도우프 In0.05Ga0.95N의 2종류의 InGaAlN 층을 10주기 반복하여 구성되는 다중양자정호(MQW)구조, Mg도우프 Al0.2Ga0.8N으로 이루어지고 두께 40nm의 p-캡층, 그리고 Mg도우프 GaN으로 이루어지고 두께 100nm의 p-광가이드층을 적층성장시켜 이루어진다. 활성층(14)상에는 Mg도우프 Ga0.85Al0.15N의 제1p-클래드층(15)을 100nm의 막두께로 형성하고, 다음에, Si도우프 Ga0.85Al0.15N의 전류차단층을 300nm 성장시킨다. 전류차단층(16)을 3㎛폭의 스트라이프형상으로 에칭한 후, Mg도우프 Ga0.9Al0.1N의 제2p-클래드층(17)을 300nm 형성한다. 다음에, Mg를 고농도로 도우프한 p+-GaN으로 이루어지고 두께 200nm의 p-상부전류주입층 (p-접촉층) 18을 적층한다. 다음에, 도 10에 도시된 실시형태와 동일한 전극형성 과정을 거쳐, 도 14에 나타낸 구조가 얻어진다.
도 14에 도시된 실시형태에 나타낸 구조에서는, 전류차단층(16)이, 활성층 (14)의 발광파장에 대응하는 밴드갭보다 큰 밴드갭을 갖고 있다.
더욱이, 전류차단층(16)의 굴절율은, 전류주입층의 적어도 활성층에 근접하는 부분에 상응하는 제 2p-클래드층(17)의 굴절율보다 크다.
이것에 의해, 접합에 평행방식의 실효적인 굴절율이 전류주입되는 스트라이프형상의 개구부에 저광의 도파기구를 형성할 수 있어, 기본 횡모드를 안정화시켜, 광의 흡수손실에 의한 임계전류의 증가를 억제함과 동시에, 도파되는 광의 파면을 평탄하게 하고, 광디스크용의 레이저로서 필수적인 작은 비점격차를 실현할 수 있었다.
실제, 상기 실시형태와 같이 하여 얻은 레이저소자는 420nm의 파장으로 실온연속발진하고, 연속동작의 최고온도는 100℃이고, 50℃, 5mW의 조건으로 연속 1000시간 이상의 동작을 확인할 수 있었다. 또한, 그 비점격차는 3㎛이하로 작은값이 얻어진다.
도 14에 도시된 실시형태에 있어서는, 제1p-클래드층(15) 및 전류차단층(16)을 도전형이 다른 동일한 재료로 형성함으르써, 거의 동일한 굴절율의 층이 되도록 하고 있다. 그러나, 본 발명의 골자인 전류차단층이, 활성층의 발광파장에 대응하는 밴드갭보다 큰 밴드갭인 동시에, 그 굴절율이 전류주입층의 적어도 활성층에 근접하는 부분보다 큰 것을 만족시키고 있으면 동일한 효과가 얻어진다.
도 15는, 본 발명의 또 다른 실시형태에 따른 질화갈륨계 화합물 반도체 레이저의 소자구조를 나타낸 단면도이다.
도 15에 도시된 실시형태에 있어서, 사파이어기판(10)상에, 버퍼층(11), n-접촉층(12), n-클래드층(13), 활성층(14), 제 1p-클래드층(15), 전류차단층(16)이 적층형성되고, 전류차단층(16)은 스트라이프형상으로 에칭된다.
전류차단층(16)의 에칭에 의해 노출된 제1p-클래드층(15) 및 전류차단층(16)상에는, p-하부전류주입층(제2p-클래드층)(17), p-상부전류주입층(p-접촉층) 18이 적층된다. 그리고, p-접촉층(18)으로부터 n-접촉층(12)의 도중까지 부분적으로 에칭되고, 노출된 n-접촉층(12)의 표면에 n측 전극(21)이 형성되고, p-접촉층(18)의 표면에는 p측 전극(22)이 형성된다.
다음에, 도15에 도시된 실시형태의 질화갈륨계 화합물 반도체 레이저의 제조방법 및 그 상세한 구조와, 특히 전류차단층(16)의 주변에 관해 설명한다.
활성층(14)은, 비도우프 GaN으로 이루어지고 두께 100nm의 광가이드층, 두께 2nm의 비도우프 In0.2Ga0.8N 및 두께 4nm의 비도우프 In0.05Ga0.95N의 2종류의 InGaAlN층을 10주기 반복하여 구성되는 다중양자정호(MQW)구조, Mg도우프 Al0.2Ga0.8N으로 이루어지고 두께 40nm의 p-캡층, 그리고 Mg도우프 GaN으로 이루어지고 두께 100nm의 p-광가이드층을 적층성장시켜 이루어진다. 활성층(14)상에는 Mg도우프 p-Ga0.85Al0.15N의 제 1p-클래드층(15)을 100nm의 막두께로 형성하고, 다음에, Si도우프 In0.25Ga0.75N의 전류차단층을 300nm 성장시킨다. 전류차단층(16)을 3㎛폭의 스트라이프형상으로 에칭한 후, Mg도우프 Ga0.85Al0.15N의 제 2p-클래드층(17)을 300nm형성한다. 다음에, Mg를 고농도로 도우프한 p+-GaN으로 이루어지고, 두께 200nm의 p-상부전류주입층(p-접촉층) 18을 적층한다. 다음에, 도 10에 도시된 실시형태와 같은 전극형성과정을 거쳐, 도 15에 나타낸 구조가 얻어진다.
도 15에 도시된 실시형태에 나타낸 구조에서는, 전류주입층이 적어도 활성층에 근접하는 부분에 상당하는 제2p-클래드층(17)의 밴드갭이, 활성층의 발광파장에 대응하는 밴드갭보다 크다. 더욱이, 전류차단층(16)의 밴드갭이, 활성층의 발광파장에 대응하는 밴드갭보다 작다.
이것에 의해, 접합에 평행방향의 실효적인 굴절율이 전류주입되는 스트라이프형상의 개구부에 높은 광의 도파기구가 형성될수 있는 동시에, 고차횡모드에 대해서의 흡수손실을 크게 할 수 있기 때문에, 기본횡모드를 안정화 하여, 광의 회절손실에 의한 임계치전류의 증가를 억제하는 동시에, 도파되는 광의 파면을 평탄화게 하여, 광디스크용의 레이저로서 필수적인 비점격차를 실현할 수 있었다.
실제, 상기 실시형태와 같이 하여 얻어진 레이저소자는 420nm의 파장으로 실온연속발진하고, 연속동작의 최고온도는 100℃이고, 50℃, 7mW의 조건으로 연속 1000시간 이상의 동작이 확인가능하였다. 또한, 그 비점격차는 7㎛이하로 작은 값이 얻어졌다.
도 15에 도시된 실시형태에 있어서는, 제1p-클래드층(15) 및 제2p-클래드층 (17)을 동일한 재료로 형성함으로써, 거의 같은 굴절율의 층이 되도록 하고 있다.그러나, 본 발명의 골자인 전류주입층이 적어도 활성층에 근접하는 부분의 밴드갭이 활성층의 발광파장에 대한 밴드갭보다 크고, 전류차단층의 밴드갭이 활성층의 발광파장에 대응하는 밴드갭보다 작은 것을 만조시키고 있으면, 동일한 효과가 얻어진다.
도 16은 본 발명의 또 다른 실시형태에 따른 질화갈륨계 화합물 반도체 레이저의 소자구조를 나타낸 단면도이다.
도 16에 도시된 실시형태에 있어서, 사파이어기판(10)상에 버퍼층(11), n-접촉층(12), n-클래드층(13), 활성층(14), p-클래드층(15), 전류차단층(16)이 적층형성되고, 전류차단층(16) 및 p-클래드층(15)은 스트라이프형상으로 에칭되고, 그 단면형상은 V자형으로 되어 있다.
전류차단층(16) 및 p-클래드층(15)의 에칭에 의해 노출된 p-클래드층(15)의 V홈 및 전류차단층(16)상에서는, p-하부전류주입층(17), p-상부전류주입층(p-접촉층) 18이 적층된다. 그리고, p-접촉층(18)으로부터 n-접촉층(12)의 도중까지 부분적으로 에칭되고, 노출된 n-접촉층(12)의 표면에는 n측 전극(21)이 형성되고, p-접촉층(18)의 표면에는 p측 전극(22)이 형성된다.
다음에, 도 16에 도시된 실시형태의 질화갈륨계 화합물 반도체 레이저의 제조방법 및 그 상세한 구조와 특히 전류차단층(16)의 주변에 관하여 설명한다.
활성층은, 비도우프 GaN으로 이루어지고 두께 100nm의 광가이드층, 두께 2nm의 비도우프 In0.2Ga0.8N 및 두께 4nm의 비도우프In0.05Ga0.95N의 2종류의 InGaAlN층을10주기 반복하여 구성되는 다중양자정호(MQW)구조, Mg도우프 Al0.2Ga0.8N으로 이루어지고 두께 40nm의 p-캡층, 그리고 Mg도우프 GaN으로 이루어지고 두께 100nm의 p-광가이드층을 적층성장시켜 이루어진다. 활성층(14)상에는 Mg도우프 Ga0.85Al0.15N의 p-클래드층(15)을 300nm의 두께로 형성하고, 다음에, Si를 도우프한 GaN의 전류차단층을 1.5㎛ 형성한다. 전류차단층(16)을 2㎛폭의 스트라이프형상으로 에칭함으로써, p-클래드층(15)에 이르는 V자형상의 홈부을 형성한 후, Mg도우프 GaN의 p-하부전류주입층(17)을 800nm 형성한다. 다음에, Mg를 고농도로 도우프한 p+-GaN으로 이루어지고 두께 200nm의 p-상부전류주입층(18; p-접촉층)을 적층한다. 다음에, 도 10에 도시된 실시형태와 같은 전극형성과정을 거쳐, 도 16에 나타낸 구조가 얻어진다.
도 16에 도시된 실시형태에 나타낸 구조에서는, p-하부전류주입층(17)을 스트라이프형상의 개구부에 있어서, 전류주입층과 활성층(14)에 삽입된 p-클래드층 (15)에 형성된 홈부에 접하도록 형성하고 있다. 또한, 이 홈부의 형상을 V자형으로 하는 것이 특징이다.
이것에 의해, 전류를 스트라이프 중앙부에 집중시킬 수 있게 되고, 전류확산에 의한 무효전류를 억제할 수 있다. 더욱이, p-하부전류주입층(17)의 저항율을, p-클래드층(15)의 저항율 보다도 낮게 하는 것이, 보다 현저한 무효전류협착효과를 야기한다고 생각된다. 이 경우, 동시에 V자 홈의 매립재료의 굴절율이 p-클래드층의 굴절율보다도 높기 때문에, 접합에 평행방향의 실효적인 굴절율이 전류주입되는스트라이프형상의 개구부의 V자 부분에 높은 광의 도파기구가 형성할 수 있더, 기본횡모드를 안정화 하여, 광의 흡수손실, 회절손실에 의한 임계치전류의 증가를 억제함과 동시에, 도파되는 광의 파면을 평탄하게 하여, 광디스크용의 레이저로서 필수적인 작은 비점격차를 실현할 수 있었다.
실제, 상기의 실시형태를 행하여 얻은 레이저소자는 420nm의 파장으로 실온 연속발진하고, 연속동작의 최고온도는 110℃이고, 50℃, 3mW의 조건으로 연속 1000 시간 이상의 동작이 확인가능했다. 또한, 그 비점격차는 7㎛이하로 작은 값이 얻어졌다.
도 16에 도신된 실시형태에서는, p-하부전류주입층(17)으로서, p-클래드층 (15)보다 굴절율이 높은 층을 이용하고 있다. 그러나, p-클래드층(15) 보다 저항율이 낮아지면, 반드시 굴절율이 높은 층뿐만 아니라, 거의 같은 굴절율을 갖는 재료나, 굴절율이 낮은 재료를 이용하여도 좋다.
도 17은 본 발명의 또 다른 실시형태에 따른 질화갈륨계 화합물 반도체 레이저의 소자구조를 나타낸 단면도이다.
도 17에 도시된 실시형태에 있어서, 사파이어기판(10)상에 버퍼층(11),n-접촉층(12), n-클래드층(13), 활성층(14), p-클래드층(15), 전류차단층(16)이 적층형성되고, 전류차단층(16) 및 p-클래드층(15)는 스트라이프형상으로 에칭되고, 그 단면형상은 홈 저부가 평탄하게 되어 있다.
전류차단층(16) 및 p-클래드층(15)의 에칭에 의해 노출된 p-클래드층(15)의 홈부 및 전류차단층(16)상에서는, p-하부전류주입층(17), p-상부전류주입층(p-접촉층) 18이 적층된다. 그리고, p-접촉층(18)으로부터 n-접촉층(12)의 도중까지 부분적으로 에칭되어, 노출된 n-접촉층(12)의 표면에는 n측 전극(21)이 형성되고, p-접촉층(18)의 표면에는 p측 전극(22)이 형성된다.
다음에, 도 17에 도시된 질화갈륨계 화합물 반도체 레이저의 제조방법 및 그 상세한 구조를, 특히 전류차단층(16)의 주변에 관해서 설명한다.
활성층은 비도우프 GaN으로 이루어지고 두께 100nm의 광가이드층, 두께 2nm의 비도우프In0.2Ga0.8N 및 두께 4nm의 비도우프 In0.05Ga0.95N의 2종류의 InGaAlN층을 10주기 반복하여 구성되는 다중양자정호(MQW)구조, Mg도우프 Al0.2Ga0.8N으로 이루어지고 두께 40nm의 p-캡층, 그리고 Mg도우프 GaN으로 이루어지고 두께 100nm의 p-광가이드층을 적층성장시켜 이루어진다. 활성층(14)상에는 Mg도우프 Ga0.85Al0.15N의 p-클래드층(15)을 300nm의 막두께로 형성하고, 다음에, Si도우프 GaN 전류차단층을 1.5㎛ 형성한다. 전류차단층(16)을 3㎛폭의 스트라이프형상으로 에칭함으로써, p-클래드층(15)에 이르고, 그 단면형상이 홈 저부에 평탄하게 되어 있는 홈부를 형성한 후, Mg도우프 GaN의 p-하부전류주입층(17)을 800nm 형성한다. 다음에, Mg를 고농도에서 도우프한 p+-GaN으로 이루어지고 두께 200nm의 p-상부전류주입층(p-접촉층) 18을 적층한다. 다음에, 도 10에 도시된 실시형태와 같은 전극형성과정을 거쳐, 도 17에 나타낸 구조가 얻어진다.
도 17에 도시된 실시형태에 나타낸 구조에서는, p-하부전류주입층(17)을, 스트라이프형상의 개구부에 있어서, 전류주입층과 활성층(14) 사이에 두는 p-클래드층(15)에 형성된 홈부에 접하도록 형성하고 있다. 또한, 이 홈부의 형상을 그 단면형상이 홈 저부에 평탄하게 되도록 하는 것에 특징이 있다.
이것에 의해, 전류주입의 폭, 광의 도파기구의 폭을 거의 일치시킬 수 있다. 이것은 비점격차가 작은 레이저를 만드는 것에 유효하다. 홈을 매립하는 재료의 굴절율이 p-클래드층의 굴절율보다도 높기 때문에, 접합에 평행방향의 실효적인 굴절율이 전류주입되는 스트라이프형상의 개구부에 높은 광의 도파기구를 형성할 수 있어, 기본횡모드를 안정화 하여, 광의 흡수손실, 회절손실에 의한 임계치전류의 증가를 억제함과 동시에, 도파되는 광의 파면을 평탄하게 하여, 광디스크용의 레이저로서 필수적인 작은 비점격차를 실현할 수 있었다.
실제, 상기의 실시형태를 행하여 얻은 레이저소자와 420nm의 파장으로 실온연속발진하고, 연속동작의 최고온도는 110℃이고, 50℃, 5mW의 조건으로 연속 1000시간 이상의 동작이 확인가능했다. 또한, 그 비점격차는 5㎛이하로 작은 값을 얻었다.
도 17에 도시된 실시형태에서는 p-하부전류주입층(17)으로서, p-클래드층 (15)보다 굴절율이 높은 GaN을 이용하고 있지만, 도 18에 나타낸 바와 같이 p-클래드(15)와 동등, 또는 낮은 굴절율을 갖는 제 2p-클래드층(17)a 등을 이용해도 좋다.
도 19는, 본 발명의 또 다른 실시형태에 따른 질화갈륨계 화합물 반도체 레이저의 소자구조를 나타낸 단면도이다. 도 19에 나타낸 실시형태는, p-클래드층에 형성되는 홈브가, 2단계로 되어 있고, 홈부의 폭을 스트라이프형상의 개구부의 폭보다 협소하게 되어 있는 점에서, 도 17에 나타낸 실시형태와 서로 다르다.
이와 같은 구성으로 함으로써, 전류주입의 폭을 광의 도파기구의 폭보다 협소하게 할 수 있다. 이것은 활성층의 전류주입되는 부분의 양옆의 비주입부분에서의 흡수의 발생을 촉진시켜, 과포화흡수체로 함으로써, 자기진동(self-pulsation)을 일으키는 저잡음레이저로 하는데 유효하다.
실제, 상기의 실시형태를 행하여 얻은 레이저소자는 420nm의 실온연속발진하고, 연속동작의 최고온도는 90℃이고, 50℃, 5mW의 조건으로 연속 1000시간 이상의 동작이 확인가능했다. 또한, 그 비점격차는 7㎛이하로 작은 값이 얻어졌다. 또한 자기진동을 일으키는 저잡음의 특성이 얻어졌다.
도 19에 도시된 실시형태에서는, p-하부전류주입층으로서, p-클래드층보다 굴절율이 높은 층을 이용하고 있다. 그러나, p-클래드층(15)보다 저항율이 낮으면, 반드시 굴절율이 높은 층뿐만 아니고, 거의 같은 굴절율을 갖는 재료와, 굴절율이 낮은 재료를 이용해도 상관없다.
도 10내지 도 19에 도시된 실시형태에 의하면, 다음과 같은 효과를 얻을 수 있다.
종래의 전류차단층에 스트라이프개구부를 가진 반도체 레이저소자로는, Si 등의 n형 불순물을 도우프하고, Mg 등의 p형 불순물을 의도적으로 도우프하지 않고 형성하는 전류차단층의 결정성장중에, Mg 등의 p형 불순물원료가 전류차단층 결정중에 혼합되는 현상이 나타난다. 이것은, 전류차단층과 활성층과의 사이에 위치하는 클래드층 등을 형성할 경우에 도우프하는 Mg 등의 p형 불순물원료가 결정성장장치의 반응로내벽, 배관 등에 부착되어, 이것이 전류차단층의 결정성장중에, Mg 등의 p형 불순물원료가 결정성장장치의 반응로내벽, 배관등으로부터 이탈하기 때문인 것으로 생각되어진다(메모리효과).
또한, 전류차단층과 활성층과의 사이에 위치하는 클래드층 등, 또는 전류차단층상에 형성하는 전류주입층에 도우프한 Mg 등의 불순물이, 결정성장이나 소자구조 형성과정을 행하는 사이의 열처리에 의해, 전류차단층에 확산된다. 이것의 영향에 의해, 전류차단층은 의도하지 않은 불순물이 혼입되어 결정성을 저하시킨다. 특히, 본래 n형으로 함으로서 전류협착성이 양호하게 되게 하는 전류차단층이, p형 불순물의 혼입에 의해 n형이 없어WU, 전류협착성이 손상되어, 무효전류를 발생하고 있었다. 또한, 혼입되는 p형 불순물보다도 다량의 n형 불순물을 도우프하는 것으로, n형을 유지하도록 하면, 대량의 n형 도핑에 의해 결정성이 손상되어, 무효전류의 원인이 되고 있었다.
상기 문제점에 대한 대책으로서 본 발명에 의하면, 도 10에 도시된 실시형태에서 기술한 바와 같이, 전류차단층의 두께를 전류차단층과 활성층간의 p-층의 두께보다도 두껍게 함으로서 상기의 문제를 해결할 수 있다. 즉, 이 구조에 의해, 상술된 바와 같은 영향으로 의도적으로는 도우프하지 않은 p형 불순물이 전류차단층에 혼입되어도, 적어도 일부에 n형 영역을 남길수 있기 때문에 전류협착효과가 향상된다. 이것은 메모리효과에 의한 반응로와 배관에 부착/이탈하는 불순물원료의 양이, 층을 형성하는 시간 즉 층의 두께에 의존하여 증가하는 것을 고려한 것에 있다. 전류차단층과 활성층간의 p-층의 두께에 따라서 전류차단층의 두께를 두껍게함으로서, 적어도 일부에 n형 영역을 남길 수 있다.
이것에 의해, 무효전류가 감소되어, 저임계치화, 저전압화, 및 신뢰성의 향상을 도모할 수 있게 된다.
더욱이, 본 발명에 따르면, 전류차단층의 두께를, 전류차단층과 활성층의 거리의 2배보다도 두껍게 함으로써, 메모리효과에 의한 p형 불순물 혼입을 더욱 억제할 수 있다. 이 때문에, n형 도핑량을 과잉으로 많게 하는 일없이 양호한 전류협착효과가 얻어WU, 더할 나위없는 저임계치화, 저전압화 및 신뢰성의 향상을 도모하는 것이 가능하게 된다. 다만, 전류차단층의 두께가, 전류차단층과 활성층과의 거리의 10배보다도 두꺼워지면, 전류차단층의 개구부를 제어성 좋게 형성하는 것이 곤란해WU, 수율이 저하하기 때문에, 실질적인 두께의 상한이 있게 된다.
또한, 본 발명에 따르면, 전류차단층의 두께를, 전류주입층의 두께보다도 두껍게 함으로써, 의도적으로는 도우프하지 않은 p형 불순물이 전류주입층 형성중에 전류차단층으로 확산에 의해 혼입해도, 적어도 일부에 n형 영역을 남길 수 있기 때문에 전류협착효과가 향상된다. 이것은 확산되는 p형 불순물의 양이 전류주입층을 형성하는 시간, 즉 두께에 의존하여 증가하기 때문에, 그에 따라 전류차단층의 두께를 두껍게 함으로써, 적어도 일부에 n형 영역을 남길 수 있게 된다. 이에 따라, 무효전류가 저감되고, 저임계치화, 저전압화 및 신뢰성의 향상을 도모하는 것이 가능하게 된다.
더욱이, 본 발명에 따르면, 전류차단층의 두께를, 전류주입층의 두께의 1.2배보다도 두껍게 함으로써, 확산에 의한 p형 불순물 혼입을 더욱 억제할 수 있다.이 때문에, n형 도핑량을 과잉으로 많게 하는 일 없이 양호한 전류협착효과가 얻어 WU, 더할 나위없는 저임계치화, 저전압화 및 신뢰성의 향상을 도모하는 것이 가능하게 된다. 다만, 전류차단층의 두께가, 전류주입층의 두께의 2배보다도 두꺼워지면, 전류주입층을 전류차단층의 개구부에 형성하는 부분에서의 결정성이 충분히 얻어지지 않고, 전류주입층 상부에 형성되는 전극접속이 불충분으로 되어 동작전압의 증가를 일으키기 때문에, 실질적인 두께의 상한이 있게 된다.
또한, 본 발명에 따르면, 전류주입층의 두께는, 전류차단층과 활성층과의 거리보다도 두껍게 함으로써, 소자화 프로세스에서의 열처리에서 전류차단층과 활성층 사이에 위치하는 클래드층의 왜곡이 완화되고, 결정중에 크랙(쪼개짐)을 발생시키는 것을 방지할 수 있다. 이 때문에, 양호한 전류협착효과가 얻어WU, 저임계치화, 저전압화 및 신뢰성의 향상을 도모하는 것이 가능하게 된다. 다만, 전류주입층의 두께는, 전류차단층과 활성층과의 거리의 1.7배 내지 5배 사이의 크기인 것이 바람직하다.
한편, 종래의 전류차단층에 스트라이프개구를 갖춘 질화갈륨계 반도체 레이저소자에서는, n-전류차단층과 그 하층의 p-층의 경계면, 또는 전류차단층과 p-전류주입층과의 경계면에는 미소한 구멍 등의 결함이 발생하기 쉽다. 이들 층의 경계면과 pn접합면이 거의 같게 위치하기 때문에, pn접합면에 존재하는 결함이 일으키는 발생결합에 의한 무효전류를 발생하는 원인으로 되어 전류협착성을 저해하는 요인으로 되고 있었다.
그에 반해 본 발명에 따르면, Si 등의 n형의 불순물이 도우프된 전류차단층내에 적어도 n형이 아닌 영역을 형성하여 pn접합면과 결정층의 경계면을 적극적으로 어긋나게 한다. 이에 따라, pn접합 경계면에 존재하는 결함이 일으키는 발생재결합에 의한 무효전류가 감소되어 저임계치화, 저전압화 및 신뢰성의 향상을 도모하는 것이 가능하게 된다.
상기 n형이 아닌 영역은, 결함이 발생하기 쉬운 전류차단층과 그 하층의 경계면, 또는 전류차단층과 p형의 전류주입층의 경계면, 또는 그 양쪽에 설치하는 것이 바람직하다. 또한, 상기 n형이 아닌 영역은, Mg 등의 p형 불순물이 첨가되고, 저농도의 p형 또는 고저항의 i형으로 형성되는 것이 바람직하다. 또한, 그 캐리어농도 프로필은, 연속적으로 변화함으로써, 전계가 국소적으로 집중되지 않아 무효전류를 더욱 억제할 수 있다.
다른 한편으로, 종래의 전류차단층에 스트라이프개구를 갖는 질화갈륨계 반도체 레이저소자에서는, 접합에 평행방향의 실효적인 굴절율이 일정하고, 광의 도파기구나 기본횡모드의 안정화기구가 형성되어 있지 않다. 이 때문에, 고차횡모드가 발생한다거나, 흡수손실, 회절손실에 의한 임계치전류의 증가나 도파되는 광파면의 만곡에 의한 커다란 비점격차(非点隔差)가 생겨 광디스크용의 레이저로서 불가결한 특성을 실현하는 것이 곤란하였다.
그에 반해 본 발명에 따르면, 전류주입층의 적어도 활성층에 근접하는 부분을, 활성층의 발광파장에 대응하는 밴드갭보다 큰 밴드갭으로 함과 더불어, 전류차단층보다 큰 굴절율로 할 수 있다. 이에 따라, 접합에 평행방향의 실효적인 굴절율이 전류주입되는 스트라이프형상의 개구부에서 높은 광의 도파기구를 형성할 수 있어, 기본횡모드를 안정화 하여, 광의 흡수손실, 회절손실에 의한 임계치전류의 증가를 억제함과 더불어, 도파되는 광의 파면을 평탄하게 하여 광디스크용의 레이저로서 불가결한 작은 비점격차를 실현하는 것이 가능하게 된다.
또한, 상술한 구조에서는, 전류주입층과 활성층 사이에 있는 클래드층의 굴절율과, 전류차단층의 굴절율, 또는 전류주입층의 적어도 활성층에 근접하는 부분의 굴절율을 거의 같게 할 수 있다. 이에 따라, 굴절율의 미묘한 차이를 억제할 필요가 없게 되고, 제조가 용이해져서 재현성, 수율이 높은 반도체 레이저를 제공할 수 있다.
또한, 본 발명에 따르면, 전류차단층을, 활성층의 발광파장에 대응하는 밴드갭보다 큰 밴드갭으로 함과 더불어, 전류주입층의 적어도 활성층에 근접하는 부분보다 큰 굴절율로 할 수 있다. 이에 따라, 접합에 평행방향의 실효적인 굴절율이 전류주입되는 스트라이프형상의 개구부에서 낮은 광의 도파기구를 형성할 수 있어, 기본횡모드를 안정화 하여, 광의 흡수손실에 의한 임계치전류의 증가를 억제함과 더불어, 도파되는 광의 파면을 평탄하게 하여 광디스크용의 레이저로서 불가결한 작은 비점격차를 실현하는 것이 가능하게 된다.
상술한 구조에 있어서도, 전류주입층과 활성층 사이에 있는 클래드층의 굴절율과,전류차단층의 굴절율, 또는 전류주입층의 적어도 활성층에 근접하는 부분의 굴절율을 거의 같에 함으로써. 굴절율의 미묘한 차이를 억제할 필요가 없게 되어. 제조가 용이해져서 재현성, 수율이 높은 반도체 레이저를 제공할 수 있다.
또한, 본 발명에 따르면, 전류주입츠의 적어도 활성층에 근접하는 부분의 밴드갭을 활성층의 발광파장에 대응하는 밴드갭보다 크게 함과 더불어, 전류차단층의 밴드갭을 활성층의 발광파장에 대응하는 밴드갭보다 작게 할 수 있다. 이에 따라, 접합에 평행방향의 실효적인 굴절율이 전류주입되는 스트라이프형상의 개구부에서 높은 광의 도파기구를 형성하는 것이 가능함과 더불어, 고차횡모드에 대한 흡수손실을 크게 할 수 있다. 이 때문에, 기본횡모드를 안정화 하여, 광의 회절손실에 의한 임계치전류의 증가를 억제함과 더불어, 도파되는 광의 파면을 평탄하게 하여 광디스크용의 레이저로서 불가결한 작은 비점격차를 실현하는 것이 가능하게 된다.
다른 한편으로, 종래의 전류차단층에 스트라이프개구를 갖춘 질화갈륨계 반도체 레이저소자에서는, 활성층과 전류차단층 사이에 형성되는 클래드층 등의 두께 가 접합방향으로 균일하기 때문에, 전류의 퍼짐에 의해 발진에 기여하지 않는 뮤호한 전류를 발생시킨다고 하는 문제가 있었다.
그에 반해 본 발명에 따르면, 전류주입층을. 스트라이프형상의 개구부에 잇어서. 전류주입층과 활성층에 끼인 클래드층에 형성된 홈부에 접하도록 형성함으로써. 전류를 스트라이프중앙부에 집중시키는 것이 가능해져, 전류퍼짐에 의한 무효전류를 억제하는 것이 가능하게 된다. 이러한 구조는, 전류주입층의 적어도 클래드층 홈부에 접하는 부분의 저항률을 클래드층의 저항률보다도 낮게 함으로써 현저하게 행하는 것이 가능하게 된다.
또한. 상술한 구조에 있어서, 전류주입층의 적어도 활성층에 근접하는 부분의 굴절율을, 클래드층의 굴절율보다 크게 하거나, 또는 작게 함으로써, 접합에 평행방향의 실효적인 굴절율이 전류주입되는 부분에서 높거나 또는 낮은 광의 도파기구를 형성하는 것이 가능하다. 이에 따라. 기본횡모드를 안정화 하여, 광의 흡수 손실이나 회절손실에 의한 임계치전류의 증가를 억제함과 더불어, 도파되는 광의 파면을 평탄하게 하여 광 디스크용의 레이저로서 불가결한 작은 비점격차를 실현하는 것이 가능하게 된다.
또한. 상술한 구조에 있어서, 클래드층에 형성되는 홈부의 형상을 제어함으로써, 전류주입의 폭, 광의 도파기구의 폭을 별개로 제어하는 것이 가능하게 된다. 클래드층의 홈부를 V자형으로 함으로써, 중앙에 전류를 집중시킬 수 있다. 이것은 임계치전류가 낮은 레이저를 만드는데 유효하다. 또, 클래드층의 홈부의 저부를 평탄하게 함으로써, 전류주입의 폭, 광의 도파기구의 폭을 거의 일치시킬 수 있다.이것은 비점격차가 작은 레이저를 만드는데 유호하다. 또, 클래드층의 홈부의 폭을 스트라이프형상의 개구부의 폭보다 좁게 함으로써, 전류주입의 폭을 광의 도파기구의 폭보다 좁게 할 수 있다. 이것은 활성층의 전류주입되는 부분의 양옆의 비주입부분에서의 흡수의 발생을 촉진하여 과포화흡수체로 함으로써, 자기진동을 일을키는 저잡음 레이저로 하는데 유효하다.
또 20은 본 발명의 또 다른 실시형태에 따른 질화갈륨계 화합물 반도체 레이저의 소자구조를 나타냄 단면도이다. 이 실시형태는. 전류협착구조의 개구부에 있어서, 개구부의 측벼과, 전류차단층(16)과 전류주입층(층 17 + 층 18)과의 경계면이, 45°~90°의 각도를 이루는 것을 특징으로 한다. 도 20에 도시한 반도체 레이저의 제조방법의 실시예에 대해, 도 21a ~ 도 21c 및 도 22a~ 도 22c를 참조하여 설명한다.
먼저, 사파이어기판(10)상에 유기금속 기상성장법(MOCVD법)에 의해 GaN의 버퍼층(11)을 10∼200㎚정도의 막두께로 성장시키고, 그 위에 Si도우프 GaN의 n-접촉층(12)을 4㎛의 막두께로 성장시켰다. 이어서, Si도우프 Ga0.8Al0.2N의 n-클래드층 (13)을 250㎚의 막두께로 성장시켰다. 다음에, 비도우프 GaN의 두께 200㎚의 광가이드층, 두께 1.5㎚의 비도우프 In0.25Ga0.75N 및 두께 3㎚의 비도우프 In0.05Ga0.95N의 2종류의 InGaN층을 50주기 반복하여 구성되는 다중양자정호(MQW)구조, 그리고 비도우프 GaN의 막두께 200㎚의 광가이드층을 적층성장시켜 된 MQW 활성층(14)을 형성했다. 다음에, Mg도우프 Ga0.8Al0.2N의 p-클래드층(15)을 성장시키고, 이어서 두께 0.6㎛의 Mg도우프 GaN의 p-에칭정지층(72), Si도우프 GaN의 n-전류차단층(16)을 두께 1.0㎛ 순차 적층했다(도 21a).
다음에, 도 21b에 나타낸 바와 같이, 전류차단층(16)상에 무기재료층(74)으로서 열CVD법에 의해 SiO2막을 400㎚ 퇴적했다. 이어서, 레지스트층(AZ4330; 76)을 두께 3㎛ 도포하고, 광노광프로세스에 의해 스트라이프 패턴을 전사했다. 다음에, 현상후 웨이퍼를 150℃의 질소분위기의 오븐에 20분간 넣어 레지스트의 경화처리를 행했다.
이 처리에 있어서, 온도가 높을수록 레지스트는 경화하고, 건식 에칭시의 플라즈마내성이 증가했다. 100℃이상에서 플라즈마내성의 상승이 나타났다. 또, 온도가 높은 쪽에서는, 250℃이상에서는, 에칭후의 레지스트의 박리가 곤란했다. 이 때문에, 실질적으로는 100℃∼250℃의 범위에서의 처리가 유효했다.
현상 직후는 레지스트층(76)의 측벽은 레지스트층(76)과 전류차단층(16)과의 경계면에 대해 거의 수직이지만, 이 레지스트 경화처리에 의해 레지스트의 리플로우현상이 생겨, 도 21c에 나타낸 바와 같이 레지스트층(76)의 마스크의 측벽에 테이퍼(78)를 형성할 수 있었다. 이러한 레지스트의 측벽의 테이퍼에 의해, 건식 에칭시에 스퍼터링에 의해 레지스트층(76)의 후퇴가 생겼다. 그 결과, 도 22a에 도시한 바와 같이 질화갈륨계 화합물 반도체 에칭부의 측벽에 테이퍼(79)를 형성할 수 있었다. 여기서, 테이퍼(79)의 각도는 레지스트의 경화처리시의 온도와 레지스트층(76) 및 무기재료층(74)의 두께로 제어할 수 있다.
이상과 같이 형성한 무기재료층(74) 및 레지스트층(76)의 2층의 마스크를 이용하여 전류차단층(16)의 일부를 염소가스를 이용한 반응성 이온빔에칭(RIBE)법에 의해, 스트라이프형상으로 에칭정지층(72)이 노출할 때 까지 에칭했다. 전류차단층 (16)의 에칭조건은, 염소압력 0.4mTorr, 마이크로파 전력 200W, 이온가속전압 500V로 했다. 그 결과, 폭 5㎛, 깊이 1.7㎛이고, 에칭측벽의 전류차단층과 마스크의 경계면이 이루는 각도가 약 50°인 개구부를 제작할 수 있었다.
건식 에칭후에 웨이퍼를 황산:과수(過水):물의 혼합액, 다음에 불산중에서 처리하여 도 22b에 나타낸 바와 같이 에칭마스크를 제거했다. 더욱이, 100℃이상으로 가열한 HNO3: HCl = 3 : 1의 용액속에 30분간 담근 후, 순수로 린스했다.
이상에 설명한 처리의 후에, 도 22c에 도시한 바와 같이 Mg도우프 GaN의 제 1p-접촉층(17)을 1.0㎛ 및 제1p-접촉층(17)보다도 더 높은 농도까지 Mg를 도우프한p+-GaN의 제2p-접촉층(18)을 0.2㎛, MOCVD에 의해 재성장시켰다.
다음에, 전류차단층(16)의 개구부의 스트라이프로부터 떨어진 위치에서, 동스트라이프와 평행하게 n-접촉층(12)까지 다시 RIBE에 의해 부분적으로 에칭했다. 이에 따라, 더블헤테로구조 및 전류협착구조를 갖는 메사를 형성함과 더불어, 그 횡(橫)에 n-접촉층(12)의 토출부를 형성했다. 다음에, 노출된 n-접촉층(12)의 표면에 n측 전극(21)을 형성하고, p-접촉층(18)의 표면에 p측 전극(22)을 형성했다. 더욱이, 소자분리공정을 행하여 도 20에 도시한 질화갈륨계 반도체 레이저소자를 제작했다.
도 23에 p-접촉층(제1 및 제2p-접촉층(17,18)을 1개의 층으로 본 것, 이하 동일) 재성장후의 개구부 주변의 현미경 사진도를 나타낸다.
도시한 바와 같이, 재성장후의 표면은 양호한 평탄성이엇다. 또, 재성장층과 전류차단층의 개구부 저면과의 경계면, 및 재성장층과 전류차단층의 측면과의 경계면에서의 결정성의 열화는 관찰되지 않았다.
이 제조방법에 따르면, 전류차단층(16)의 개구부의 측벽과 전류차단층(16)의 상면과 p-접촉층의 경계면이 이루는 각도를 제어할 수 있다. 그러나, 이 각도가 지나치게 작은 경우에는, 건식 에칭시의 마스크의 후퇴가 현저해지기 때문에, 전류차단층(16)의 개구부의 폭의 제어가 곤란하게 된다. 또, 도 24에 나타낸 바와 같이, n-GaN 전류차단층(16)내로는 제1회째의 결정성장중 또는 재성장공정중에 p-GaN 에칭정지층(72)이나 p-GaN 접촉층으로부터의 Mg의 확산이 발생함과 더불어, 성장중의반응관 주변의 Mg의 오염에 기인하는 n-GaN층(16)내로의 Mg의 취입이 있다. 이 때문에, n-GaN층(16)과 p-GaN층의 경계면에는 i-GaN 또는 p--GaN의 영역이 형성되고 있어 실효적인 두께가 얇아지고 있다. 이 때문에, 전류차단층(16)의 개구부의 측벽과 전류차단층(16)의 상면과 접촉층의 경계면이 이루는 각도가 작은 경우에는, 전류협착효과를 나타낼 수 있는 n-GaN 전류차단층(16)의 개구부의 폭이 넓어져 버림과 더불어, 폭의 제어성도 나빠진다. 따라서, 실효적인 각도로서는 45°이상이 좋다.
도 25a∼도 25c 및 도 26a∼도 26c는, 본 발명의 또 다른 실시형태에 따른 질화갈륨계 화합물 반도체 레이저의 제조방법의 실시예를 나타낸 도면이다.
전류협착효과를 높이기 위해서는, 전류차단층(16)의 개구부의 폭을 3㎛이하까지 좁게 할 필요가 있다. 이러한 좁은 개구부를 얻기 위해서는, 레지스트층(76)의 패턴 측벽의 각도를 수직에 가깝게 하고, 건식 에칭에 의해 형성되는 전류차단층의 개구부의 측벽도 수직에 가깝게 할 필요가 있다.
먼저, 도 21a를 참조하여 설명한 것과 동일한 공정에 의해, n-GaN 전류차단층(16)까지의 적층구조를 성장시켰다(도 25a). 다음에, 도 25b에 도시한 바와 같이, n-GaN 전류차단층에 SiO2층(74)을 열CVD법에 의해 0.4㎛ 퇴적했다. 이어서, 레지스트층(AZ4330; 76)을 두께 3㎛ 도포했다. 그 후, 웨이퍼를 250℃의 질소분위기의 오븐에 20분간 넣어 레지스트의 경화처리를 행했다.
그 후, Ti 또는 Al층(82)을 100∼200㎚ 전자빔 증착장치에 의해 증착했다.더욱이, 레지스트층(AZ4110; 84)을 두께 1㎛ 도포하고, 광노광프로세스에 의해 스트라이프 패턴을 레지스트층(84)에 전사했다(도 25c). 현상후, 염소가스를 이용한 반응성 이온빔에칭에 의해 Ti 또는 Al층(82)을 에칭하여 스트라이프 패턴을 제작했다(도 26a). 더욱이, 산소가스를 이용한 RIBE에 의해 Ti 또는 Al층(82)을 마스크로 하여 레지스트층(76)을 에칭하고 스트라이프 패턴을 전사했다(도 26b).
이 공정에 의해, 거의 수직한 측벽을 갖는 레지스트층(76)을 제작할 수 있었다. 레지스트층(76)은 이미 250℃에서 레지스트의 경화처리를 행했기 때문에, 염소플라즈마에 대한 내성은 양호하였다. SiO2층(74)을 선택적으로 에칭제거한 후, 레지스트층(76) 및 SiO2층(74)의 2층 마스크에 의해 전류차단층(16)의 개구부의 에칭을 행했다. 그 결과, 폭 1㎛로 수직한 측벽을 갖는 전류차단층(16)의 개구부를 제작할 수 있었다.
도 20 내지 도 26을 참조하여 설명한 실시형태에 따르면, 다음과 같은 효과를 얻을 수 있다. 먼저, 재성장하는 접촉층(17)이 얇아도, 전류차단층(16)의 개구부를 평탄하게 매립할 수 있다. 또, 전류차단층(16)의 개구부의 저면과 재성장 접촉층(17)과의 경계면 및 개구부 측면과 재성장 접촉층(17)과의 경계면에서의 결정성의 열화를 억제할 수 있다. 따라서, 이들 경계면에서의 누설전류를 억제할 수 있고, 전류의 협착 및 활성층으로의 균일한 전류주입을 행할 수 있다. 이 때문에, 저임계치화 및 신뢰성의 향상을 도모하는 것이 가능하게 된다. 따라서, 광디스크 등으로의 실제 사용에 제공되는 높은 신뢰성을 갖는 질화갈륨계 화합물 반도체 레이저를 실현하는 것이 가능하게 된다.
도 27a∼도 27c는, 본 발명의 또 다른 실시형태에 따른 질화갈륨계 화합물 반도체 레이저의 제조방법의 실시예를 나타낸 도면이다. 더욱이, 본 실시예의 제조방법은, 도 21a∼도 21c 및 도 22a∼도 22c를 참조하여 설명한 것과 실질적으로 동일하기 때문에, 그 개략만을 설명한다.
먼저, 사파이어기판(10)상에 GaN의 10∼200㎚정도의 막두께의 버퍼층(11), Si도우프 n-GaN의 4㎛의 막두께의 n-접촉층(12), Si도우프 n-Ga0.8Al0.2N의 250㎚의 막두께의 n-클래드층(13), 다층구조의 MQW 활성층(14), Mg도우프 Ga0.8Al0.2N의 p-클래드층(15), Mg도우프 GaN의 두께 0.6㎛의 p-에칭정지층(72), Si도우프 GaN의 두께 1.0㎛의 n-전류차단층(16)을 순차 적층했다(도 27a).
다음에, 전류차단층(16)상에 두께 400㎚의 SiO2무기재료층(74) 및 두께 3㎛의 레지스트층(AZ4330; 76)을 형성했다. 광노광프로세스에 의해 레지스트층(76)에 스트라이프 패턴을 전사한 후, 현상후 웨이퍼를 150℃의 질소분위기의 오븐에 20분간 넣어 레지스트의 경화처리를 행했다. 이 레지스트 경화처리에 의해, 레지스트의 리플로우현상이 생겨 레지스트층(76)의 측벽에는 테이퍼를 형성할 수 있었다.
질화갈륨계 화합물 반도체의 에칭에서는, 레지스트 마스크와의 선택비가 거의 1로 작다. 이 때문에, 레지스트층(76)의 마스크의 측벽에 테이퍼가 있는 경우에는, 에칭에 따른 마스크 후퇴로 인해 질화갈륨계 화합물 반도체의 에칭부의 측벽으로 테이퍼를 형성할 수 있다. 이 테이퍼의 각도는 레지스트의 경화처리시의 온도와레지스트층(76) 및 무기재료층(74)의 두께로 제어할 수 있다. 한편, 무기마스크층은 SiO2일 필요는 없고 SiNx를 사용해도 좋다.
이상과 같이 형성한 무기재료층(74) 및 레지스트층(76)의 2층 마스크를 이용하여 전류차단층(16)의 일부를 염소가스를 이용한 반응성 이온빔에칭(RIBE)법에 의해 스트라이프형상으로 에칭정지층(72)이 노출할 때까지 에칭했다. 그 결과, 폭 5㎛, 깊이 1.7㎛이고, 에칭측벽의 전류차단층과 마스크의 경계면이 이루는 각도가 약 50°인 개구부(77)를 제작할 수 있었다(도 27b).
건식 에칭후에 웨이퍼를 황산:과수(過水):물의 혼합액, 다음에 불산중에서 처리하여 에칭마스크를 제거했다. 더욱이, 100℃이상으로 가열한 HNO3: HCl = 3 : 1의 용액속에 30분간 담근 후, 순수로 린스했다. 100℃이상으로 가열한 HNO3: HCl = 3 : 1의 용액속에 30분간 담금으로써, 개구부(77) 및 전류차단층(16) 표면을 약 4㎚ 에칭하고, 건식 에칭에 의한 에칭 잔여물이나 결정중의 손상층을 제거했다. 이 처리에 의한 모호로지의 열화는 없고, 후술하는 바와 같이 양호한 매립이 가능했다.
통상 GaN의 에천트(etchant)로서는 KOH나 NaOH가 알려져 있지만, 이들을 사용한 에칭에서는 예컨대 「M. S. Minsky(Appl. Phys. Lett. Vol. 68 No. 11(1996) p. 1531)」의 보고에 보여지는 바와 같이, 모호로지의 열화가 현저하여 양호한 재성장은 불가능하다고 생각된다. 또, 본 발명에서 사용한 HNO3: HCl = 3 : 1의 용액은, 「S. J. Pearton(Materials Science and Engineering B31(1995) p. 309)」에보고된 바와 같이, 종래에서는 GaN을 에칭하지 않는다고 되어 있다.
그에 반해 본 발명은, HNO3: HCl = 3 : 1의 용액을 100℃이상으로 가열함으로써, GaN이 약 0.13㎚/min의 에칭속도로 에칭되는 것을 발견하고, 질화갈륨계 화합물 반도체 레이저의 제조공정에 적용한 것이다. 이에 따라, 모호로지의 열화가 없고 또한 미소한 에칭량의 제어가 가능하고, 재성장공정에 있어서도 경계면의 모호로지의 거칠어짐에 기인하는 것과 같은 경계면에서의 전위의 도입, 재성장층 표면의 모호로지의 거칠어짐 등은 관찰되지 않았다.
이상에 설명한 처리후에, 도 27c에 도시한 바와 같이 Mg도우프 GaN의 P의 제 1접촉층(17)과, 제1접촉층(17)보다도 더 높은 농도까지 Mg를 도우프한 p+-GaN의 제2접촉층(18)을 MOCVD에 의해 재성장시켰다.
다음에, n-접촉층(12)까지 다시 RIBE에 의해 부분적으로 에칭하고, 더블헤테로구조 및 전류협착구조를 갖는 메사를 형성함과 더불어, 그 횡에 n-접촉층(12)을 토출부를 형성했다. 다음에, 노출한 n-접촉층(12)의 표면에 n측전극(21)을 형성하고, p-접촉층(18)의 표면에 p측전극(22)을 형성했다. 더욱이, 소자분리공정을 행해, 도 20 도시의 질화갈륨계 반도체 레이저소자를 제작했다.
도 23에 p-접촉층(제1 및 제2콘택층(17, 18)을 1개의 층으로 나타낸 것,이하동일) 재성장후의 개구부 주변의 현미경 사진도를 나타낸다.
도시와 같이, 재성장후의 표면은 양호한 평탄성이었다.
도 28a는 p-접촉층의 재성장후에 있어서의 개구부(77) 주변의 확대도이다.도 28b는 건식 에칭으로 형성한 개구부(77) 상부의 폭(W1)과 재성장후의 p-접촉층 표면 홈의 깊이(d4)와의 관계를 개구부(77)의 깊이(d1)를 변수로서 나타낸 도면이다. 즉, 도 28b는 개구부(77)의 폭(W1) 및 깊이(d1)에 대한 p-접촉층 표면의 평탄성의 의존성을 나타낸다.
재성장하는 접촉층의 두께(d2)가 1.2㎛의 경우, 개구부(77)의 깊이(d1)가 2.3㎛에서는 개구부(77)의 폭(W1)이 5㎛ 이하로 평탄하게 매립되고, 또한 깊이(d1)가 1.6㎛에서는 폭(W1)이 7.5㎛ 이하로 평탄하게 매립되었다. 즉, 개구부의 폭 (W1)이 좁을 경우에는 개구부의 깊이(d1) 보다도 얇은 재성장층의 두께에 있어서도 평탄하게 매립하는 것이 가능했다. 한편, 개구부의 폭(W1)이 넓을 경우에는 재성장후의 표면에 V자형의 홈(깊이(d4))이 형성되고, 평탄하게는 매립되지는 않았다.
개구부(77)를 재성장층으로 평탄하게 매립하는데는 개구부(77)에 있어서의 재성장층의 성장속도가 비개구부에 있어서의 성장속도 보다도 커, 비개구부의 웨이퍼에 수직방향에 d2만큼 성장하는 사이에 개구부(77)의 체적에 상당하는 부분이 나머지 부분에 매립될 필요가 있다. 질화갈륨계 화합물 반도체의 MOCVD에서는 표면 확산의 기여가 크기 때문에, 원료가 표면확산에 의해 비개구부에서 개구부로 공급된다. 또한, 전류차단층(16)의 개구부 측벽부로의 원료 취입의 속도는 전류차단층(16)의 상면에 비해 빠르다. 예컨대, 재성장 접촉층의 두께(d2)가 1.2㎛이고, 개구부의 깊이(d1)가 1.6㎛인 경우, 개구부(77) 측벽에 있어서의 횡방향으로의 성장이 약 4.5㎛ 생겼다. 즉, 개구부(77)에 있어서의 쪽이 비개구부에 있어서 보다도 성장속도가 빠르고, 이 성장속도의 차에 의해 전류차단층의 개구부의 체적에 상당하는 부분을 보충할 수 있으면, 평탄하게 매립하는 것이 가능하다.
여기서, 더욱이 개구부(77)의 하부의 폭을 W2, 개구부(77)의 스트라이프의 성장을 L로 하면, 접촉층을 두께 d2만큼 성장하는 사이에, 전류차단층의 개구부에서는 약 2×(4.5×1.6)×d2/1.2×L만큼 비개구부 보다도 나머지 부분에 매립된다. 전류차단층의 개구부의 단면을 사다리꼴에 가깝게 하면, 개구부의 체적은 (W+W2) ×d1/2×L로 된다. 따라서,
12×d2×L≥(w1+w2)×d1/2×L
이고, 즉,
(W1+W2)×d1/d2≤24 …(11)
를 만족하면, 평활하게 매립할 수 있다. 이 방식으로 d2 즉, p-접촉층을 두껍게 하면, 반드시 평탄한 매립이 가능하게 된다. 그러나, 접촉층, 즉 p-GaN층은 저항이 크기 때문에, 너무 두꺼워지면, 소자저항을 상승시키는 것으로 되어, 전류협착구조의 소자특성을 떨어뜨려, 역으로 열화시키게 된다. 따라서, p-GaN 접촉층의 두께(d2)는 전류차단층(16)의 개구부(77)의 깊이 이하로 하는 것이 바람직하다. 즉,
d2≤d1 …(12)
을 만족하는 것이 바람직하다.
도 27a~c를 참조하여 설명한 실시형태에 의하면, 전류차단층(16)의 개구부 (77)를 p-접촉층을 두껍게 하지 않고, 완정히 평탄하게 매립할 수 있기 때문에, 소자저항의 상승을 초래하지 않는다. 또한, 전류차단층(16)에 의한 효과적인 전류의협착효과가 얻어지기 때문에, 활성층(14)으로의 전류의 균일로 인해 효율적인 주입이 가능하다.
도 29는 본 발명의 또 다른 실시형태에 따른 질화갈륨계 화합물 반도체 레이저의 소자구조를 나타낸 단면도이다. 도 29 도시의 반도체 레이저의 제조방법의 실시형태에 대하여, 도 30a~c를 참조하여 설명한다.
본 실시형태가 도 27a~c의 실시형태와 다른 점은 전류차단층(16)의 개구부 (77)의 형성에 있어서의 에칭정지층(72)으로 InGaN을 이용한 것이다. 본 실시형태의 도중의 공정까지는 도 27a~c의 실시형태와 동일하기 때문에 상세화는 생략한다.
본 실시형태에서는 p-클래드(15)상에 비도우프 In0.15Ga0.85N으로 되는 에칭 정지층(72)을 0.2㎛ 성장시키고, 이어서 n-GaN 전류차단층(16)을 1.5㎛ 성장시켰다(도 30a).
그 후, SiO2층(74)을 열CVD법에 의해 0.3㎛ 퇴적시키고, 레지스트층(76)을 도포했다. 광노광 및 현상을 행해, 스트라이프 패턴을 형성했다. 다음에, 질소분위기의 오븐중에서 150℃로 가열하고, 레지스트의 경화처리를 행했다. 계속해서 반응성 이온빔 에칭에 의해, 전류차단층(16)의 일부를 비도우프 In0.15Ga0.85N으로 되는 에칭정치층(72)이 노출하기까지 에칭하여 개구부(77)를 형성했다. 그 후, 웨이퍼를 황산:과수:물의 혼합액, 다음에 불산중에 담그고, 에칭마스크인 레지스트층(76) 및 SiO2층(74)을 제거했다(도 30b).
다음에, 다시 성장장치내에 넣어, 질소가스, 암모니아가스 이외에 수소가스를 주성분으로 하는 분위기에서 900℃ 보다 높은 온도로 방치함으로써, 에칭정치층 (72)인 In0.15Ga0.85N층을 증발시켜, 청정한 p-클래드층(15) 표면 및 전류차단층 표면을 얻었다. 다음에, 전류차단층(16) 상 및 노출한 p-클래드층(15) 상에 Mg도우프 GaN의 제1p-접촉층(17) 및 p+-GaN의 제2p-접촉층(18)을 순차성장했다(도 30c). 그 후는 도 27a~c의 제조방법과 동일한 공정을 행해, 도 29 도시의 질화갈륨계 화합물 반도체 레이저를 제작했다.
이 제조방법에 있어서, 개구부(77)에 있어서의 전류차단층(76) 상부에서 p-클래드층(15)의 상부까지의 거리를 d1, 재성장하는 p-접촉층(층17+층18)의 두께를 d2, 개구부(77) 상부의 폭을 W1, 하부의 폭을 W2로 하면,
(W1+W2)×d1/d2≤24 …(11)
을 만족하도록 전류차단층(16)의 개구부(77)를 설치함으써, 평활하게 매립할 수 있다. 또한, 소자저항의 감소을 위해서는 p-GaN 접촉층의 두께를 얇게할 필요가 있고, 개구부(77)의 깊이 이하로 하는 것이 바람직하다. 즉,
d2≤d1 …(12)
를 만족하는 것이 바람직하다.
도 29, 도 30a~c를 참조하여 설명한 실시형태에 의하면, 건식 에칭에 의해 손상 받는 InGaN 에칭정치층(72)을 제거하기 때문에, 청정한 경계면이 얻어지고, 경계면에서의 누설전류의 감소을 도모할 수 있다. 또한, p-클래드층(15)상에 p-GaN 접촉층을 직접 제작할 수 있기 때문에, 전류차단층의 개구부에서의 p-GaN의 실효적인 두께를 얇게 할 수 있으며, 소자저항을 감소할 수 있다.
도 31은 본 발명의 다른 실시형태에 따른 질화갈륨계 화합물 반도체 레이저의 소자구조를 나타낸 단면도이다. 도 31 도시의 반도체 레이저의 제조방법의 실시형태에 대하여, 도 32a~c를 참조하여 설명한다.
본 실시형태가 도 27a~c의 실시형태와 다른점은 전류차단층(16)의 개구부 (77)의 형성에 있어서의 에칭정치층(72)이 없는 점이다. 본 실시형태 도중의 공정까지는 도 27a~c 실시형태와 동일하기 때문에, 상세한 설명은 생략한다.
본 실시형태에서는 p-클래드층(15)상에 직접 n-GaN 전류차단층(16)을 1.5㎛ 성장시켰다(도 32a).
그 후, SiO2층(74)을 열CVD법에 의해 0.3㎛ 퇴적시키고, 레지스트층(76)을 도포했다. 광노광 및 현상을 행해, 스트라이프 패턴을 형성했다. 다음에, 질소분위기의 오븐중에서 150℃로 가열하고, 레지스트의 결화처리를 행했다. 계속해 서 반응성 이온빔 에칭에 의해, 전류차단층(16)의 일부를 p-클래드층(15)이 노출하기까지 에칭하여 개구부(77)를 형성했다. 그 후, 웨이퍼를 황산:과수:물의 혼합액, 다음에 불산중에 담그고, 에칭마스크인 레지스트층(76) 및 SiO2층(74)을 제거했다(도 32b).
더욱이, 100℃ 이상으로 가열한 HNO3:HCl=3:1의 용액중에 30분간 담근 후, 순수로 린스했다. 100℃ 이상으로 가열한 HNO3:HCl=3:1의 용액중에 30분간 담금으로써, 개구부 및 전류차단층 표면을 약 4nm 에칭하고, 건식 에칭에 의한 에칭 잔여물이나 결정중의 손상층을 제거했다.
다음에, 다시 재성장장치에 넣고, 전류차단층(16)상 및 노출한 p-클래드층 (15)상에 Mg도우프 GaN의 제1p-접촉층(17) 및 p+-GaN의 제2p-접촉층(18)을 순차성장했다(도 32c). 그 후는 도 27a~c의 제조방법과 동일한 공정을 행하고, 도 31 도시의 질화갈륨계 화합물 반도체 레이저를 제작했다.
이 제조방법에 있어서, 전류차단층(16)의 개구부(77)의 깊이(d1)는 전류차단층(16)의 깊이와 동일하게 된다. 재성장하는 p-접촉층(층17+층18)의 두께를 d2, 개구부(77) 상부의 폭을 W1, 하부의 폭을 W2로 하면,
(W1+W2)×d1/d2≤24 …(11)
을 만족하도록 전류차단층(16)의 개구부(77)를 설계함으로써, 평활하게 매립할 수 있다. 또한, 소자저항의 감소을 위해서는 p-GaN 접촉층의 두께를 얇게할 필요가 있고, 개구부(77)의 깊이 이하로 하는 것이 바람직하다. 즉,
d2≤d1 …(12)
를 만족하는 것이 바람직하다.
도 31, 도 32a~c를 참조하여 설명한 실시형태에 의하면, p-클래드층(15)과 전류차단층(16)과의 경계면에서의 건식 에칭을 정지시킬 필요가 있어, 프로세스의 면에서는 곤란한 점도 있다. 그러나, p클래드층(15)의 오바에칭분을 유망한 설계로 함으로써, 광의 폐입(가둠)효율 등을 희생하는 것은 억제할 수 있다. 또한, p-클래드층(15) 상에 p-GaN 접촉층을 직접 제작할 수 있기 때문에, 전류차단층(16)의 개구부(77)의 p-GaN의 실효적인 두께를 얇게 할 수 있어, 소자저항을 감소시킬 수 있다.
도 33은 본 발명의 다른 실시형태에 따른 질화갈륨계 화합물 반도체 레이저의 소자구조를 나타낸 단면도이다.
본 실시형태는 전류차단층(16)의 개구부(77)의 상부의 접촉층 표면에 V자형의 홈(86)을 형성하는 것을 특징으로 한다. 이를 위해, 전류차단층((76)의 개구 부(77)의 깊이를 d1, 재성장하는 접촉층(층17+층18)의 두께를 d2, 개구부(77) 상부의 폭을 W1, 하부의 폭을 W2로 하면,
24〈(W1+W2)×d1/d2 …(13)
을 만족하도록 전류차단층의 개구부를 설계하면, 개구부 상부의 접촉층 표면에는 V자형의 홈이 이루어진다. 또한, 소자저항의 감소을 위해서는 p-GaN 접촉층의 두께를 얇게할 필요가 있고, 개구부(77)의 깊이 이하로 하는 것이 바람직하다. 즉,
d2≤d1 …(12)
을 만족하는 것이 바람직하다.
다음에, 도 33 도시의 반도체 레이저의 제조방법의 실시형태에 대하여 도 34a~c를 참조하여 설명한다. 더욱이, 본 실시형태 도중의 공정까지는 도 27 a~c 의 실시형태와 동일하기 때문에 상세한 설명은 생략한다.
우선, MOCVD에 의해 n-GaN 전류차단층(16)까지 성장시켰다(도 34a).
그 후, SiO2층(74)을 열CVD법에 의해 0.3㎛ 퇴적시키고, 레지스트층(76)을도포했다. 광노광 및 현상을 행해, 스트라이프 패턴을 형성했다. 다음에, 질소분위기의 오븐중에서 150℃로 가열하고, 레지스트의 경화처리를 행했다. 계속해 서 반응성 이온빔 에칭에 의해, 전류차단층(16)의 일부를 p-GaN 에칭정치층(72)이 노출하기까지 에칭하여 개구부(77)를 형성했다. 그 후, 웨이퍼를 황산:과수:물의 혼합액, 다음에 불산중에 담그고, 에칭마스크인 레지스트층(76) 및 SiO2층(74)을 제거했다(도 34b).
더욱이, 100℃ 이상으로 가열한 HNO3:HCl=3:1의 용액중에 30분간 담근 후, 순수로 린스했다. 100℃ 이상으로 가열한 HNO3:HCl=3:1의 용액중에 30분간 담금으로써, 개구부 및 전류차단층 표면을 약 4nm 에칭하고, 건식 에칭에 의한 에칭 잔여물이나 결정중의 손상층을 제거했다.
다음에, 다시 성장장치내에 넣고, 전류차단층(16)상 및 노출한 p-GaN 에칭정치층(72)상에 Mg도우프 GaN의 제1p-접촉층(17) 및 p+-GaN의 제2p-접촉층(18)을 순차성장했다(도 34c). 그 후는 도 27a~c의 제조방법과 동일한 공정을 행하고, 도 33 도시의 질화갈륨계 화합물 반도체 레이저를 제작했다.
본 실시형태에 있어서, 전류차단층(16)의 개구부(77)의 폭(W1)을 12㎛, 깊이 (d1)를 2.3㎛로 하고, p-GaN 접촉층(층17+층18)의 두께(d2)를 1.2㎛로 재성장했다. 그 결과, 도 35의 현미경사진도로 나타낸 바와 같이, 전류차단층(16)의 개구부 (77) 상부의 p-GaN 접촉층의 표면에 폭 4㎛, 깊이 2㎛의 V자형의 홈(86)을 형성할 수 있었다.
또한, V자형의 홈(86)을 덮도록 p측의 전극(22)을 형성한 바, 홈(86)의 측면과 전극(22)과의 접촉저항은 접촉층 표면에서의 접촉저항보다 낮게되고, 소자저항의 감소을 도모할 수 있었다. 또한, 주입전류에 대해서도 홈 저부로부터의 주입이 가장 커지는 분포를 갖게할 수 있기 때문에, 전류차단층만의 협착효과 보다도 더 효율적인 전류협착효과를 기대할 수 있다.
도 34a~c의 실시형태에 있어서는 에칭정지층(72)으로 p-GaN을 이용한 경우에 대하여 설명했지만, 다른 실시형태와 같이, 에칭정지층(72)으로 InGaN을 이용하거나, 에칭정지층(72)을 이용하지 않은 경우에도 본 실시형태는 적용할 수 있다. 도 36은 에칭정지층(72)으로 InGaN을 이용한 경우의 완성소자구조를 나타내고, 도 37은 에칭정지층(72)을 이용하지 않은 경우의 완성소자구조를 나타낸다.
다음에, 도 38 내지 도 42를 참조하여 본 발명의 다른 실시형태에 대하여 설명한다. 이들 실시형태는 Mg도우프한 육방정(六方晶)의 p형 반도체층의 적어도 일부에 산소(O)를 도입(이온주입 또는 확산)함으로써, 동일평면내에 p영역과 i영역이 혼재하는 구조를 형성하는 것을 특징으로 한다.
GaN 등의 III족 질화물 화합물 반도체는, 재료로서 단단하기 때문에, 건식 에칭을 이용하여 가공을 행하고 있다. 이 때, 반응성가스에 의해 활성층 등의 반도체층이 손상을 받는다는 문제가 있다. 그래서, 이들 실시형태에서는 MgO도우프 p형 반도체층의 일부에 산소(O)를 도입함으로써, 동(同) p형층내에 MgO를 형성한 다. 이것에 의해, 에칭, 재성장 등의 과정을 거치지 않고 동일평면내에 p영역과 i영역이 혼재하는 구조를 만들 수 있다.
전형적으로는 후술하는 바와 같이, Mg도우프 GnAlN의 p클래드층(15)이나 Mg도우프 GaN의 p-접촉층(92(층17+층18))의 일부에 산소(O)를 도입함으로써, 고저항의 전류차단층(93, 94)을 형성하면, 전류협착구조를 만들 수 있다. 이렇게 하여 형성한 전류차단층(93, 94)은 MgO를 함유하기 때문에, 원래 층에 대하여 굴절율치가 나타나고, 광 폐입에 대해서도 효과를 나타낸다. 그 때문에, 발진 임계치가 낮고, 모드가 제어된 반도체 레이저장치가 얻어진다.
도 38 도시의 실시형태의 반도체 레이저에 있어서는 육방정의 기판, 예컨대 사파이어기판(10)상에 비도우프 GaN의 버퍼층(11), Si도우프 GaN의 n-접촉층(12), Si도우프 GaAlN의 n-클래드층(13), 활성층(14), Mg도우프 GaAlN의 클래드층(15) 및, Mg도우프 저저항 GaN의 p-접촉층(92)이 차례로 적충된다. 활성층(14)은, 비도우프 GaN의 광가이드층(14a), InGaN/InGaN의 양자정호층(14b) 및, p-GaN의 광가이드층(14c)의 축적구조를 갖는다.
Mg도우프 GaN의 p-접촉층(92)에는 부분적으로 산소가 이온주입되면서 열처리가 행해짐으로써, 고저항 GaN의 전류차단층(94)이 형성된다. 전류차단층(94)은 3㎛ 폭의 스트라이프형상의 개구부를 갖추고, 이것에 의해 전류협착구조가 만들어진다. 또한, p-접촉층(92)에서 n-접촉층(12)의 도중까지가 부분적으로 에칭되고, 노출한 n-접촉층(12)의 표면에는 n측 전극(21)이 배열설치되고, p-접촉층(92)의 표면에는 p측 전극(22)이 배열설치된다. 이 구조의 레이저 임계치는 1kA/cm2이고, 종래의 1/5 이하로 되어 있다.
도 39 도시의 실시형태의 반도체 레이저에 있어서는 육방정의 기판, 예컨대 SiC기판(90) 상에 Si도우프 GaN의 n-접촉층(12), Si도우프 GaAlN의 n-클래드층 (13), 도 38 도시의 실시형태와 동일한 구조의 활성층(14), Mg도우프 GaAlN의 p-클래드층(15) 및, Mg도우프 저저항 GaN의 p-접촉층(92)이 차례로 적층된다.
Mg도우프 GaAlN의 p-클래드층(15) 및 Mg도우프 GaN의 p-접촉층(92)에는 부분적으로 산소가 이온주입되면서 열처리가 행해짐으로써, 고저항 GaAlN의 전류차단층 (93) 및 고저항 GaN의 전류차단층(94)이 형성된다. 전류차단층(93, 94)은 3㎛ 폭의 스트라이프형상의 개구부를 갖추고, 이것에 의해 전류협착구조가 만들어진다. 또한, p-접촉층(92)에서 n-접촉층(12)의 도중까지가 부분적으로 에칭되어, 노출한 n-접촉층(12)의 표면에는 n측 전극(21)이 배열설치되고, p-접촉층(92)의 표면에는 p측 전극(22)이 배열설치된다. 이 구조의 레이저 임계치는 1kA/cm2이고, 종래의 1/5이하로 되어 있다.
도 40 도시의 실시형태는 도 39 도시의 실시형태와 유사하지만, n측 전극 (21)이 SiC로 이루어진 기판(90)의 표면에 배열설치된다.
도 41 도시의 실시형태는 도 38 도시의 실시형태와 유사하지만, GaN 전류차단층(94)이 p-클래드층(15)과 p-접촉층(92)의 경계면까지 연장되어 있다.
도 42 도시의 실시형태는 도 39 및 도 41 도시의 2개의 실시형태가 조합된 것으로, 기판으로 사파이어기판(10)이 사용된다. Mg도우프 GaAlN의 p-클래드층 (15) 및 Mg도우프 GaN의 p-접촉층(92)에는 부분적으로 산소가 이온주입되면서 열처리가 시행됨으로써, 고저항 GaAlN의 전류차단층(93) 및 고저항 GaN의 전류차단층(94)이 형성된다.
다음에, 도 43 내지 도 46을 참조하여 본 발명의 다른 실시형태에 대하여 설명한다. 이들 실시형태는 Al을 구성원소로 함유하는 육방정의 반도체층의 적어도 일부에 산소를 도입(이온주입 또는 확산)함으로써, 동일평면내에 저저항영역과 고저항영역이 혼재하는 구조를 형성하는 것을 특징으로 한다.
GaN 등의 III족 질화물 화합물 반도체는, 재료로서 단단하기 때문에, 건식 에칭을 이용하여 가공을 행하고 있다. 이 때문애, 미세가공을 필요로 하는 소자구조를 만들기 어렵다는 문제가 있다. 그래서, 이들 실시형태에서는 Al을 구성원소로 함유하는 반도체층의 일부에 산소를 도입함으로써, 동(同)층내에 AlxOy를 형성한다. 이에 의해, 에칭, 재성장 등의 과정을 거치지 않고, 동일평면내에 저저항영여과 고저항영역이 혼재하는 구조를 만들 수 있다. 특히, 면형의 소자에서는 미소공진기 내에 더욱이, 굴절율차과 전류협착을 도입하는 것이 가능하게 되어, 성능을 크게 향상시켜, 예컨대 레이저에서는 발진 임계치의 큰 감소을 기대할 수 있다.
전형적으로는 후술하는 바와 같이, GnAlN의 n- 및 p-클래드층(13, 15) 등의 층의 일부에 산소를 도입함으로써, 고저항의 전류차단층(106)을 형성하면, 전류협착구조를 만들 수 있다. 이렇게 하여 형성한 전류차단층(106)은 AlxOy를 함유하기 때문에, 층중 더 굴절율이 낮은 부분으로 되어, 광 폐입(가둠)에 대해서도 효과를 나타낸다. 그 때문에, 발진 임계치가 낮고, 모드가 제어된 반도체 레이저장치가 얻어진다.
도 43 도시의 실시형태의 반도체 레이저에 있어서는 육방정의 기판, 예컨대 사파이어기판(10)상에 비도우프 GaN의 버퍼층(11), Si도우프 GaN의 n-접촉층(12), GaN/GaAlN의 n-반사경층(102), Si도우프 GaAlN의 n-클래드층(13), 활성층(14), Mg도우프 GaAlN의 p-클래드층(15), GaN/GaAlN의 p-반사경층(104) 및, Mg도우프 저저항 GaN의 p-접촉층(92)이 차례로 적충된다. 활성층(14)은 비도우프 GaN의 광가이드층(14a), InGaN/InGaN의 양자정호층(14b) 및, p-GaN의 광가이드층(14c)의 적충구조를 갖는다.
n- 및 p-클래드층(13, 15)과 n- 및 p-반사경층(102, 104)에는 부분적으로 산소가 이온주입됨으로써, AlxOy를 함유하는 고저항의 전류차단층(106)이 형성된다. 전류차단층(106)은 3㎛ 폭의 스트라이프형상의 개구부를 갖추고, 이것에 의해 전류협착구조가 만들어진다. 또한, p-접촉층(92)에서 n-접촉층(12)의 도중까지가 부분적으로 에칭되고, 노출한 n-접촉층(12)의 표면에는 n측 전극(21)이 배열설치되고, p-접촉층(92)의 표면에는 p측 전극(22)이 배열설치된다. 이 구조의 레이저 임계치는 0.3kA/cm2이고, 종래의 1/5 이하로 되어 있다.
도 44 도시의 실시형태의 반도체 레이저에 있어서는 육방정의 기판, 예컨대 SiC기판(90)상에 Si도우프 GaN의 n-접촉층(12), Si도우프 GaAlN의 n-클래드층(13), 도 43 도시의 실시형태와 동일한 구조의 활성층(14), Mg도우프 GaAlN의 p-클래드층 (15) 및, Mg도우프 저저항 GaN의 p-접촉층(92)이 차례로 적층된다. 기판(90)은 부분적으로 이면으로부터 에칭되고, 노출한 n-접촉층(12)의 표면 및 p-접촉층(92) 상면의 위에 SiO/TiO 반사경층(108, 108)이 각각 배열설치된다.
n- 및 p-클래드층(13, 15)에는 부분적으로 산소가 이온주입됨으로써, AlxOy를 함유하는 고저항의 전류차단층(106)이 형성된다. 전류차단층(106)은 3㎛ 폭의 스트라이프형상의 개구부를 갖추고, 이것에 의해 전류협착구조가 만들어진다. 또한, SiC 기판(90)의 이면에는 n측 전극(21)이 배열설치되고, p-접촉층(92)의 상면에는 n측 전극(22)이 배열설치된다. 이 구조의 레이저의 임계치는 1kA/cm2이고, 종래의 1/5 이하로 되어 있다.
도 45 도시의 실시형태의 반도체 레이저에 있어서는 육방정의 기판, 예컨대 사파이어기판(10) 상에 비도우프 GaN의 버퍼층(11), Si도우프 GaN의 n-접촉층(12), Si도우프 GaAlN의 n-클래드층(13), 도 43 도시의 실시형태와 동일한 구조의 활성층 (14), Mg도우프 GaAlN의 p-클래드층(15) 및, Mg도우프 저저항 GaN의 p-접촉층(92)이 차례로 적층된다.
p-클래드층(15)에는 부분적으로 산소가 이온주입됨으로써, AlxOy를 함유하는 고저항의 전류차단층(106)이 형성된다. 전류차단층(106)은 3㎛ 폭의 스트라이프형상의 개구부를 갖고, 이것에 의해 전류협착구조가 만들어진다. 또한, p-접촉 층(92)에서 n-접촉층(12)의 도중까지가 부분적으로 에칭되고, 노출한 n-접촉층(12)의 표면에는 n측 전극(21)이 배열설치되고, p-접촉층(92)의 표면에는 p측 전극(22)이 배열설치된다. 이 구조의 레이저의 임계치는 1kA/cm2이고, 종래의 1/5 이하로 되어 있다.
도 46 도시의 실시형태의 반도체 레이저에 있어서는 육방정의 기판, 예컨대 n형 GaAs기판(110)상에 AlGaAs / AlGaAs / AlAs / AlGaAs / AlGaAs의 n-DRB층 (112), AlGaAs의 n-클래드층(113), 활성층(114), AlGaAs의 p-클래드층(115), AlGaAs / AlGaAs / AlAs / AlGaAs / AlGaAs의 p-DRB층(117), GaAs의 p-접촉층(118)이 차례로 적층된다. 활성층(114)은 비도우프 GaAs의 광가이드층(114a), AlGaAs / GaAs의 양자정호층(114b) 및, p-GaAs의 광가이드층(114c)의 적층구조를 갖는다.
p-클래드층(115) 및 p-DRB층(117)에는 부분적으로 산소가 이온주입됨으로써, AlxOy를 함유한 고저항의 전류차단층(116)이 형성된다. 전류차단층(116)은 3㎛ 폭의 스트라이프형상의 개구부를 갖추고, 이것에 의해 전류협착구조가 만들어진다. 또한, GaAs기판(110)의 이면에는 n측 전극(121)이 배열설치되고, p-접촉층(118) 상면에서는 p-측전극(122)이 배열설치된다. 이 구조의 레이저의 임계치는 1kA/cm2이고, 종래의 1/5 이하로 되어 있다.
다음에, 도 47 내지 도 50을 참조하여 본 발명의 다른 실시형태에 대하여 설명한다. 이들 실시형태는 육방정의 반도체층의 적어도 일부에 불순물을 도입함으로써, 동일평면 내에 p영역, n영역 및, i영역중 2개가 혼재하는 구조를 형성하는 것을 특징으로 한다.
GaN 등의 III족 질화물 화합물 반도체는, 재료로서 단단하기 때문에, 건식 에칭을 이용하여 가공을 행하고 있다. 이 때에, 반응성가스에 의해 활성층 등의 반도체층이 손상을 받는다는 문제가 있다. 그래서, 이들 실시형태에서는 반도체층의적어도 일부에 불순물을 도입한다. 이것에 의해, 에칭, 재성장 등의 과정을 거치지 않고 동일평면내에 p영역, n영역 및, i영역중 2개가 혼재하는 구조를 만들 수 있다. 이것에 의해, 예컨대 전류협착구조, 전극인출부 등을 형성할 수 있다.
또한, Mg도우프 p형 반도체층에 있어서는 온도상승과 더불어 캐리어가 증대한다. 이에 대하여, 불순물을 도입(이온주입 또는 확산)하여 발열층을 설치함으로써, 동작시에 국소적으로 열을 발생시킬 수 있기 때문에, 발진 임계치가 낮은 반도체 레이저장치가 얻어진다. 또한, 발열층을 이용함으로써, 충분한 캐리어가 생성되고, 특히 자외선의 수광에 적합한 수광소자가 가능하게 된다.
도 47 도시의 실시형태의 반도체 레이저에 있어서는 육방정의 기판, 예컨대 사파이어기판(10)상에 비도우프 GaN의 버퍼층(11), Si도우프 GaN의 n-접촉층(12), Si도우프 GaAlN의 n-클래드층(13), 활성층(14) 및, Mg도우프 GaAlN의 p-클래드층 (15)이 차례로 적층된다. 활성층(14)은 비도우프 GaN의 광가이드층(14a), InGaN /InGaN의 양자정호층(14b) 및, p-GaN의 광가이드층(14c)의 적층구조를 갖는다.
p-클래드층(15)상에 저저항 GaN의 p-층(113), 고저항 GaN의 전류차단층 (132), 고저항 GaN의 p-층(133), GaN의 p-층(134), GaN의 p-접촉층(135)이 차례로 적층된다. 전류차단층(132)은 3㎛ 폭의 스트라이프형상의 개구부를 갖추고, 이것에 의해 전류협착부조가 얻어진다.
p-접촉층(135)으로부터 n-클래드층(13)을 넘어 n-접촉층(12)에 이르도록 부분적으로 Si가 불순물로서 이온주입되고, 저저항의 n-전류인출층(136)이 형성된다. n-전극인출층(136)의 표면에는 n측 전극(21)이 배열설치되고, p-접촉층(135)의 표면에는 p측 전극(22)이 배열설치된다. 이 구조의 레이저의 임계치는 1kA/cm2이고, 종래 1/5 이하로 되어 있다.
도 48 도시의 실시형태의 반도체 레이저에 있어서는 육방정의 기판, 예컨대 사파이어기판(10)상에 비도우프 GaN의 버퍼층(11), Si도우프 GaN의 n-접촉층(12), Si도우프 GaAlN의 n-클래드층(13), 도 47 도시의 실시형태와 동일한 구조의 활성층 (14), Mg도우프 GaAlN의 p-클래드층(15), Mg도우프 GaN의 p-전류주입층(17) 및, Mg도우프 저저항 GaN의 p-접촉층(18)이 차례로 적층된다.
p-전류주입층(17)에는 부분적으로 Si가 이온주입됨으로써, 고저항 GaN의 전류차단층(137)이 형성된다. 전류차단층(137)은 3㎛ 폭의 스트라이프형상의 개구부를 갖추고, 이것에 의해 전류협착부조가 만들어진다. 또한, p-접촉층(18)에서 n-접촉층(12)의 도중까지가 부분적으로 에칭되어, 노출한 n-접촉층(12)의 표면에는 n측 전극(21)이 배열설치되고, p-접촉층(18)의 표면에는 p측 전극(22)이 배열설치된다. 이 구조의 레이저의 임계치는 1kA/cm2이고, 종래의 1/5 이하로 되어 있다.
도 49 도시의 실시형태의 반도체 레이저에 있어서는 육방정의 기판, 예컨대 사파이어기판(10)상에 비도우프 GaN의 버퍼층(11), Si도우프 GaN의 n-접촉층(12), Si도우프 GaNIN의 n-클래드층(13), 도 47 도시의 실시형태와 동일한 구조의 활성층 (14) 및, Mg도우프 GaAlN의 p-클래드층(15)이 차례로 적층된다.
p-클래드층(15) 상에는 저저항 GaN의 p-층(141), 저저항 GaN의 p-층(144) 및, GaN의 p-접촉층(145)이 차례로 적층된다. 저저항 GaN의 p-층(141) 내에는 부분적으로 Si가 불순물로서 확산도입됨으로써, 고저항 GaN의 전류차단층(142)이 형성된다. 전류차단층(142)은 3㎛ 폭의 스트라이프형상의 개구부를 갖추고, 이것에 의해 전류협착구조가 만들어진다. 또한, 저저항 GaN의 p-층(141)의 표면내에는 전면적으로 Si가 불순물로서 확산도입됨으로써, 고저항 GaN의 p-층(143)이 형성된다.
p-접촉층(145)으로부터 n-클래드층(13)을 넘어 n-접촉층(12)에 이르도록 부분적으로 Si가 불순물로 이온주입되고, 저저항의 n-전극인출층(146)이 형성된다. n-전극인출층(146)의 표면에는 n측 전극(21)이 배열설치되고, p-접촉층(145)의 표면에는 p측전극(22)이 배열설치된다. 이 구조의 레이저의 임계치는 1kA/cm2이고, 종래의 1/5 이하로 되어 있다.
도 50 도시의 실시형태의 반도체 수광소자에 있어서는 육방정의 기판, 예컨대 사파이어기판(150)상에 비도우프 GaN의 버퍼층(151), GaN의 n-접촉층(152), 지저항 GaN의 p-층(154) 및 GaN의 p-접촉층(156)이 순차 적충된다. n-접촉층(152) 의 표면내에 부분적으로 불순물을 도입함으로써, 고저항 GaN의 전류차단층(153)이 형성된다. p-층(154)의 표면내에 불순물을 도입함으로써, 고저항 GaN의 발열층(155)이 형성된다.
또한, p-접촉층(156)에서 n-접촉층(152)의 도중까지가 부분적으로 에칭되어, 노출한 n-접촉층(152)의 표면에는 n측 전극(157)이 배열설치되고, p-접촉층(156)의 표면에는 p측 전극(158)이 배열설치된다. 이 구조에 의하면, 발열층(155)에 의해 동작시에 국소적으로 열을 발생시킬 수 있기 때문에, 충분한 캐리어를 공급할 수있다.
더욱이, 이상 설명한 실시형태에서는 구체적인 재료, 조성, 두께 등을 나타내고 있지만, 이들은 본 발명의 주지에 따라 범위를 변경할 수 있다. 특히, 질화갈륨계 화합물 반도체로서는 InxGayAlzN(x+y+z=1, 0≤x,y,z≤1)의 조성식의 범위에서 다양하게 변경할 수 있다. 또한, 지지기판으로서는 사파이어기판 외에, SiC, GaAs, Si, GaN, AlN, MgO, GaP, MgAl2O4등을 사용할 수 있다.
또한, 이상설명한 실시형태에서는 주로 반도체 레이저에 적용한 예를 설명했지만, 본 발명은 반도체 레이저에 한정하지 않고, 질화갈륨계 화합물 반도체재료를 이용한 각종의 반도체소자에 적용할 수도 있다. 그 외, 본 발명의 요지를 이탈하지 않는 범위에서 다양하게 변형하여 실시할 수 있다.
본 발명에 의하면, 활성층으로의 캐리어주입을 효율적으로 행함과 더불어, 전극접촉 등에서의 전압강하를 제어할 수 있어, 광디스크 등으로의 실제 사용에 제공하는 저임계치, 저전압으로 동작하고, 고신뢰성을 갖는 질화갈륨계 화합물 반도체 레이저를 실현할 수 있다.

Claims (41)

  1. 2종류 이상의 반도체층의 반복으로 구성되는 주기구조를 갖는 활성층과,
    더블헤테로 접합구조를 형성하도록 상기 활성층을 사이에 두고 배열설치된 각각 제1도전형의 제1클래드층 및 Mg를 도우프한 p형 도전체층으로 구성되어 있는 제2도전형의 제2클래드층,
    상기 제1 및 제2클래드층에 접속된 제1 및 제2전극,
    상기 제2전극과 상기 제2클래드층 사이에 배열설치되어 상기 더블헤테로 접합구조에 대한 전류를 협착(狹搾)하기 위한 스트라이프형상의 개구부를 갖는 전류차단층 및,
    상기 제2전극과 상기 전류차단층의 사이 및 상기 개구부내에 배열설치되고, 상기 개구부보다도 넓은 면적을 갖는 전류주입층을 구비하고,
    상기 활성층, 상기 제1 및 제2클래드층, 전류차단층 및 전류주입층의 각각은 기본적으로 하기의 조성식으로 표현되는 재료로 이루어지며,
    InxGayAlzN, 여기서, x+y+z=1, 0≤x, y, z≤1
    상기 전류차단층의 두께를 TA, 상기 전류차단층과 상기 활성층 사이의 거리를 TB로 했을 때, TB〈TA의 조건을 만족하는 것을 특징으로 하는 질화갈륨계 화합물 반도체 레이저.
  2. 제1항에 있어서, 2TB〈TA의 조건을 만족하는 것을 특징으로 하는 질화갈륨계 화합물 반도체 레이저.
  3. 제2항에 있어서, 2TB〈TA〈10TB의 조건을 만족하는 것을 특징으로 하는 질화갈륨계 화합물 반도체 레이저.
  4. 제1항에 있어서, 상기 개구부내를 제외한 상기 전류주입층의 두께를 TC로 했을 때, TC〈TA의 조건을 만족하는 것을 특징으로 하는 질화갈륨계 화합물 반도체 레이저.
  5. 제1항에 있어서, 상기 개구부내를 제외한 상기 전류주입층의 두께를 TC로 했을 때, TB〈TC의 조건을 만족하는 것을 특징으로 하는 질화갈륨계 화합물 반도체 레이저.
  6. 제1항에 있어서, 상기 주기구조는 다중양자정호(多重量子井戶)구조인 것을 특징으로 하는 질화갈륨계 화합물 반도체 레이저.
  7. 제6항에 있어서, 상기 전류차단층은, 제2도전형의 제1영역과, 제2도전형이 아닌 제2영역을 갖춘 것을 특징으로 하는 질화갈륨계 화합물 반도체 레이저.
  8. 제7항에 있어서, 상기 제2영역은, 상기 전류차단층과 상기 제2클래드층과의 경계면과 접하는 부분, 상기 전류차단층과 상기 전류주입층과의 경계면에 접하는 부분의 어느 한쪽 및 양쪽에 배열설치되는 것을 특징으로 하는 질화갈륨계 화합물 반도체 레이저.
  9. 제1항에 있어서, 상기 개구부의 측벽과, 상기 전류차단층과 상기 전류주입층과의 경계면이 45°∼90°의 각도를 이루는 것을 특징으로 하는 질화갈륨계 화합물 반도체 레이저.
  10. 2종류 이상의 반도체층의 반복으로 구성되는 주기구조를 갖는 활성층과,
    더블헤테로 접합구조를 형성하도록 상기 활성층을 사이에 두고 배열설치된 각각 제1도전형의 제1클래드층 및 Mg를 도우프한 p형 도전체층으로 구성되어 있는 제2도전형의 제2클래드층,
    상기 제1 및 제2클래드층에 접속된 제1 및 제2전극,
    상기 제2전극과 상기 제2클래드층 사이에 배열설치되어 상기 더블헤테로 접합구조에 대한 전류를 협착하기 위한 스트라이프형상의 개구부를 갖는 전류차단층 및,
    상기 제2전극과 상기 전류차단층의 사이 및 상기 개구부내에 배열설치되고, 상기 개구부보다도 넓은 면적을 갖는 전류주입층을 구비하고,
    상기 활성층, 상기 제1 및 제2클래드층, 전류차단층 및 전류주입층의 각각은기본적으로 하기의 조성식으로 표현되는 재료로 이루어지며,
    InxGayAlzN, 여기서, x+y+z=1, 0≤x, y, z≤1
    상기 전류차단층의 두께를 TA, 상기 개구부내를 제외한 상기 전류주입층의 두께를 TC로 했을 때, TC〈TA의 조건을 만족하는 것을 특징으로 하는 질화갈륨계 화합물 반도체 레이저.
  11. 제10항에 있어서, 1.2TC〈TA의 조건을 만족하는 것을 특징으로 하는 질화갈륨계 화합물 반도체 레이저.
  12. 제11항에 있어서, 1.2TC〈TA〈10TC의 조건을 만족하는 것을 특징으로 하는 질화갈륨계 화합물 반도체 레이저.
  13. 제10항에 있어서, 상기 전류차단층과 상기 활성층 사이의 거리를 TB로 했을 때, TB〈TC의 조건을 만족하는 것을 특징으로 하는 질화갈륨계 화합물 반도체 레이저.
  14. 제10항에 있어서, 상기 개구부의 깊이를 d1, 상기 개구부의 상부 및 하부의 폭을 각각 W1, W2로 했을 때, (W1+W2)×d1/TC≤24의 조건을 만족하는 것을 특징으로 하는 질화갈륨계 화합물 반도체 레이저.
  15. 제14항에 있어서, d1≤TC의 조건을 만족하는 것을 특징으로 하는 질화갈륨계 화합물 반도체 레이저.
  16. 제10항에 있어서, 상기 개구부의 윗쪽에서 상기 전류주입층의 표면에 스트라이프형상으로 V자형의 홈이 형성되고, 상기 제2전극이 상기 홈내에서 상기 전류주입층에 접촉하는 부분을 갖는 것을 특징으로 하는 질화갈륨계 화합물 반도체 레이저.
  17. 제16항에 있어서, 상기 개구부의 깊이를 d1, 상기 개구부의 상부 및 하부의 폭을 각각 W1, W2로 했을 때, 24〈(W1+W2)×d1/TC의 조건을 만족하는 것을 특징으로 하는 질화갈륨계 화합물 반도체 레이저.
  18. 2종류 이상의 반도체층의 반복으로 구성되는 주기구조를 갖는 활성층과,
    더블헤테로 접합구조를 형성하도록 상기 활성층을 사이에 두고 배열설치된 각각 제1도전형의 제1클래드층 및 Mg를 도우프한 p형 도전체층으로 구성되어 있는 제2도전형의 제2클래드층,
    상기 제1 및 제2클래드층에 접속된 제1 및 제2전극,
    상기 제2전극과 상기 제2클래드층 사이에 배열설치되어 상기 더블헤테로 접합구조에 대한 전류를 협착하기 위한 스트라이프형상의 개구부를 갖는 전류차단층및,
    상기 제2전극과 상기 전류차단층의 사이에 배열설치되고, 상기 개구부보다도 넓은 면적을 갖는 전류주입층을 구비하고,
    상기 활성층, 상기 제1 및 제2클래드층, 전류차단층 및 전류주입층의 각각은 기본적으로 하기의 조성식으로 표현되는 재료로 이루어지며,
    InxGayAlzN, 여기서, x+y+z=1, 0≤x, y, z≤1
    상기 전류차단층과 상기 활성층 사이의 거리를 TB, 상기 개구부내를 제외한 상기 전류주입층의 두께를 TC로 했을 때, TB〈TC의 조건을 만족하는 것을 특징으로 하는 질화갈륨계 화합물 반도체 레이저.
  19. 제18항에 있어서, 1.7TC〈TB〈5TC의 조건을 만족하는 것을 특징으로 하는 질화갈륨계 화합물 반도체 레이저.
  20. 2종류 이상의 반도체층의 반복으로 구성되는 주기구조를 갖는 활성층과,
    더블헤테로 접합구조를 형성하도록 상기 활성층을 사이에 두고 배열설치된 각각 제1도젼형의 제1클래드층 및 Mg를 도우프한 p형 도전체층으로 구성되어 있는 제2도전형의 제2클래드층,
    상기 제1 및 제2클래드층에 접속된 제1 및 제2전극,
    상기 제2전극과 상기 제2클래드층 사이에 배열설치되어 상기 더블헤테로 접합구조에 대한 전류를 협착하기 위한 스트라이프형상의 개구부를 갖는 전류차단층 및,
    상기 제2전극과 상기 전류차단층의 사이 및 상기 개구부내에 배열설치되고, 상기 개구부보다도 넓은 면적을 갖는 전류주입층을 구비하고,
    상기 활성층, 상기 제1 및 제2클래드층, 전류차단층 및 전류주입층의 각각은 기본적으로 하기의 조성식으로 표현되는 재료로 이루어지며,
    InxGayAlzN, 여기서, x+y+z=1, 0≤x, y, z≤1
    상기 활성층에 근접하는 상기 전류주입층의 부분은, 상기 활성층의 발광파장에 대응하는 밴드갭보다 큰 밴드갭을 가짐과 더불어, 상기 전류차단층보다 큰 굴절율을 갖는 것을 특징으로 하는 질화갈륨계 화합물 반도체 레이저.
  21. 제20항에 있어서, 상기 제2클래드층과 상기 전류차단층은, 거의 같은 굴절율을 갖는 것을 특징으로 하는 질화갈륨계 화합물 반도체 레이저.
  22. 제20항에 있어서, 상기 활성층에 근접하는 상기 전류주입층의 부분과 상기 제2클래드층은, 거의 같은 굴절율을 갖는 것을 특징으로 하는 질화갈륨계 화합물 반도체 레이저.
  23. 2종류 이상의 반도체층의 반복으로 구성되는 주기구조를 갖는 활성층과,
    더블헤테로 접합구조를 형성하도록 상기 활성층을 사이에 두고 배열설치된 각각 제1도전형의 제1클래드층 및 Mg를 도우프한 p형 도전체층으로 구성되어 있는 제2도전형의 제2클래드층,
    상기 제1 및 제2클래드층에 접속된 제1 및 제2전극,
    상기 제2전극과 상기 제2클래드층 사이에 배열설치되어 상기 더블헤테로 접합구조에 대한 전류를 협착하기 위한 스트라이프형상의 개구부를 갖는 전류차단층 및,
    상기 제2전극과 상기 전류차단층의 사이 및 상기 개구부내에 배열설치되고, 상기 개구부보다도 넓은 면적을 갖는 전류주입층을 구비하고,
    상기 활성층, 상기 제1 및 제2클래드층, 전류차단층 및 전류주입층의 각각은 기본적으로 하기의 조성식으로 표현되는 재료로 이루어지며,
    InxGayAlzN, 여기서, x+y+z=1, 0≤x, y, z≤1
    상기 전류차단층은, 상기 활성층의 발광파장에 대응하는 밴드갭보다 큰 밴드갭을 가짐과 더불어, 상기 활성층에 근접하는 상기 전류주입층의 부분보다 큰 굴절율을 갖는 것을 특징으로 하는 질화갈륨계 화합물 반도체 레이저.
  24. 제23항에 있어서, 상기 제2클래드층과 상기 전류차단층은, 거의 같은 굴절율을 갖는 것을 특징으로 하는 질화갈륨계 화합물 반도체 레이저.
  25. 제23항에 있어서, 상기 활성층에 근접하는 상기 전류주입층의 부분과 상기 제2클래드층은, 거의 같은 굴절율을 갖는 것을 특징으로 하는 질화갈륨계 화합물 반도체 레이저.
  26. 2종류 이상의 반도체층의 반복으로 구성되는 주기구조를 갖는 활성층과,
    더블헤테로 접합구조를 형성하도록 상기 활성층을 사이에 두고 배열설치된 각각 제1도전형의 제1클래드층 및 Mg를 도우프한 p형 도전체층으로 구성되어 있는 제2도전형의 제2클래드층,
    상기 제1 및 제2클래드층에 접속된 제1 및 제2전극,
    상기 제2전극과 상기 제2클래드층 사이에 배열설치되어 상기 더블헤테로 접합구조에 대한 전류를 협착하기 위한 스트라이프형상의 개구부를 갖는 전류차단층 및,
    상기 제2전극과 상기 전류차단층의 사이 및 상기 개구부내에 배열설치되고, 상기 개구부보다도 넓은 면적을 갖는 전류주입층을 구비하고,
    상기 활성층, 상기 제1 및 제2클래드층, 전류차단층 및 전류주입층의 각각은 기본적으로 하기의 조성식으로 표현되는 재료로 이루어지며,
    InxGayAlzN, 여기서, x+y+z=1, 0≤x, y, z≤1
    상기 활성층에 근접하는 상기 전류주입층의 부분은 상기 활성층의 발광파장에 대응하는 밴드갭보다 큰 밴드갭을 갖고, 상기 전류차단층은 상기 활성층의 발광파장에 대응하는 밴드갭보다 작은 밴드갭을 갖는 것을 특징으로 하는 질화갈륨계 화합물 반도체 레이저.
  27. 2종류 이상의 반도체층의 반복으로 구성되는 주기구조를 갖는 활성층과,
    더블헤테로 접합구조를 형성하도록 상기 활성층을 사이에 두고 배열설치된 각각 제1도전형의 제1클래드층 및 Mg를 도우프한 p형 도전체층으로 구성되어 있는 제2도전형의 제2클래드층,
    상기 제1 및 제2클래드층에 접속된 제1 및 제2전극,
    상기 제2전극과 상기 제2클래드층 사이에 배열설치되어 상기 더블헤테로 접합구조에 대한 전류를 협착하기 위한 스트라이프형상의 개구부를 갖는 전류차단층 및,
    상기 제2전극과 상기 전류차단층의 사이 및 상기 개구부내에 배열설치되고, 상기 개구부보다도 넓은 면적을 갖는 전류주입층을 구비하고,
    상기 활성층, 상기 제1 및 제2클래드층, 전류차단층 및 전류주입층의 각각은 기본적으로 하기의 조성식으로 표현되는 재료로 이루어지며,
    InxGayAlzN, 여기서, x+y+z=1, 0≤x, y, z≤1
    상기 제2클래드층의 표면에 상기 개구부와 연속하는 스트라이프형상의 홈이 형성되고, 상기 전류주입층은 상기 홈내에서 상기 제2클래드층과 접하도록 배열설치되는 것을 특징으로 하는 질화갈륨계 화합물 반도체 레이저.
  28. 제27항에 있어서, 상기 홈은 V자형인 것을 특징으로 하는 질화갈륨계 화합물 반도체 레이저.
  29. 제27항에 있어서, 상기 홈의 저부는 평탄한 것을 특징으로 하는 질화갈륨계 화합물 반도체 레이저.
  30. 제27항에 있어서, 상기 홈은 상기 개구부보다도 좁은 폭을 갖는 것을 특징으로 하는 질화갈륨계 화합물 반도체 레이저.
  31. 제27항에 있어서, 상기 홈에 접하는 상기 전류주입층의 부분은, 상기 전류차 단층보다도 큰 굴절율을 갖는 것을 특징으로 하는 질화갈륨계 화합물 반도체 레이저.
  32. 제27항에 있어서, 상기 홈에 접하는 상기 전류주입층의 부분은, 상기 전류차 단층보다도 작은 굴절율을 갖는 것을 특징으로 하는 질화갈륨계 화합물 반도체 레이저.
  33. 질화갈륨계 화합물 반도체 레이저의 제조방법에 있어서,
    상기 반도체 레이저가, 활성층과,
    더블헤테로 접합구조를 형성하도록 상기 활성층을 사이에 두고 배열설치된 각각 제1도전형의 제1클래드층 및 Mg를 도우프한 p형 도전체층으로 구성되어 있는 제2도전형의 제2클래드층,
    상기 제1 및 제2클래드층에 접속된 제1 및 제2전극,
    상기 제2전극과 상기 제2클래드층 사이에 배열설치되어 상기 더블헤테로 접합구조에 대한 전류를 협착하기 위한 스트라이프형상의 개구부를 갖는 전류차단층 및,
    상기 제2전극과 상기 전류차단층의 사이 및 상기 개구부내에 배열설치되고, 상기 개구부보다도 넓은 면적을 갖는 전류주입층을 구비하고,
    상기 활성층, 상기 제1 및 제2클래드층, 전류차단층 및 전류주입층의 각각은 기본적으로 하기의 조성식으로 표현되는 재료로 이루어지며,
    InxGayAlzN, 여기서, x+y+z=1, 0≤x, y, z≤1
    상기 제조방법이, 지지기판상에 상기 더블헤테로구조를 갖는 적층막을 형성하는 공정과,
    상기 적층막상에 상기 전류차단층과 표면보호층을 적층하는 공정,
    상기 표면보호층 및 상기 전류차단층의 일부를 에칭하여 스트라이프형상의 상기 개구부를 형성하는 공정 및,
    상기 표면보호층을 기상중의 고온방치에 의한 결정의 재증발에 의해 제거한 후, 상기 개구부내 및 상기 전류차단층상에 상기 전류주입층을 형성하는 공정을 구비한 것을 특징으로 하는 질화갈륨계 화합물 반도체 레이저의 제조방법.
  34. 제33항에 있어서, 상기 적층막과 상기 전류차단층 사이에 다른 표면보호층을 형성하는 공정을 더 구비한 것을 특징으로 하는 질화갈륨계 화합물 반도체 레이저의 제조방법.
  35. 질화갈륨계 화합물 반도체 레이저의 제조방법에 있어서,
    상기 반도체 레이저가, 활성층과,
    더블헤테로 접합구조를 형성하도록 상기 활성층을 사이에 두고 배열설치된 각각 제1도전형의 제1클래드층 및 Mg를 도우프한 p형 도전체층으로 구성되어 있는 제2도전형의 제1 및 제2클래드층,
    상기 제1 및 제2클래드층에 접속된 제1 및 제2전극,
    상기 제2전극과 상기 제2클래드층 사이에 배열설치되어 상기 더블헤테로 접합구조에 대한 전류를 협착하기 위한 스트라이프형상의 개구부를 갖는 전류차단층 및,
    상기 제2전극과 상기 전류차단층의 사이 및 상기 개구부내에 배열설치되고, 상기 개구부보다도 넓은 면적을 갖는 전류주입층을 구비하고,
    상기 활성층, 상기 제1 및 제2클래드층, 전류차단층 및 전류주입층의 각각은 기본적으로 하기의 조성식으로 표현되는 재료로 이루어지며,
    InxGayAlzN, 여기서, x+y+z=1, 0≤x, y, z≤1
    상기 제조방법이, 지지기판상에 상기 더블헤테로구조를 갖는 적층막을 형성하는 공정과,
    상기 적층막상에 상기 전류차단층을 형성하는 공정,
    상기 전류차단층의 일부를 건식 에칭하여 스트라이프형상의 상기 개구부를 형성하는 공정 및,
    상기 지지기판, 상기 적층막 및 상기 전류차단층을 100℃이상으로 가열한 HNO3: HCl = 3 : 1의 용액속에 담근 후, 상기 개구부내 및 상기 전류차단층상에 상기 전류주입층을 형성하는 공정을 구비한 것을 특징으로 하는 질화갈륨계 화합물 반도체 레이저의 제조방법.
  36. 질화갈륨계 화합물 반도체 레이저의 제조방법에 있어서,
    상기 반도체 레이저가, 활성층과,
    더블헤테로 접합구조를 형성하도록 상기 활성층을 사이에 두고 배열설치된 각각 제1도전형의 제1클래드층 및 Mg를 도우프한 p형 도전체층으로 구성되어 있는 제2도전형의 제1 및 제2클래드층,
    상기 제1 및 제2클래드층에 접속된 제1 및 제2전극,
    상기 제2전극과 상기 제2클래드층 사이에 배열설치되어 상기 더블헤테로 접합구조에 대한 전류를 협착하기 위한 스트라이프형상의 개구부를 갖는 전류차단층및,
    상기 제2전극과 상기 전류차단층의 사이 및 상기 개구부내에 배열설치되고, 상기 개구부보다도 넓은 면적을 갖는 전류주입층을 구비하고,
    상기 활성층, 상기 제1 및 제2클래드층, 전류차단층 및 전류주입층의 각각은 기본적으로 하기의 조성식으로 표현되는 재료로 이루어지며,
    InxGayAlzN, 여기서, x+y+z=1, 0≤x, y, z≤1
    상기 제조방법이, 지지기판상에 상기 더블헤테로구조를 갖는 적층막을 형성하는 공정과,
    상기 적층막상에 상기 전류주입층을 형성하는 공정 및,
    상기 제2클래드층 및 상기 전류주입층의 어느 한쪽 또는 양쪽으로 이루어진 피선택층에 부분적으로 불순물을 도입하여 스트라이프형상의 상기 개구부를 갖는 상기 전류차단층을 형성하는 공정을 구비한 것을 특징으로 하는 질화갈륨계 화합물 반도체 레이저의 제조방법.
  37. 제36항에 있어서, 상기 피선택층이 Mg 및 Al의 어느 한쪽 또는 양쪽을 함유하고, 상기 불순물이 산소(O)인 것을 특징으로 하는 질화갈륨계 화합물 반도체 레이저의 제조방법.
  38. 제37항에 있어서, 상기 산소(O)가 이온주입에 의해 도입되는 것을 특징으로하는 질화갈륨계 화합물 반도체 레이저의 제조방법.
  39. 제36항에 있어서, 상기 불순물이 제1도전형의 불순물인 것을 특징으로 하는 질화갈륨계 화합물 반도체 레이저의 제조방법.
  40. 제1항, 제10항, 제18항, 제20항, 제23항, 제26항, 제27항중 어느 한항에 있어서, 전류차단층과 제2클래드층과의 경계부, 전류차단층과 전류주입층과의 경계부의 양쪽 또는 한쪽에 Mg가 도우프되어 있는 n형의 전류차단층으로 구성되어 이루어진 것을 특징으로 하는 질화갈륨계 화합물 반도체 레이저.
  41. 제33항, 제35항, 제36항중 어는 한항에 있어서, 전류차단층과 제2클래드층과의 경계부, 전류차단층과 전류주입층과의 경계부의 양쪽 또는 한쪽에 Mg가 도우프되어 있는 n형의 전류차단층으로 구성되어 이루어진 것을 특징으로 하는 질화갈륨계 화합물 반도체 레이저의 제조방법.
KR1019970035238A 1996-07-26 1997-07-26 질화갈륨계화합물반도체레이저및그제조방법 KR100330314B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-197856 1996-07-26
JP19785696 1996-07-26

Publications (2)

Publication Number Publication Date
KR980012752A KR980012752A (ko) 1998-04-30
KR100330314B1 true KR100330314B1 (ko) 2002-10-18

Family

ID=16381479

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970035238A KR100330314B1 (ko) 1996-07-26 1997-07-26 질화갈륨계화합물반도체레이저및그제조방법

Country Status (2)

Country Link
US (3) US5987048A (ko)
KR (1) KR100330314B1 (ko)

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3060973B2 (ja) * 1996-12-24 2000-07-10 日本電気株式会社 選択成長法を用いた窒化ガリウム系半導体レーザの製造方法及び窒化ガリウム系半導体レーザ
DE19727233A1 (de) * 1997-06-26 1999-01-07 Siemens Ag Strahlungsemittierendes optoelektronisches Bauelement
JP3653169B2 (ja) * 1998-01-26 2005-05-25 シャープ株式会社 窒化ガリウム系半導体レーザ素子
JP4079393B2 (ja) * 1998-03-10 2008-04-23 シャープ株式会社 窒化物系化合物半導体レーザ素子及びその製造方法
TW413972B (en) * 1998-04-22 2000-12-01 Matsushita Electric Ind Co Ltd Semiconductor laser device
US6233265B1 (en) * 1998-07-31 2001-05-15 Xerox Corporation AlGaInN LED and laser diode structures for pure blue or green emission
WO2000016455A1 (fr) * 1998-09-10 2000-03-23 Rohm Co., Ltd. Element lumineux semi-conducteur et laser a semi-conducteur
US6459100B1 (en) * 1998-09-16 2002-10-01 Cree, Inc. Vertical geometry ingan LED
JP3459607B2 (ja) * 1999-03-24 2003-10-20 三洋電機株式会社 半導体レーザ素子およびその製造方法
JP3754226B2 (ja) * 1999-03-25 2006-03-08 三洋電機株式会社 半導体発光素子
US6528829B1 (en) * 1999-03-25 2003-03-04 Trw Inc. Integrated circuit structure having a charge injection barrier
JP4076671B2 (ja) * 1999-04-14 2008-04-16 ローム株式会社 レーザビームプリンタ用光源装置
JP3656456B2 (ja) * 1999-04-21 2005-06-08 日亜化学工業株式会社 窒化物半導体素子
US6563144B2 (en) * 1999-09-01 2003-05-13 The Regents Of The University Of California Process for growing epitaxial gallium nitride and composite wafers
JP2001085793A (ja) * 1999-09-10 2001-03-30 Fuji Photo Film Co Ltd 半導体レーザ装置
US6574256B1 (en) 2000-01-18 2003-06-03 Xerox Corporation Distributed feedback laser fabricated by lateral overgrowth of an active region
KR100595177B1 (ko) * 2000-02-10 2006-07-03 엘지전자 주식회사 질화물 발광소자 제조방법
JP3946427B2 (ja) 2000-03-29 2007-07-18 株式会社東芝 エピタキシャル成長用基板の製造方法及びこのエピタキシャル成長用基板を用いた半導体装置の製造方法
US6836498B2 (en) * 2000-06-05 2004-12-28 Sony Corporation Semiconductor laser, semiconductor device and nitride series III-V group compound substrate, as well as manufacturing method thereof
JP2002141611A (ja) * 2000-08-24 2002-05-17 Fuji Photo Film Co Ltd 半導体発光素子およびその製造方法
US6534797B1 (en) 2000-11-03 2003-03-18 Cree, Inc. Group III nitride light emitting devices with gallium-free layers
JP4867064B2 (ja) * 2000-11-17 2012-02-01 住友化学株式会社 発光素子用３−５族化合物半導体およびその製造方法
MXPA03005386A (es) * 2000-12-28 2004-04-20 Wyeth Corp Proteina protectora recombinante de streptococcus pneumoniae.
US6906352B2 (en) 2001-01-16 2005-06-14 Cree, Inc. Group III nitride LED with undoped cladding layer and multiple quantum well
USRE46589E1 (en) 2001-01-16 2017-10-24 Cree, Inc. Group III nitride LED with undoped cladding layer and multiple quantum well
US6800876B2 (en) * 2001-01-16 2004-10-05 Cree, Inc. Group III nitride LED with undoped cladding layer (5000.137)
WO2002078096A1 (en) * 2001-03-23 2002-10-03 Oriol, Inc. TREATING N-TYPE GaN WITH A C12-BASED INDUCTIVELY COUPLED PLASMA BEFORE FORMATION OF OHMIC CONTACTS
JP2002314203A (ja) * 2001-04-12 2002-10-25 Pioneer Electronic Corp ３族窒化物半導体レーザ及びその製造方法
US6534331B2 (en) * 2001-07-24 2003-03-18 Luxnet Corporation Method for making a vertical-cavity surface emitting laser with improved current confinement
US6977953B2 (en) * 2001-07-27 2005-12-20 Sanyo Electric Co., Ltd. Nitride-based semiconductor light-emitting device and method of fabricating the same
JP3785970B2 (ja) * 2001-09-03 2006-06-14 日本電気株式会社 Ｉｉｉ族窒化物半導体素子の製造方法
JP3898042B2 (ja) * 2001-11-30 2007-03-28 三菱電機株式会社 半導体レーザ装置および光増幅装置
JP4009106B2 (ja) * 2001-12-27 2007-11-14 浜松ホトニクス株式会社 半導体受光素子、及びその製造方法
US6881983B2 (en) * 2002-02-25 2005-04-19 Kopin Corporation Efficient light emitting diodes and lasers
JPWO2003075425A1 (ja) * 2002-03-01 2005-06-30 三洋電機株式会社 窒化物系半導体レーザ素子
JP4015865B2 (ja) * 2002-03-22 2007-11-28 松下電器産業株式会社 半導体装置の製造方法
AU2003299500A1 (en) * 2002-05-17 2004-06-07 The Regents Of The University Of California Hafnium nitride buffer layers for growth of gan on silicon
US6768753B2 (en) * 2002-05-22 2004-07-27 Spectra Physics Reliable diode laser stack
WO2003107444A2 (en) * 2002-06-17 2003-12-24 Kopin Corporation Light-emitting diode device geometry
US7002180B2 (en) * 2002-06-28 2006-02-21 Kopin Corporation Bonding pad for gallium nitride-based light-emitting device
US20030235225A1 (en) * 2002-06-22 2003-12-25 Rick Glew Guided self-aligned laser structure with integral current blocking layer
US6955985B2 (en) * 2002-06-28 2005-10-18 Kopin Corporation Domain epitaxy for thin film growth
US6815241B2 (en) * 2002-09-25 2004-11-09 Cao Group, Inc. GaN structures having low dislocation density and methods of manufacture
JP2004128415A (ja) * 2002-10-07 2004-04-22 Toshiba Corp トランジスタ、ウェーハ、トランジスタの製造方法、ウェーハの製造方法および半導体層の形成方法
US6936486B2 (en) * 2002-11-19 2005-08-30 Jdsu Uniphase Corporation Low voltage multi-junction vertical cavity surface emitting laser
US7122841B2 (en) 2003-06-04 2006-10-17 Kopin Corporation Bonding pad for gallium nitride-based light-emitting devices
JP4109159B2 (ja) * 2003-06-13 2008-07-02 浜松ホトニクス株式会社 半導体受光素子
US20050079642A1 (en) * 2003-10-14 2005-04-14 Matsushita Elec. Ind. Co. Ltd. Manufacturing method of nitride semiconductor device
KR20050013045A (ko) * 2003-12-12 2005-02-02 주식회사 이츠웰 사파이어 기판 식각 방법을 이용한 수직형 전극 구조를가지는 레이저 다이오드 및 그 제조 방법
US7138648B2 (en) * 2003-12-17 2006-11-21 Palo Alto Research Center Incorporated Ultraviolet group III-nitride-based quantum well laser diodes
US7345297B2 (en) * 2004-02-09 2008-03-18 Nichia Corporation Nitride semiconductor device
US20050179046A1 (en) * 2004-02-13 2005-08-18 Kopin Corporation P-type electrodes in gallium nitride-based light-emitting devices
US20050179042A1 (en) * 2004-02-13 2005-08-18 Kopin Corporation Monolithic integration and enhanced light extraction in gallium nitride-based light-emitting devices
US7320898B2 (en) * 2004-06-17 2008-01-22 Matsushita Electric Industrial Co., Ltd. Semiconductor laser device and method for fabricating the same
US7741654B2 (en) * 2004-09-16 2010-06-22 Nec Corporation Group III nitride semiconductor optical device
US7518305B2 (en) 2004-11-01 2009-04-14 The Regents Of The University Of California Interdigitated multi-pixel arrays for the fabrication of light-emitting devices with very low series-resistances and improved heat-sinking
US7566908B2 (en) * 2004-11-29 2009-07-28 Yongsheng Zhao Gan-based and ZnO-based LED
US7720124B2 (en) * 2005-03-03 2010-05-18 Panasonic Corporation Semiconductor device and fabrication method thereof
JP5103979B2 (ja) * 2007-03-27 2012-12-19 豊田合成株式会社 ＩＩＩ族窒化物系化合物半導体に対する電極形成方法及びｐ型ＩＩＩ族窒化物系化合物半導体の製造方法
JP5333133B2 (ja) * 2009-06-19 2013-11-06 住友電気工業株式会社 Ｉｉｉ族窒化物半導体レーザダイオード
FR2953328B1 (fr) * 2009-12-01 2012-03-30 S O I Tec Silicon On Insulator Tech Heterostructure pour composants electroniques de puissance, composants optoelectroniques ou photovoltaiques
JP5734098B2 (ja) * 2011-05-31 2015-06-10 ルネサスエレクトロニクス株式会社 半導体レーザの製造方法
JP5238865B2 (ja) * 2011-10-11 2013-07-17 株式会社東芝 半導体発光素子
DE102012110836A1 (de) * 2012-11-12 2014-02-27 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung von optoelektronischen Halbleiterchips
ITUA20163362A1 (it) * 2016-05-11 2017-11-11 Prima Electro S P A Procedimento per la realizzazione di un diodo laser
EP3671982A1 (en) * 2018-12-21 2020-06-24 IMEC vzw Iii-v-on-silicon nanoridge opto-electronic device with a regrown fin structure
CN111384663A (zh) * 2018-12-28 2020-07-07 中国科学院苏州纳米技术与纳米仿生研究所 氮化镓基半导体激光器及其制作方法
DE102020120703A1 (de) * 2020-08-05 2022-02-10 Ferdinand-Braun-Institut gGmbH, Leibniz- Institut für Höchstfrequenztechnik Diodenlaser mit Stromblende

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897502A (ja) * 1994-09-28 1996-04-12 Rohm Co Ltd 半導体レーザ
JPH0897503A (ja) * 1994-09-28 1996-04-12 Rohm Co Ltd 半導体レーザ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2809691B2 (ja) * 1989-04-28 1998-10-15 株式会社東芝 半導体レーザ
DE3929312A1 (de) * 1989-09-04 1991-03-07 Standard Elektrik Lorenz Ag Halbleiterlaser
JP3160914B2 (ja) * 1990-12-26 2001-04-25 豊田合成株式会社 窒化ガリウム系化合物半導体レーザダイオード
JP3033604B2 (ja) * 1991-01-10 2000-04-17 古河電気工業株式会社 半導体光機能素子
JP2914833B2 (ja) * 1992-09-14 1999-07-05 シャープ株式会社 半導体レーザ
JPH06112586A (ja) * 1992-09-25 1994-04-22 Nec Corp 半導体レーザ
JP3293996B2 (ja) * 1994-03-15 2002-06-17 株式会社東芝 半導体装置
US5970080A (en) * 1996-03-07 1999-10-19 Sharp Kabushiki Kaisha Gallium nitride compound semiconductor light emitting element and method for fabricating the same
JP3448450B2 (ja) * 1996-04-26 2003-09-22 三洋電機株式会社 発光素子およびその製造方法
US5966396A (en) * 1996-07-26 1999-10-12 Kabushiki Kaisha Toshiba Gallium nitride-based compound semiconductor laser and method of manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897502A (ja) * 1994-09-28 1996-04-12 Rohm Co Ltd 半導体レーザ
JPH0897503A (ja) * 1994-09-28 1996-04-12 Rohm Co Ltd 半導体レーザ

Also Published As

Publication number Publication date
US6118801A (en) 2000-09-12
US5987048A (en) 1999-11-16
US6359919B1 (en) 2002-03-19
KR980012752A (ko) 1998-04-30

Similar Documents

Publication Publication Date Title
KR100330314B1 (ko) 질화갈륨계화합물반도체레이저및그제조방법
US6984841B2 (en) Nitride semiconductor light emitting element and production thereof
JP5036617B2 (ja) 窒化物系半導体発光素子
JPH1093192A (ja) 窒化ガリウム系化合物半導体レーザ及びその製造方法
US5966396A (en) Gallium nitride-based compound semiconductor laser and method of manufacturing the same
JP2001274521A (ja) 窒化物半導体発光素子
KR20100098565A (ko) 반도체 발광 소자
US7741654B2 (en) Group III nitride semiconductor optical device
US6620641B2 (en) Semiconductor light emitting device and its manufacturing method
JP4015865B2 (ja) 半導体装置の製造方法
US10141720B2 (en) Nitride semiconductor laser element
JP4821385B2 (ja) Ｉｉｉ族窒化物半導体光素子
US20040245537A1 (en) Gan-based semiconductor laser device
JP4162560B2 (ja) 窒化物系半導体発光素子
US5546418A (en) Semiconductor laser having a flat groove for selected crystal planes
JP3447920B2 (ja) 窒化ガリウム系化合物半導体レーザ及びその製造方法
JP3984200B2 (ja) 窒化ガリウム系化合物半導体レーザの製造方法
KR20000035669A (ko) 반도체 레이저, 반도체 장치 및 이들의 제조 방법
JP2007184644A (ja) 半導体装置及びその製造方法
US7782919B2 (en) Buried semiconductor laser and method for manufacturing the same
JP3889910B2 (ja) 半導体発光装置およびその製造方法
JP4179280B2 (ja) 半導体発光素子の製造方法
JP3963233B2 (ja) 窒化ガリウム系化合物半導体発光素子及びその製造方法
JP5341353B2 (ja) Ｉｉｉ族窒化物半導体素子およびｉｉｉ族窒化物半導体素子の製造方法
JP4799582B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160222

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee