KR100329767B1 - 테스트시간을줄이기위한원형버퍼및그제어방법 - Google Patents
테스트시간을줄이기위한원형버퍼및그제어방법 Download PDFInfo
- Publication number
- KR100329767B1 KR100329767B1 KR1019980058586A KR19980058586A KR100329767B1 KR 100329767 B1 KR100329767 B1 KR 100329767B1 KR 1019980058586 A KR1019980058586 A KR 1019980058586A KR 19980058586 A KR19980058586 A KR 19980058586A KR 100329767 B1 KR100329767 B1 KR 100329767B1
- Authority
- KR
- South Korea
- Prior art keywords
- address
- index
- lowest
- highest
- reset
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1673—Details of memory controller using buffers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
본 발명은 최상위 어드레스 번지 또는 최하위 어드레스 번지에 가까운 리셋 어드레스를 별도로 설정하여 시스템 초기화 시 그 리셋 어드레스로 초기화 동작을 수행함으로써 어드레스 점프에 대한 테스트 수행 시 필요한 메모리 읽기 및 쓰기 동작을 줄인, 테스트 시간을 줄이기 위한 원형 버퍼 및 그 제어 방법을 제공하기 위한 것으로, 이를 위해 본 발명은 테스트 시 소모되는 시간을 줄이기 위한 원형 버퍼에 있어서, 최상위 어드레스 번지 및 최하위 어드레스 번지 사이의 연속되는 메모리; 및 상기 메모리의 인덱스 어드레스를 상기 최하위 어드레스 번지로부터 순차적으로 증가되도록 생성하되, 상기 최상위 어드레스 번지에 상대적으로 가까운 리셋 어드레스 번지를 별도로 설정하여 시스템 초기화 시 상기 리셋 어드레스 번지를 상기 인덱스 어드레스로 출력하고, 이후 상기 리셋 어드레스 번지로부터 순차적으로 증가된 상기 인덱스 어드레스를 출력하기 위한 제어 수단을 포함하되, 상기 제어 수단은, 순차적으로 증가된 상기 인덱스 어드레스가 상기 최상위 어드레스 번지가 되면, 이후 상기 최하위 어드레스 번지를 상기 인덱스 어드레스로 출력한다.
Description
본 발명은 원형 버퍼(circular buffer)에 관한 것으로, 특히 테스트에 소모되는 시간을 줄일 수 있는 원형 버퍼 및 그 제어 방법에 관한 것이다.
일반적으로, 원형 버퍼는 연속되는 데이터를 처리하는 시스템에서 처리할 모든 데이터를 한꺼번에 읽어 처리하는 것이 아니라, 일정 크기만큼의 메모리 영역을 할당받아 이를 순환시켜서 사용하는 버퍼로, 연속되는 데이터를 처리하는 실시간 시스템 뿐만 아니라 한정적인 자원, 즉 메모리를 이용하여 시스템을 설계할 때 흔히 사용된다.
도 1은 메모리로 구현된 통상의 원형 버퍼를 도시한 도면이다.
도 1에 도시된 바와 같이, 원형 버퍼는 최상위 어드레스 번지와 최하위 어드레스 번지 사이의 연속되는 메모리(20) 영역을 할당받아 원형 버퍼 제어부(10)로부터 출력되는 어드레스에 응답하여 데이터를 읽기 및 쓰기 동작한다.
원형 버퍼 제어부(10)는 어드레스를 순차적으로 증가시키면서 메모리(20)로 출력하되, 메모리의 최상위 어드레스 번지(TOP)에 이르게 되면 더 이상 어드레스를 증가시키지 않고 메모리(20)의 최하위 어드레스 번지인 시작 어드레스를 발생함으로써 계속 순환 동작을 한다.
도 2는 원형 버퍼 제어부의 어드레스 생성 순서도를 간략히 도시한 것이다.
원형 버퍼 제어부(10)는 우선 시스템 초기화 시 어드레스를 메모리(20)의 최하위 어드레스 번지로 초기화하고(30), 어드레스를 순차적으로 '1'씩 증가시킨다(40). 그리고, 상기 단계에서 증가된 어드레스가 최상위 어드레스 번지와 동일한지 비교한다(50). 비교 결과, 동일하다면 다시 최하위 어드레스 번지를 메모리(20)로 출력하고, 동일하지 않다면 어드레스를 다시 '1' 증가하게 된다(40)
한편, 논리 시뮬레이션 또는 실제 테스트 장비를 사용하여 상기한 바와 같은종래의 원형 버퍼를 테스트할 때, 원형 버퍼 제어부(10)에서의 어드레스 점프(최상위 어드레스 번지에서 최하위 어드레스 번지로의 점프) 동작을 반드시 테스트하여야 하는데, 이를 테스트하기 위해서는 원형 버퍼 크기만큼의 메모리 쓰기 및 읽기 동작이 필요하게 되며, 특히 펌웨어(firmware)와 같이 시뮬레이션하는 경우 테스트를 위해 소모되는 시간이 상당히 길어지는 문제가 발생하게 된다.
본 발명은 상기 문제점을 해결하기 위하여 제안된 것으로써, 최상위 어드레스 번지 또는 최하위 어드레스 번지에 가까운 리셋 어드레스를 별도로 설정하여 시스템 초기화 시 그 리셋 어드레스로 초기화 동작을 수행함으로써 어드레스 점프에 대한 테스트 수행 시 필요한 메모리 읽기 및 쓰기 동작을 줄인 원형 버퍼 및 그 제어 방법을 제공하는데 그 목적이 있다.
도 1은 메모리로 구현된 통상의 원형 버퍼를 개념적으로 도시한 도면.
도 2는 원형 버퍼 제어부의 어드레스 생성 순서도.
도 3은 본 발명에 따른 원형 버퍼를 개념적으로 도시한 도면.
도 4는 본 발명에 따른 원형 버퍼 제어부의 어드레스 생성 순서도.
* 도면의 주요 부분에 대한 설명
10, 60 : 원형 버퍼 제어부
20, 70 : 메모리
상기 목적을 달성하기 위한 본 발명은, 테스트 시 소모되는 시간을 줄이기 위한 원형 버퍼에 있어서, 최상위 어드레스 번지 및 최하위 어드레스 번지 사이의 연속되는 메모리; 및 상기 메모리의 인덱스 어드레스를 상기 최하위 어드레스 번지로부터 순차적으로 증가되도록 생성하되, 상기 최상위 어드레스 번지에 상대적으로 가까운 리셋 어드레스 번지를 별도로 설정하여 시스템 초기화 시 상기 리셋 어드레스 번지를 상기 인덱스 어드레스로 출력하고, 이후 상기 리셋 어드레스 번지로부터순차적으로 증가된 상기 인덱스 어드레스를 출력하기 위한 제어 수단을 포함하되, 상기 제어 수단은, 순차적으로 증가된 상기 인덱스 어드레스가 상기 최상위 어드레스 번지가 되면, 이후 상기 최하위 어드레스 번지를 상기 인덱스 어드레스로 출력하는 것을 특징으로 한다.
그리고, 본 발명은 최상위 어드레스 번지 및 최하위 어드레스 번지 사이의 연속되는 메모리와, 상기 메모리의 인덱스 어드레스를 상기 최하위 어드레스 번지로부터 순차적으로 증가되도록 생성하는 제어부를 포함하는 원형 버퍼의 테스트 시간 감소를 위한 제어 방법에 있어서, 시스템 초기화 시 상기 인덱스 어드레스를 상기 최상위 어드레스 번지에 상대적으로 가까운 리셋 어드레스 번지로 초기화하는 제1 단계; 상기 제1 단계 수행 후, 상기 인덱스 어드레스를 '1'씩 증가하는 제2 단계; 상기 제2 단계에서 증가된 상기 인덱스 어드레스를 상기 최상위 어드레스 번지와 동일한지 비교하는 제3 단계; 및 상기 비교 결과, 상기 인덱스 어드레스가 상기 최상위 어드레스 번지와 동일하면 상기 최하위 어드레스 번지로 점프하여 상기 최하위 어드레스 번지를 상기 인덱스 어드레스로 출력한 후 상기 제2 단계를 계속 수행하고, 상기 인덱스 어드레스가 상기 최상위 어드레스와 동일하지 않다면 곧바로 상기 제2 단계를 반복 수행하는 제4 단계를 포함하여 이루어진다.
또한, 본 발명은 테스트 시 소모되는 시간을 줄이기 위한 원형 버퍼에 있어서, 최상위 어드레스 번지 및 최하위 어드레스 번지 사이의 연속되는 메모리; 및 상기 메모리의 인덱스 어드레스를 상기 최상위 어드레스 번지로부터 순차적으로 감소되도록 생성하되, 상기 최하위 어드레스 번지에 상대적으로 가까운 리셋 어드레스 번지를 별도로 설정하여 시스템 초기화 시 상기 리셋 어드레스 번지를 상기 인덱스 어드레스로 출력하고, 상기 리셋 어드레스 번지로부터 순차적으로 감소된 상기 인덱스 어드레스를 출력하기 위한 제어 수단을 포함하되, 상기 제어 수단은, 순차적으로 감소된 상기 인덱스 어드레스가 상기 최하위 어드레스 번지가 되면, 이후 상기 최상위 어드레스 번지를 상기 인덱스 어드레스로 출력하는 것을 특징으로 한다.
마지막으로, 본 발명은 최상위 어드레스 번지 및 최하위 어드레스 번지 사이의 연속되는 메모리와, 상기 메모리의 인덱스 어드레스를 상기 최상위 어드레스 번지로부터 순차적으로 감소되도록 생성하는 제어부를 포함하는 원형 버퍼의 테스트 시간 감소를 위한 제어 방법에 있어서, 시스템 초기화 시 상기 인덱스 어드레스를 상기 최하위 어드레스 번지에 상대적으로 가까운 리셋 어드레스 번지로 초기화하는 제1 단계; 상기 제1 단계 수행 후, 상기 인덱스 어드레스를 '1'씩 감소하는 제2 단계; 상기 제2 단계에서 감소된 상기 인덱스 어드레스를 상기 최하위 어드레스 번지와 동일한지 비교하는 제3 단계; 및 상기 비교 결과, 상기 인덱스 어드레스가 상기 최하위 어드레스 번지와 동일하면 상기 최상위 어드레스 번지로 점프하여 상기 최상위 어드레스 번지를 상기 인덱스 어드레스로 출력한 후 상기 제2 단계를 계속 수행하고, 상기 인덱스 어드레스가 상기 최하위 어드레스와 동일하지 않다면 곧바로 상기 제2 단계를 반복 수행하는 제4 단계를 포함하여 이루어진다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 일실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 3은 본 발명의 일실시예에 따른 원형 버퍼를 도시한 도면이다.
도 3에 도시된 바와 같이, 원형 버퍼는 최상위 어드레스 번지와 최하위 어드레스 번지 사이의 연속되는 메모리(70) 영역을 할당받아 원형 버퍼 제어부(60)로부터 출력되는 어드레스에 응답하여 데이터를 읽기 및 쓰기 동작하되, 메모리(70) 영역 중 최상위 어드레스 번지에 가까운 리셋 어드레스를 별도로 설정하여 원형 버퍼 제어부(60)가 시스템 초기화 시 리셋 어드레스를 메모리(70)로 출력하고, 리셋 어드레스를 시작점으로 하여 어드레스를 순차적으로 '1'씩 증가시켜 발생한다. 그리고, 어드레스가 메모리의 최상위 어드레스 번지(TOP)에 이르게 되면 더 이상 어드레스를 증가시키지 않고 메모리(70)의 최하위 어드레스 번지를 발생하여 계속적인 순환 동작을 수행한다.
도 4는 본 발명의 일실시예에 따른 원형 버퍼 제어부의 어드레스 생성 순서도를 간략히 도시한 것이다.
원형 버퍼 제어부(60)는 우선 시스템 초기화 시 어드레스를 미리 설정된 리셋 어드레스로 초기화하고(80), 리셋 어드레스를 시작점으로 하여 어드레스를 순차적으로 '1' 증가시킨다(90). 그 다음, 상기 단계에서 증가된 어드레스가 최상위 어드레스 번지와 동일한지 비교한다(100). 비교 결과, 어드레스가 최상위 어드레스 번지와 동일하면 최하위 어드레스 번지로 점프한 어드레스를 메모리(70)로 출력(110)한 다음 최하위 어드레스 번지로부터 순차적으로 어드레스를 '1' 증가한다(90). 비교 결과, 동일하지 않다면 어드레스를 '1' 증가하는 단계(90)를 수행한다.
따라서, 상기와 같이 이루어지는 본 발명의 원형 버퍼의 테스트 시 "(최상위 어드레스 번지 - 리셋 어드레스 번지) × 메모리 읽기 및 쓰기 시간"만큼의 시간이 소모됨으로써, 종래의 원형 버퍼 테스트 시에 소모되는 시간, 즉 "(최상위 어드레스 번지 - 최하위 어드레스 번지) × 메모리 읽기 및 쓰기 시간"에 비해 훨씬 줄어들게 된다.
일예로, 원형 버퍼의 크기를 3K, 최하위 어드레스 번지를 0x0000(헥사값), 최상위 어드레스 번지를 0x03ff(헥사값), 리셋 어드레스 번지를 0x0300(헥사값)으로 가정하고, 메모리 읽기 및 쓰기 시간을 50ns라 했을 때, 종래의 원형 버퍼를 테스트할 때에는 3K × 50ns가 걸리는 반면 본 발명의 원형 버퍼를 테스트할 때에는 1K × 50ns가 소모된다.
한편, 본 발명의 또다른 실시예로서, 원형 버퍼 제어부가 어드레스를 최상위 어드레스로부터 순차적으로 생성하는 경우 메모리 영역 중 최하위 어드레스 번지에 가까운 리셋 어드레스를 별도로 설정하여 원형 버퍼 제어부가 시스템 초기화 시 리셋 어드레스를 메모리로 출력하고, 리셋 어드레스를 시작점으로 하여 어드레스를 순차적으로 '1'씩 감소시켜 발생한다. 어드레스가 메모리의 최하위 어드레스 번지(bottom)에 이르게 되면 더 이상 어드레스를 감소시키지 않고 메모리의 최상위 어드레스 번지를 발생하여 계속적인 순환 동작을 수행한다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상기와 같이 이루어지는 본 발명은, 최상위 어드레스 번지 또는 최하위 어드레스 번지에 가까운 리셋 어드레스를 별도로 설정하여 시스템 초기화 시 그 리셋 어드레스로 초기화한 후 순차적으로 어드레스를 발생함으로써 원형 버퍼 테스트 시 필요한 시간을 줄일 수 있는 효과가 있으며, 그에 따라 테스트 비용도 절감할 수 있다.
Claims (4)
- 테스트 시 소모되는 시간을 줄이기 위한 원형 버퍼에 있어서,최상위 어드레스 번지 및 최하위 어드레스 번지 사이의 연속되는 메모리; 및상기 메모리의 인덱스 어드레스를 상기 최하위 어드레스 번지로부터 순차적으로 증가되도록 생성하되, 상기 최상위 어드레스 번지에 상대적으로 가까운 리셋 어드레스 번지를 별도로 설정하여 시스템 초기화 시 상기 리셋 어드레스 번지를 상기 인덱스 어드레스로 출력하고, 이후 상기 리셋 어드레스 번지로부터 순차적으로 증가된 상기 인덱스 어드레스를 출력하기 위한 제어 수단을 포함하되,상기 제어 수단은,순차적으로 증가된 상기 인덱스 어드레스가 상기 최상위 어드레스 번지가 되면, 이후 상기 최하위 어드레스 번지를 상기 인덱스 어드레스로 출력하는 것을 특징으로 하는 원형 버퍼.
- 최상위 어드레스 번지 및 최하위 어드레스 번지 사이의 연속되는 메모리와, 상기 메모리의 인덱스 어드레스를 상기 최하위 어드레스 번지로부터 순차적으로 증가되도록 생성하는 제어부를 포함하는 원형 버퍼의 테스트 시간 감소를 위한 제어 방법에 있어서,시스템 초기화 시 상기 인덱스 어드레스를 상기 최상위 어드레스 번지에 상대적으로 가까운 리셋 어드레스 번지로 초기화하는 제1 단계;상기 제1 단계 수행 후, 상기 인덱스 어드레스를 '1'씩 증가하는 제2 단계;상기 제2 단계에서 증가된 상기 인덱스 어드레스를 상기 최상위 어드레스 번지와 동일한지 비교하는 제3 단계; 및상기 비교 결과, 상기 인덱스 어드레스가 상기 최상위 어드레스 번지와 동일하면 상기 최하위 어드레스 번지로 점프하여 상기 최하위 어드레스 번지를 상기 인덱스 어드레스로 출력한 후 상기 제2 단계를 계속 수행하고, 상기 인덱스 어드레스가 상기 최상위 어드레스와 동일하지 않다면 곧바로 상기 제2 단계를 반복 수행하는 제4 단계를 포함하여 이루어지는 원형 버퍼의 테스트 시간 감소를 위한 제어 방법.
- 테스트 시 소모되는 시간을 줄이기 위한 원형 버퍼에 있어서,최상위 어드레스 번지 및 최하위 어드레스 번지 사이의 연속되는 메모리; 및상기 메모리의 인덱스 어드레스를 상기 최상위 어드레스 번지로부터 순차적으로 감소되도록 생성하되, 상기 최하위 어드레스 번지에 상대적으로 가까운 리셋 어드레스 번지를 별도로 설정하여 시스템 초기화 시 상기 리셋 어드레스 번지를 상기 인덱스 어드레스로 출력하고, 상기 리셋 어드레스 번지로부터 순차적으로 감소된 상기 인덱스 어드레스를 출력하기 위한 제어 수단을 포함하되,상기 제어 수단은,순차적으로 감소된 상기 인덱스 어드레스가 상기 최하위 어드레스 번지가 되면, 이후 상기 최상위 어드레스 번지를 상기 인덱스 어드레스로 출력하는 것을 특징으로 하는 원형 버퍼.
- 최상위 어드레스 번지 및 최하위 어드레스 번지 사이의 연속되는 메모리와, 상기 메모리의 인덱스 어드레스를 상기 최상위 어드레스 번지로부터 순차적으로 감소되도록 생성하는 제어부를 포함하는 원형 버퍼의 테스트 시간 감소를 위한 제어 방법에 있어서,시스템 초기화 시 상기 인덱스 어드레스를 상기 최하위 어드레스 번지에 상대적으로 가까운 리셋 어드레스 번지로 초기화하는 제1 단계;상기 제1 단계 수행 후, 상기 인덱스 어드레스를 '1'씩 감소하는 제2 단계;상기 제2 단계에서 감소된 상기 인덱스 어드레스를 상기 최하위 어드레스 번지와 동일한지 비교하는 제3 단계; 및상기 비교 결과, 상기 인덱스 어드레스가 상기 최하위 어드레스 번지와 동일하면 상기 최상위 어드레스 번지로 점프하여 상기 최상위 어드레스 번지를 상기 인덱스 어드레스로 출력한 후 상기 제2 단계를 계속 수행하고, 상기 인덱스 어드레스가 상기 최하위 어드레스와 동일하지 않다면 곧바로 상기 제2 단계를 반복 수행하는 제4 단계를 포함하여 이루어지는 원형 버퍼의 테스트 시간 감소를 위한 제어 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980058586A KR100329767B1 (ko) | 1998-12-24 | 1998-12-24 | 테스트시간을줄이기위한원형버퍼및그제어방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980058586A KR100329767B1 (ko) | 1998-12-24 | 1998-12-24 | 테스트시간을줄이기위한원형버퍼및그제어방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000042421A KR20000042421A (ko) | 2000-07-15 |
| KR100329767B1 true KR100329767B1 (ko) | 2002-05-09 |
Family
ID=19565668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980058586A KR100329767B1 (ko) | 1998-12-24 | 1998-12-24 | 테스트시간을줄이기위한원형버퍼및그제어방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100329767B1 (ko) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR850003613A (ko) * | 1983-11-16 | 1985-06-20 | 야마모도 다꾸마 | 짧은 순환시간 주기를 갖는 다이나믹 랜돔 억세스 메모리 |
| JPH0636598A (ja) * | 1992-07-20 | 1994-02-10 | Advantest Corp | メモリ試験装置 |
| KR970019258U (ko) * | 1995-10-06 | 1997-05-26 | 엘지반도체주식회사 | 플래쉬 메모리의 언록크 사이클 제어회로 |
| JPH1092194A (ja) * | 1996-09-17 | 1998-04-10 | Oki Electric Ind Co Ltd | メモリテスト回路 |
| KR19980080293A (ko) * | 1997-03-19 | 1998-11-25 | 니시무로 타이조 | 동기식 랜덤 액세스 메모리 |
-
1998
- 1998-12-24 KR KR1019980058586A patent/KR100329767B1/ko not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR850003613A (ko) * | 1983-11-16 | 1985-06-20 | 야마모도 다꾸마 | 짧은 순환시간 주기를 갖는 다이나믹 랜돔 억세스 메모리 |
| JPH0636598A (ja) * | 1992-07-20 | 1994-02-10 | Advantest Corp | メモリ試験装置 |
| KR970019258U (ko) * | 1995-10-06 | 1997-05-26 | 엘지반도체주식회사 | 플래쉬 메모리의 언록크 사이클 제어회로 |
| JPH1092194A (ja) * | 1996-09-17 | 1998-04-10 | Oki Electric Ind Co Ltd | メモリテスト回路 |
| KR19980080293A (ko) * | 1997-03-19 | 1998-11-25 | 니시무로 타이조 | 동기식 랜덤 액세스 메모리 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000042421A (ko) | 2000-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4901285B2 (ja) | 読み出し性能を向上させることができるメモリカード | |
| JPH11134243A (ja) | 記憶装置の制御装置及びデータ処理システムにおける記憶装置の制御方法 | |
| US20070106835A1 (en) | Display controller and method of updating parameters of the same | |
| US5339402A (en) | System for connecting an IC memory card to a central processing unit of a computer | |
| JP5481823B2 (ja) | メモリモジュール、および、メモリ用補助モジュール | |
| KR100329767B1 (ko) | 테스트시간을줄이기위한원형버퍼및그제어방법 | |
| JPH10171665A (ja) | ジャンプコード・ジェネレータ、割り込みプログラム選択装置、割り込みプログラム選択方式、及び計算機 | |
| KR0155178B1 (ko) | 정보 처리 장치 | |
| KR20030055150A (ko) | 마이크로프로세서 및 마이크로프로세서의 처리 방법 | |
| US5317712A (en) | Method and apparatus for testing and configuring the width of portions of a memory | |
| JP6890804B2 (ja) | メモリアクセスを制御するための方法、機器、及び電子装置 | |
| KR20060019609A (ko) | 시험 장치, 및 프로그램 | |
| KR100810795B1 (ko) | 집적 반도체 메모리 및 그의 작동 방법 | |
| US6029210A (en) | Memory initialization system selectively outputting a data between a normal data stored in the memory and a fixed value according to a registered access state | |
| US20210319824A1 (en) | Memory device including a plurality of area having different refresh periods, memory controller controlling the same and memory system including the same | |
| JP2011059953A (ja) | 論理検証装置、論理検証方法 | |
| JP3917079B2 (ja) | 最適なアクセス戦略の決定方法 | |
| KR970007649A (ko) | 메모리의 자동초기화 방법 및 회로 | |
| KR930005836B1 (ko) | 컴퓨터에 외부 입출력 콘트롤러를 접속시킬 수 있는 cpu 대기시간 제어방법 및 시스템 | |
| JP2641917B2 (ja) | メモリ素子 | |
| KR930009061B1 (ko) | 메모리 억세스 장치 | |
| KR100261557B1 (ko) | 로칼시스템 | |
| JP4761120B2 (ja) | 電子機器、画像形成装置 | |
| KR940001013B1 (ko) | 영상처리 장치 및 그것을 사용하는 시스템 | |
| KR900010178Y1 (ko) | 램 출력 보호회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080218 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |