JP3917079B2 - 最適なアクセス戦略の決定方法 - Google Patents

最適なアクセス戦略の決定方法 Download PDF

Info

Publication number
JP3917079B2
JP3917079B2 JP2002591981A JP2002591981A JP3917079B2 JP 3917079 B2 JP3917079 B2 JP 3917079B2 JP 2002591981 A JP2002591981 A JP 2002591981A JP 2002591981 A JP2002591981 A JP 2002591981A JP 3917079 B2 JP3917079 B2 JP 3917079B2
Authority
JP
Japan
Prior art keywords
access
access strategy
application
strategy
operating system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002591981A
Other languages
English (en)
Other versions
JP2004531825A (ja
JP2004531825A6 (ja
Inventor
ベネディックス,アレクサンダー
ブラウン,ゲオルク
クレーン,ベルント
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2004531825A publication Critical patent/JP2004531825A/ja
Publication of JP2004531825A6 publication Critical patent/JP2004531825A6/ja
Application granted granted Critical
Publication of JP3917079B2 publication Critical patent/JP3917079B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/34Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3409Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Software Systems (AREA)
  • Multi Processors (AREA)
  • Stored Programmes (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

発明の詳細な説明
アプリケーションの実行中に、操作システムが、1つまたは複数のシステム資源によってシステムプロセスを実行させる、データ処理プロセスを実行するための構造における、最適なアクセス戦略の決定方法に関するものである。
アプリケーションの性能または速度は、時として、システムに存在するシステム資源がアドレス指定されるかどうかに強く影響される。例えば、第1アクセス後に主記憶装置(DRAM)のバンク(Baenke)を開いておくことが重要なプログラムがある。この場合、第1アクセスの直後に、DRAMのバンクが再び閉じた状態になると、他のプログラムは著しく高速となる。
主記憶装置への最適なアクセス戦略は、全アプリケーションおよび考えられる全システムに対しては規定できない。それにもかかわらず、システムとアプリケーションとの各組み合わせに対して、それぞれ、最適なアクセス戦略を用いることが望ましい。
従来、アクセス戦略は、ハードウェアによって、例えば、システム(PC,作業端末(Workstation))のチップセット(Chipsatz)における主記憶装置上で規定されている。ハードウェアによって規定されたアクセス戦略の不都合な点は、このアクセス戦略があらかじめ設定されており、それぞれのアプリケーションに適するように、アクセス戦略を適合できない点にある
たがって、本発明の目的は、システムおよびアプリケーションに応じた最適なアクセス戦略の決定方法を提供することにある。
本発明の上記目的は、以下のようにして達成される。すなわち、
(a)システムプロセスは、
(b)システム資源上で、
(c)種々のアクセス戦略によって実行され、
(d)各アクセス戦略に対して、アプリケーションの実行速度に相当する値が割り当てられ、
(e)全てのアクセス戦略をテストした後、最良の値を有するアクセス戦略を標準戦略として規定する。
複数のアクセス戦略を実施することによって、どのアプリケーションに対しても最適なアクセス戦略を、その都度選択できる。
特に、特定のアプリケーションに最適なアクセス戦略の決定は、ユーザーが最適のアクセス戦略の決定に要する時間を厭わないといった特別な場合にのみ行われることが好ましい。この特別な場合とは、特に、ユーザーが新しいアプリケーションをインストールし、そのためにいずれにしても時間を要してしまう場合や、ユーザーが新しいハードウェアをインストールし、既に存在するソフトウェアを新しいハードウェアに最適化する必要がある場合、または、改良された新しいアクセス戦略がシステムに用いられる場合である。
また、上記の最適なアクセス戦略の規定は、プロセッサを1つだけ備えた簡単なシステムにて行われるだけでなく、複数のシステム資源を有するより複雑なシステムにおいても行うことができる。
特に、どのシステム資源についても、複数のシステム資源を有する比較的複雑なシステムでは、アプリケーションごとに最適なアクセス戦略を決定して、規定することが好ましい。
次に、本発明を、図面で示した実施例に基づいて詳述する。
図1は、本発明の構造を示す概略図である。
図1に、データ処理プロセスを実行するための本発明の基本的構造を示す。このような構造は、通常、PCまたは作業端末で使用される。
オペレーティングシステム1は、各PCまたは各作業端末にインストールされている。上記オペレーティングシステム1は、システムプロセスを実行する(uebernehmen)ために、システム資源2として言及されるものにアクセスし、該システム資源2は、システムプロセスの実行を引き継ぐ。
システム資源2は、例えば、プロセッサ、または、主記憶装置(DRAM)、または、整数もしくは浮動小数点ユニット等の演算装置、または、例えばグラフィックカードもしくはグラフィックカード上のプロセッサである。
応用プログラム、または、アプリケーション3もしくは3’が、PCまたは作業端末上で作動させられる(ablaufen)場合、アプリケーション3もしくは3’の実行速度は、システム資源2に対して選択されたアクセス戦略A,B,C,・・・に大きく依存する。
例えば、第1アクセス後に主記憶装置(DRAM)のバンクを開いておくことが重要なアプリケーションが存在するとする。この場合、第1アクセス直後にDRAMのバンクを再び閉じた状態になると、他のプログラムは著しく高速となる。
したがって、本発明のオペレーティングシステム1は、アプリケーション3,3’を実行する間、各システム資源2へのアクセスに用いられるアクセス戦略A,B,C,・・・のリスト4に、接続されている。
アプリケーションに対して最適なアクセス戦略を決定する間、利用可能な全てのアクセス戦略は、システム資源上でテストされる。いずれのアクセス戦略についても、アプリケーションのテスト作動(Testlauf)を行う。テスト作動を全て行った後、アプリケーションの実行速度に相当する値を記憶する。
全てのアクセス戦略が実行されてテストされた後、最良の性能値を有する戦略を、テストされたアプリケーション用の標準戦略として保存する。この時点から、上記アプリケーションを、それぞれの戦略で実行する。
アクセス戦略の選択には、2つの選択肢がある。1つめの選択肢では、全てのアプリケーションを、全てのシステム資源に対する単一のアクセス戦略で実行し、全てのシステム資源の組み合わせることによって(bei)、最良の結果を供給するアプリケーションを用いる。もう1つの選択肢では、システム資源ごとに処理を実行し、各システム資源に対して、対応するアプリケーションに最適なアクセス戦略を決定する。
或るアプリケーションに対する最適のアクセス戦略の決定は、ユーザーが最適の戦略の決定に要する時間を厭わない特定の場合にのみ行われる。
上記特定の場合は、通常、新しいハードウェアのインストール、または、新しいソフトウェアのインストール、または、システム用の他の新しいアクセス戦略のインストールを行う場合である。
アプリケーションに最適なアクセス戦略を決定するための上述の方法の利点は、簡単なシステム(単一プロセッサシステム)および多重プロセッサシステムまたは多重資源システムに使用できる方法であるという点にある。
この方法の他の利点は、規定された場合にのみユーザーによって実行され、したがって、通常の作動時間の間、どのシステム資源も使用しない方法であることにある。
本発明の構造を示す概略図である。

Claims (4)

  1. データ処理プロセスを実行するためのオペレーティングシステムにおける、最適なアクセス戦略を決定するための情報を生成する方法であって、
    上記オペレーティングシステムは、アプリケーションが実行されるときに、少なくとも1つのシステム資源を用いてシステムプロセスを実行させるものであり、
    上記システム資源が主記憶装置であり、
    上記オペレーティングシステムは、アプリケーションを実行するため、または、システムプロセスを実行するために、上記システム資源に対して異なるアクセス戦略を使用し、
    当該アクセス戦略が、第1アクセスの後に上記主記憶装置のバンクを開いたままにするもの、または、第1アクセスの後に上記主記憶装置のバンクを閉じるものであり、
    上記オペレーティングシステムは、全ての前記アクセス戦略をテストした後、各アクセス戦略に対して、アプリケーションまたはシステムプロセスの実行速度に相当する値を記憶することを特徴とする方法。
  2. 上記オペレーティングシステムは、システムのユーザーからの指示に応じたアクセス戦略を用いることを特徴とする、請求項1に記載の方法。
  3. 上記オペレーティングシステムは、システム資源が複数ある場合、個々のシステム資源に対して、最適なアクセス戦略を用いることを特徴とする、請求項2に記載の方法。
  4. 上記オペレーティングシステムは、1つのアプリケーションに用いられる全てのシステム資源に対して、同一の最適なアクセス戦略を用いることを特徴とする、請求項1〜3のいずれか1項に記載の方法。
JP2002591981A 2001-05-21 2002-05-13 最適なアクセス戦略の決定方法 Expired - Fee Related JP3917079B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10124767.2 2001-05-21
DE10124767A DE10124767A1 (de) 2001-05-21 2001-05-21 Anordnung zur Abarbeitung von Datenverarbeitungsprozessen sowie Verfahren zur Ermittlung der optimalen Zugriffsstrategie
PCT/DE2002/001715 WO2002095582A1 (de) 2001-05-21 2002-05-13 Anordnung zur abarbeitung von datenverarbeitungsprozessen sowie verfahren zur ermittlung der optimalen zugriffsstrategie

Publications (3)

Publication Number Publication Date
JP2004531825A JP2004531825A (ja) 2004-10-14
JP2004531825A6 JP2004531825A6 (ja) 2005-02-17
JP3917079B2 true JP3917079B2 (ja) 2007-05-23

Family

ID=7685615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002591981A Expired - Fee Related JP3917079B2 (ja) 2001-05-21 2002-05-13 最適なアクセス戦略の決定方法

Country Status (8)

Country Link
US (1) US7127553B2 (ja)
EP (1) EP1393173B1 (ja)
JP (1) JP3917079B2 (ja)
KR (1) KR100599944B1 (ja)
CN (1) CN1295608C (ja)
DE (2) DE10124767A1 (ja)
TW (1) TWI281122B (ja)
WO (1) WO2002095582A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006053788A (ja) * 2004-08-12 2006-02-23 Ntt Docomo Inc ソフトウェア動作監視装置及びソフトウェア動作監視方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4195342A (en) * 1977-12-22 1980-03-25 Honeywell Information Systems Inc. Multi-configurable cache store system
US5452440A (en) * 1993-07-16 1995-09-19 Zitel Corporation Method and structure for evaluating and enhancing the performance of cache memory systems
US5819082A (en) * 1995-06-07 1998-10-06 Sierra On-Line, Inc. Data storage optimization using an access order resource list
US5699543A (en) * 1995-09-29 1997-12-16 Intel Corporation Profile guided TLB and cache optimization
US6317742B1 (en) 1997-01-09 2001-11-13 Sun Microsystems, Inc. Method and apparatus for controlling software access to system resources
US6647508B2 (en) * 1997-11-04 2003-11-11 Hewlett-Packard Development Company, L.P. Multiprocessor computer architecture with multiple operating system instances and software controlled resource allocation
US6052134A (en) * 1997-12-22 2000-04-18 Compaq Computer Corp. Memory controller and method for dynamic page management
US6085290A (en) 1998-03-10 2000-07-04 Nexabit Networks, Llc Method of and apparatus for validating data read out of a multi port internally cached dynamic random access memory (AMPIC DRAM)
US6487547B1 (en) 1999-01-29 2002-11-26 Oracle Corporation Database appliance comprising hardware and software bundle configured for specific database applications
US6801943B1 (en) * 1999-04-30 2004-10-05 Honeywell International Inc. Network scheduler for real time applications
US6343324B1 (en) * 1999-09-13 2002-01-29 International Business Machines Corporation Method and system for controlling access share storage devices in a network environment by configuring host-to-volume mapping data structures in the controller memory for granting and denying access to the devices

Also Published As

Publication number Publication date
US7127553B2 (en) 2006-10-24
EP1393173B1 (de) 2006-03-29
DE50206231D1 (de) 2006-05-18
JP2004531825A (ja) 2004-10-14
CN1511284A (zh) 2004-07-07
KR100599944B1 (ko) 2006-07-12
WO2002095582A1 (de) 2002-11-28
US20040117800A1 (en) 2004-06-17
DE10124767A1 (de) 2002-12-12
CN1295608C (zh) 2007-01-17
TWI281122B (en) 2007-05-11
EP1393173A1 (de) 2004-03-03
KR20040007582A (ko) 2004-01-24

Similar Documents

Publication Publication Date Title
KR100695187B1 (ko) 단일 스텝 처리 방법 및 장치
US9766958B2 (en) Runtime emulating static thread local storage of portable executable software code
JP3936737B2 (ja) 設計確認用疑似ランダム命令を生成するためのシステム、及びその方法
US7716396B1 (en) Multi-reader multi-writer circular buffer memory
US5333304A (en) Method and apparatus for software application evaluation utilizing compiler applications
US5646949A (en) Method and apparatus for generating instructions for use in testing a microprocessor
US20070226542A1 (en) Simulated message generation for simulation testing of a node operation
US6374338B1 (en) Method for performing configuration tasks prior to and including memory configuration within a processor-based system
CN109271164B (zh) 用于存储数据的方法和系统、以及存储介质
US8145819B2 (en) Method and system for stealing interrupt vectors
JP3917079B2 (ja) 最適なアクセス戦略の決定方法
US7103766B2 (en) System and method for making BIOS routine calls from different hardware partitions
US20050209839A1 (en) Data processing apparatus simulation
US20010011363A1 (en) Circuit synthesis method
US8095784B2 (en) Computer system and method for activating basic program therein
JP2005149503A (ja) Dmaを使用してメモリをテストするためのシステムおよび方法
US6832304B2 (en) System, method and computer program product for mapping system memory in a multiple node information handling system
JP2004531825A6 (ja) 最適なアクセス戦略の決定方法
US20050050276A1 (en) System and method for testing a memory
KR100901225B1 (ko) 디바이스의 동작 모드들을 선택적으로 인에이블 하는 시스템
US8930683B1 (en) Memory order tester for multi-threaded programs
US7130950B1 (en) Providing access to memory configuration information in a computer
TWI780521B (zh) 電子裝置及空間複用方法
US20220156074A1 (en) Electronic device and multiplexing method of spatial
JP2994280B2 (ja) 計算機システムの性能評価方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060214

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060511

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060511

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070207

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100216

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110216

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120216

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130216

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140216

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees