TWI281122B - System for executing data processing processes and method for determining the optimum access strategy - Google Patents
System for executing data processing processes and method for determining the optimum access strategy Download PDFInfo
- Publication number
- TWI281122B TWI281122B TW091110502A TW91110502A TWI281122B TW I281122 B TWI281122 B TW I281122B TW 091110502 A TW091110502 A TW 091110502A TW 91110502 A TW91110502 A TW 91110502A TW I281122 B TWI281122 B TW I281122B
- Authority
- TW
- Taiwan
- Prior art keywords
- access
- strategy
- application
- memory
- access strategy
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3409—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Software Systems (AREA)
- Multi Processors (AREA)
- Stored Programmes (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
五、發明説明（1 ) 本發明係關於一種執行資料處 各種系統資源、緣圖處理器與一存取策：有: …’无貝源如處理器、主記憶體、算 取策略則是根據對手絲浐皮、& 巧科早兀，而存 之間，做了哪一：㈣行，作業系統與系統資源 方2明亦關於-種在此一配置中’決定最佳存取策略之 應用之效率與速度’主要取決於如衫址—系統之 在的系統資源。舉例來說’有一些程式適合在並第― ，使主記憶體(動態隨機存取記憶體(DRAM)):: =组處於開放。而其他的程式則是如果 :=RAMs)之儲存單元組在第一次存取後，再二 立即關閉，反而是特別得快。 =所有應用與所有可能的程式，無法定義 ::佳储存取策略。可是，對於每-系統與應用的結合： 使用各自 < 最佳存取策略是理想的。 =例，，，迄今，存取策略是經由硬體，定義於系統 甩如（p C )、工作站）晶片組之主記憶體中。按昭 ::所定義之存議，具有預設與無法適應各個應用缺 夕因曰此，、本發明之目的在具體說明一配置，此一配置允許 、二彳之存取策略當作系統與應用之函數，並指明決定此 一最佳存取策略之方法。 根據本發明，達成此一目的在於配置中有多重存取策 -4- 本紙張尺度相中國H家標準(CNS) A4規格(210 X 297公爱) 1281122
設定最佳存 各並且可以為作業系統上運作的每一應用 取策略。 〜 根據本發明，按照下列方法達成此一目的 (a ) —系統程序 (b )在一系統資源上 (c )以各種不同之存取策略執行，及
⑷賦予每一存取策略一數值，此一數值對應於應用 之執行速度，及 (e )在測試過所有存取策略後，將具有最佳數值之^ 取策略，定義為標準策略。 、、由夕重存取策略之利用，在每一情況中，可能對 應用選擇最佳存取策略。
^ ”把也說，如果使用者願意接受決定最佳化存取策略所 化=的時間’最佳存取策略之決^以在特^時機對特定應 =男施佳。$對於使用者安裝—新的應用，並且在任何 :=中必頊花時間在其上，或是如果使用者安裝一新的 硬版/並且希望為新硬體最佳化已經存在的軟體，或者是 ，對系統，可以做新的改良存取策略，則尤其是如此。 Μ最α佳存取策略的定義，不只是可以在只有一個處理器的 簡單系統中做，也可以在具有多系統資源的更複雜系統中 在具有複數個系統資源的相對複雜系統中，對每一系統 貝源，以對每一應用決定與定義最佳化存取策略較佳。 以下’將參考圖式中所說明之可仿效具體實施例，更詳 -5- 本紙張尺度適财_家標準(CNS) Μ規格㈣χ撕公發) 1281122
細地說明本發明。 在圖式中’單-的圖1係根據本發明之配置的概要說明 圖。 圖1係一用來執行資料處理程序之配置的基本說明圖， 其係根據本發明。此-配置通常用於一個人電腦 一工作站中。 一作業系統1安裝於每一個人電腦或每一工作站中，1 作業系統！存取稱作系統資源2者，以執行系統程序，： 系統資源2接管系統程序之執行。 μ 舉例來說’系統資源2係-處理器或主記憶體(動態隨機 子取記憶體（DRAM))或一算術或邏輯單元，如整數或浮 點早兀，或者舉例來說，㈣卡或繪圖卡上的處理器。 如果應用程式或-應用3或3,接著在個人電腦（pc)或工 作f上執行，則應用3或3,的執行速度，主要取決於對系 統貧源2，選取哪一存取策略A，B，c，...。 舉例來$ ’有一些程式適合在其第一次存取之後，使主 把憶體（動態隨機存取記憶體（DRAM))之儲存單元組處於 二放。而其他的程式則是如果動態隨機存取記憶體 DRAMs)之儲存單元組在第一次存取後，再—次立即關 閉’反而是特別得快。 根據本發明，作業系統丨因此連接到存取策略A，B， 二’…之項4，其中此等存取策略在應用3，3|之執行期 間，可以用來存取單獨的系統資源2。 在一應用之最佳存取策略的決定期間，所有可用的存取 -6- 本紙張尺麵财® 公复) 多、發明説明（4 ) 之測試執行係對每一存取 儲存對應於應用之執行速 策略均在系統資源上測試。應用 策略執行。纟每-測試執行後， 度的數值。 數所有存取策略之後，具有最佳執行效能 策:::作測試應用之標準策略。從此，應用 一：二：：：有兩種可供選擇。對所有系統資源，以一單 行整個應用，並使用提供與所有系統資源 序…並二'果的策略，或者是對每-系統資源執行程 且：統資源’決定相應應用之最佳存取策略。 用實施較佳。 各《決疋以在特定時機對特定應 & 一新的硬體或新的軟體，抑或者是安裝對手统之 新的存取策略時，這通常是如此。 m對系統之 上述決定對—應用之最佳存取策略的方法，具有此 法可以應用於簡單的系統一 器系統或多資源系統的優i。’系統)，以及多處理 此一方法之進一步優FJt 4，甘 時機實施，因此在正常的.軍伟： 使用者僅在明確的 統資源。因此在正吊的運作時間期間，不會佔據任何系 圖式元件符號說明 作業系統 系統資源 1281122 A7 B7 發明説明（5 ) 3 應用 3， 應用 4 項 -8- 本紙張尺度適用中國國家標準(CNS) A4規格(210 x 297公釐)
Claims (1)
- =種執行資料處理程序之系統，具有 :作業系統⑴，各種系統資源(2)， 王記憶體、算術與邏輯單 處為 平兀、繪圖處理器，及 〜一存取策略（A，B，C，·、甘 盥手蛴次％ m · ，/、係根據作業系統（1) -、予、統貝源（2 )之間，對萃这 配置， 于系統私序又執行，所做的 其特徵為 〜有多重存取策略（A，B，c，·），及 -業系統⑴上執行之每：應用(3 定 =存取策略，其中係依據一數值設定最佳)存取 孩數值對應於在-記憶體中之執行速度， 以及 =系統資源（2)係-主㈣體時，該等存取策略包 含在一第一存取後使主記憶― 3 a 緒存早元組處於 2. —開放或使王記憶體之儲存單元組關閉之該策略。 一種在一用於資料程序之組態中 4甲决疋取佳存取策略之 万法，孩方法包含： 當實行一應用時，提供一作業系統給該用於资料 $序之組態，該作業系統允許系統程序與至少一系統 ”源起執行，该系統資源係一主記憶體； 使用具有該系統資源的不同存取策略來實行一應 用或執行一系統程序，藉此一存取策略包含在一第二 存取後使主記憶體之儲存單元組處於開放或在該第— 存取後使主記憶體之儲存單元組關閉； 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐）數值，此一數值對應於該應用 ώ: . ^ 速度；以及 儲存該值。 3· 範圍第2項之方法’其特徵為系統使用者可 1任何時間，決定最佳存取策略。 石 口申请專利範圍第2或3項之方 數個系統資源時，可以為每—L ’其特徵為，當有複 最佳存取策略。 率獨的系統資源，決定 如申凊專利範圍第2或3項之方 用，可以為所有系統資源決定一丄，其特徵為對一應 均句最佳存取策略。 -2 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公釐）
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10124767A DE10124767A1 (de) | 2001-05-21 | 2001-05-21 | Anordnung zur Abarbeitung von Datenverarbeitungsprozessen sowie Verfahren zur Ermittlung der optimalen Zugriffsstrategie |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TWI281122B true TWI281122B (en) | 2007-05-11 |
Family
ID=7685615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW091110502A TWI281122B (en) | 2001-05-21 | 2002-05-20 | System for executing data processing processes and method for determining the optimum access strategy |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US7127553B2 (zh) |
| EP (1) | EP1393173B1 (zh) |
| JP (1) | JP3917079B2 (zh) |
| KR (1) | KR100599944B1 (zh) |
| CN (1) | CN1295608C (zh) |
| DE (2) | DE10124767A1 (zh) |
| TW (1) | TWI281122B (zh) |
| WO (1) | WO2002095582A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006053788A (ja) * | 2004-08-12 | 2006-02-23 | Ntt Docomo Inc | ソフトウェア動作監視装置及びソフトウェア動作監視方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4195342A (en) * | 1977-12-22 | 1980-03-25 | Honeywell Information Systems Inc. | Multi-configurable cache store system |
| US5452440A (en) * | 1993-07-16 | 1995-09-19 | Zitel Corporation | Method and structure for evaluating and enhancing the performance of cache memory systems |
| US5819082A (en) * | 1995-06-07 | 1998-10-06 | Sierra On-Line, Inc. | Data storage optimization using an access order resource list |
| US5699543A (en) * | 1995-09-29 | 1997-12-16 | Intel Corporation | Profile guided TLB and cache optimization |
| US6317742B1 (en) | 1997-01-09 | 2001-11-13 | Sun Microsystems, Inc. | Method and apparatus for controlling software access to system resources |
| US6647508B2 (en) * | 1997-11-04 | 2003-11-11 | Hewlett-Packard Development Company, L.P. | Multiprocessor computer architecture with multiple operating system instances and software controlled resource allocation |
| US6052134A (en) * | 1997-12-22 | 2000-04-18 | Compaq Computer Corp. | Memory controller and method for dynamic page management |
| US6085290A (en) | 1998-03-10 | 2000-07-04 | Nexabit Networks, Llc | Method of and apparatus for validating data read out of a multi port internally cached dynamic random access memory (AMPIC DRAM) |
| US6487547B1 (en) | 1999-01-29 | 2002-11-26 | Oracle Corporation | Database appliance comprising hardware and software bundle configured for specific database applications |
| US6801943B1 (en) * | 1999-04-30 | 2004-10-05 | Honeywell International Inc. | Network scheduler for real time applications |
| US6343324B1 (en) * | 1999-09-13 | 2002-01-29 | International Business Machines Corporation | Method and system for controlling access share storage devices in a network environment by configuring host-to-volume mapping data structures in the controller memory for granting and denying access to the devices |
-
2001
- 2001-05-21 DE DE10124767A patent/DE10124767A1/de not_active Ceased
-
2002
- 2002-05-13 KR KR1020037015129A patent/KR100599944B1/ko not_active IP Right Cessation
- 2002-05-13 EP EP02726088A patent/EP1393173B1/de not_active Expired - Lifetime
- 2002-05-13 WO PCT/DE2002/001715 patent/WO2002095582A1/de active IP Right Grant
- 2002-05-13 CN CNB028104005A patent/CN1295608C/zh not_active Expired - Fee Related
- 2002-05-13 DE DE50206231T patent/DE50206231D1/de not_active Expired - Lifetime
- 2002-05-13 JP JP2002591981A patent/JP3917079B2/ja not_active Expired - Fee Related
- 2002-05-20 TW TW091110502A patent/TWI281122B/zh not_active IP Right Cessation
-
2003
- 2003-11-19 US US10/717,337 patent/US7127553B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US7127553B2 (en) | 2006-10-24 |
| EP1393173B1 (de) | 2006-03-29 |
| JP3917079B2 (ja) | 2007-05-23 |
| DE50206231D1 (de) | 2006-05-18 |
| JP2004531825A (ja) | 2004-10-14 |
| CN1511284A (zh) | 2004-07-07 |
| KR100599944B1 (ko) | 2006-07-12 |
| WO2002095582A1 (de) | 2002-11-28 |
| US20040117800A1 (en) | 2004-06-17 |
| DE10124767A1 (de) | 2002-12-12 |
| CN1295608C (zh) | 2007-01-17 |
| EP1393173A1 (de) | 2004-03-03 |
| KR20040007582A (ko) | 2004-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9489035B2 (en) | Efficient power management of a system with virtual machines | |
| JP5746275B2 (ja) | バーチャルマシン動作においてマシン状態を管理する方法及びシステム | |
| TW385387B (en) | Method and system for performance monitoring in a multithreaded processor | |
| US8239610B2 (en) | Asynchronous page faults for virtual machines | |
| US11455392B2 (en) | Methods and apparatus of anomalous memory access pattern detection for translational lookaside buffers | |
| US20120331309A1 (en) | Using built-in self test for preventing side channel security attacks on multi-processor systems | |
| CA3014917A1 (en) | Data protection using virtual resource views | |
| US7975260B1 (en) | Method of direct access and manipulation of debuggee memory from debugger | |
| US9354916B2 (en) | Detection of guest disk cache | |
| CN111090869B (zh) | 一种数据加密方法、处理器及计算机设备 | |
| US9804896B2 (en) | Thread migration across cores of a multi-core processor | |
| EP3274814A1 (en) | Execution context migration method and apparatus | |
| US8751724B2 (en) | Dynamic memory reconfiguration to delay performance overhead | |
| KR20100007719A (ko) | 캐시/ｔｌｂ 간섭 및 진단 테스트를 위한 경량, 고수율의 테스트 케이스 생성 방법 | |
| EP3884386A1 (en) | Programming and controlling compute units in an integrated circuit | |
| TWI281122B (en) | System for executing data processing processes and method for determining the optimum access strategy | |
| Dévigne et al. | Executing secured virtual machines within a manycore architecture | |
| US20150242330A1 (en) | Guest-programmable location of advanced configuration and power interface (acpi) tables in virtualized systems | |
| EP1901171A1 (en) | Apparatus and method for handling interrupt disabled section and page pinning apparatus and method | |
| TW201115474A (en) | Memory detection method under the non uniform memory access environment | |
| JPS60160443A (ja) | デ−タ処理装置 | |
| JP2002132743A (ja) | メモリアクセス監視装置、メモリアクセス監視方法およびメモリアクセス監視用プログラムを記録した記録媒体 | |
| Xiangying et al. | A dynamic trustworthiness attestation method based on dual kernel architecture | |
| JP2004531825A6 (ja) | 最適なアクセス戦略の決定方法 | |
| Maestri | Impact of CPU-GPU data transfers on mobile device GPGPU |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |