KR100324461B1 - 계단형 모서리 조셉슨 접합의 제조방법 - Google Patents

계단형 모서리 조셉슨 접합의 제조방법 Download PDF

Info

Publication number
KR100324461B1
KR100324461B1 KR1019990033321A KR19990033321A KR100324461B1 KR 100324461 B1 KR100324461 B1 KR 100324461B1 KR 1019990033321 A KR1019990033321 A KR 1019990033321A KR 19990033321 A KR19990033321 A KR 19990033321A KR 100324461 B1 KR100324461 B1 KR 100324461B1
Authority
KR
South Korea
Prior art keywords
film
josephson junction
photoresist pattern
forming
sapphire substrate
Prior art date
Application number
KR1019990033321A
Other languages
English (en)
Other versions
KR20010017666A (ko
Inventor
임해용
김인선
김동호
박용기
Original Assignee
정명세
한국표준과학연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정명세, 한국표준과학연구원 filed Critical 정명세
Priority to KR1019990033321A priority Critical patent/KR100324461B1/ko
Publication of KR20010017666A publication Critical patent/KR20010017666A/ko
Application granted granted Critical
Publication of KR100324461B1 publication Critical patent/KR100324461B1/ko

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment
    • H10N60/0912Manufacture or treatment of Josephson-effect devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment
    • H10N60/0268Manufacture or treatment of devices comprising copper oxide
    • H10N60/0296Processes for depositing or forming copper oxide superconductor layers
    • H10N60/0408Processes for depositing or forming copper oxide superconductor layers by sputtering
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment
    • H10N60/0268Manufacture or treatment of devices comprising copper oxide
    • H10N60/0296Processes for depositing or forming copper oxide superconductor layers
    • H10N60/0521Processes for depositing or forming copper oxide superconductor layers by pulsed laser deposition, e.g. laser sputtering
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment
    • H10N60/0268Manufacture or treatment of devices comprising copper oxide
    • H10N60/0661Processes performed after copper oxide formation, e.g. patterning
    • H10N60/0688Etching
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/80Constructional details
    • H10N60/805Constructional details for Josephson-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

본 발명은 계단형 모서리 조셉슨 접합의 제조방법에 관한 것이다.
본 발명에 따른 계단형 모서리 조셉슨 접합의 제조방법은 사파이어 기판 상에 금(Au)막을 형성하는 단계; 상기 금막 상에 제 1 포토레지스트 패턴을 형성하는 단계; 상기 제 1 포토레지스트 패턴을 식각 마스크로 사용하여 상기 금막 및 상기 사파이어 기판의 일부가 경사진 계단형상으로 되도록 식각하는 제 1 건식식각단계; 상기 제 1 포토레지스트 패턴과 금막을 제거하는 단계; 상기 계단형상을 갖는 사파이어 기판 상에 세륨옥사이드막을 형성하는 단계; 상기 세륨옥사이드막 상에 YBCO막을 형성하는 단계; 상기 YBCO막 상에 원하는 접합형상의 제 2 포토레지스트 패턴을 형성하는 단계; 및 상기 제 2 포토레지스트 패턴을 식각 마스크로 사용하여 상기 YBCO막과 상기 세륨옥사이드막을 순차적으로 식각하는 제 2 건식식각단계;를 포함하여 이루어지는 것을 특징으로 한다.
따라서, 재현성 있는 조셉슨 접합을 제조할 수 있고, 초전도 박막의 임계전류값과 정상저항값을 용이하게 조절할 수 있는 효과가 있다.

Description

계단형 모서리 조셉슨 접합의 제조방법{Method of fabricating Step-Edge Josephson Junction}
본 발명은 계단형 모서리 조셉슨 접합의 제조방법에 관한 것으로서, 보다 상세하게는 재현성 있는 조셉슨 접합을 제조할 수 있고, 접합의임계전류(IC)×정상저항(RN) 값을 향상시킬 수 있는 계단형 모서리 조셉슨 접합의 제조방법에 관한 것이다.
최근 전자기술의 발달로 다양한 전자소자가 개발되어 사용되고 있다. 상기 전자소자중 조셉슨소자란 두개의 초전도체가 얇은 비초전도체에 의해서 절연되어 있을 때 쿠퍼쌍(Cooper Pair) 터널링(Tunneling)에 의해 두 초전도체 사이에 전류가 흐르는 조셉슨 효과를 이용한 소자를 말한다.
종래의 조셉슨소자를 제조하기 위한 조셉슨 접합방법은 복결정 접합(Bicrystal Grain-Boundary Junction)방법, 계단형 모서리 접합(Step Edge Junction)방법 및 경사형 모서리 접합(Ramp Edge Junction)방법 및 FIB(Focus Ion Beam)설비를 이용하는 접합방법 등이 있다.
이들 중 상기 계단형 모서리 접합은 기판을 소정각도 기울여서 그 상부에 서로 단차진 제 1 계단 단층 및 제 2 계단 단층을 형성한 후 상기 단층 상부에 초전도 박막을 증착하고, 사진식각공정을 수행함으로써 계단 모서리에서 조셉슨 접합이 이루어지도록 하는 방법이다.
그러나, 상기 계단형 모서리 접합은 제조과정이 간단한 장점은 있지만, 산화물 단결정 기판(SrTiO3, LaAlO3및 MgO) 상에 제조할 경우 높은 각도에서 접합이 형성되며, 재증착 현상과 이중식각 현상에 의해서 조셉슨 접합의 재현성이 떨어지는 문제점이 있었다.
따라서 복결정 기판을 주로 사용하여 재현성 있는 조셉슨 접합을 제조하였으나 상기 복결정 기판은 단결정 기판보다 가격이 고가이기 때문에 소자의 생산단가가 높아지고, 접합의 위치를 임의로 선택할 수 없는 문제점이 있었다.
본 발명의 목적은, 저가의 기판을 사용하여 조셉슨 접합의 재현성이 우수하고, 접합의 임계전류(IC)×정상저항(RN) 값을 높일 수 있는 계단형 모서리 조셉슨 접합의 제조방법을 제공하는 데 있다.
도1 내지 도9는 본 발명에 따른 계단형 모서리 조셉슨 접합의 제조방법의 실시예를 설명하기 위한 단면도들이다.
도10은 도9의 확대 사시도이다.
도11은 본 발명에 의한 계단형 모서리 조셉슨 접합의 전류-전압 특성을 나타내는 그래프이다.
※도면의 주요부분에 대한 부호의 설명
10 : 사파이어 기판 12 : 금막
14 : 제 1 포토레지스트 패턴 16 : 세륨옥사이드막
18 : YBCO막 20 : 제 2 포토레지스트 패턴
22 : 세륨옥사이드막 패턴 24 : YBCO막 패턴
상기 목적을 달성하기 위한 본 발명에 따른 계단형 모서리 조셉슨 접합의 제조방법은, 사파이어 기판상에 금(Au)막을 형성하는 단계; 상기 금막 상에 제 1 포토레지스트 패턴을 형성하는 단계; 상기 제 1 포토레지스트 패턴을 식각 마스크로 사용하여 상기 금막 및 상기 사파이어 기판의 일부가 경사진 계단형상으로 되도록 식각하는 제 1 건식식각단계; 상기 제 1 포토레지스트 패턴과 금막을 제거하는 단계; 상기 계단형상을 갖는 사파이어 기판 상에 세륨옥사이드막을 형성하는 단계; 상기 세륨옥사이드막 상에 YBCO막을 형성하는 단계; 상기 YBCO막 상에 원하는 접합형상의 제 2 포토레지스트 패턴을 형성하는 단계; 및 상기 제 2 포토레지스트 패턴을 식각 마스크로 사용하여 상기 YBCO막과 상기 세륨옥사이드막을 순차적으로 식각하는 제 2 건식식각단계;를 포함하여 이루어진다.
상기 금막을 제거한 후 상기 사파이어 기판은 0.5 기압 내지 1.5 기압 산소 분위기의 900 ℃ 내지 1200 ℃에서 3 시간 내지 5 시간 동안 열처리하는 것이 바람직하다.
상기 제 2 건식식각단계 후 상기 사파이어 기판은 0.5 기압 내지 1.5 기압 산소 분위기의 400 ℃ 내지 600 ℃에서 0.5 시간 내지 2 시간 동안 열처리하는 것이 바람직하다.
상기 금막은 고주파 스퍼터링(Radio Frequency Sputtering)방법으로 형성할 수 있으며, 100 Å 내지 300 Å의 두께로 형성할 수 있다.
상기 제 1 및 제 2 포토레지스트 패턴은 아세톤으로 상기 금막은 요오드화 칼륨용액으로 제거하는 것이 바람직하다.
상기 제 1 건식식각단계는 상기 사파이어 기판상에 형성되는 계단 높이는 1200 Å 내지 2000 Å, 계단의 경사각은 25˚ 내지 50˚가 되도록 하는 것이 바람직하다.
상기 YBCO막은 상기 계단 높이와 YBCO막과의 두께비가 0.5 내지 1이 되도록 형성하는 것이 바람직하다.
상기 세륨옥사이드막과 YBCO막은 펄스레이저증착법(Pulsed Laser Deposition)으로 인시튜(In-Situ)로 형성하는 것이 바람직하다.
상기 세륨옥사이드막은 100 Å 내지 200 Å의 두께로 형성할 수 있으며, 상기 YBCO막은 1000 Å 내지 1800 Å의 두께로 형성할 수 있다.
상기 제 1 건식식각 및 제 2 건식식각은 Ar+이온빔을 사용하는 이온밀링공정일 수 있다.
이하, 본 발명의 구체적인 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
도1 내지 도9는 본 발명에 따른 계단형 모서리 조셉슨 접합의 제조방법의 실시예를 설명하기 위한 단면도들이고, 도10은 도9의 확대 사시도이다.
먼저 도1을 참조하면, 사파이어 기판(10) 상에 금막(12)을 형성한다. 상기 금막(12)은 통상의 고주파 스퍼터링방법으로 100 Å 내지 300 Å, 바람직하게는 200 Å 두께로 형성한다.
도2를 참조하면, 상기 금막(12) 상에 포토레지스트를 코팅하고 노광 및 현상공정을 수행하여 소정영역의 상기 금막(12)이 노출되도록 제 1 포토레지스트 패턴(14)을 형성한다.
도3 및 도4를 참조하면, 상기 제 1 포토레지스트 패턴(14)을 식각 마스크로 사용하여 상기 금막(12) 및 상기 사파이어 기판(10)의 일부가 경사진 계단형상으로 되도록 Ar+이온빔을 사용하는 이온밀링공정을 수행하여 건식식각한다. 상기 사파이어 기판(10) 상의 계단형 모서리 접합은 낮은 경사각에서 우수한 접합특성을 가지며, 높은 경사각에서는 접합의 특성을 재현하기가 힘들다. 따라서, 낮은 경사각을 만들기 위해 상기 사파이어기판(10)에 대한 Ar+이온빔의 입사각(θ1)과 상기 제 1 포토레지스트 패턴(14)의 회전각(θ2)을 조절하여 제작한다. 실시예로서 Ar+이온빔의 입사각(θ1)을 50˚ 내지 70˚, 바람직하게는 60˚로 조정하고, 상기 제 1 포토레지스트 패턴(14)의 식각 회전각(θ2)을 45˚ 내지 90˚사이로 조정하여 계단의 경사각(θ3)이 25˚ 내지 50˚가 되도록 건식식각한다. 이는 상기 제 1 포토레지스트 패턴(14)의 그림자각(Shadow Angle)을 이용하여 경사각을 적절히 조절하는 방법으로 Ar+이온빔을 이용한 식각시 계단 모서리 부분에 나타나는 재증착 현상(식각된 물질이 다시 기판상에 증착되는 현상) 및 이중식각 현상(포토레지스트 패턴에서 반사되어 나온 Ar+이온빔에 의한 식각이 더해져서 모서리 아래부분이 더 식각되는 현상)이 나타나지 않아서 일정한 모서리각의 제작이 용이하다.
도5를 참조하면, 상기 제 1 포토레지스트 패턴(14) 및 상기 금막(12)을 상기 사파이어 기판(10) 상부로부터 순차적으로 제거한다. 상기 제 1 포토레지스트 패턴(14)은 아세톤으로 제거하고, 상기 금막(12)은 요오드화 칼륨용액으로 제거한다. 이어서 1기압의 산소 분위기의 1050 ℃에서 4 시간 동안 열처리하여 사파이어 기판(10)의 표면세정과 건식식각시 손상된 기판표면의 거칠기를 향상시킨다. 이때 상기 계단 높이(H)는 1200 Å 내지2000 Å 이다.
도6 및 도7을 참조하면, 상기 경사진 계단이 형성된 사파이어 기판(10) 상에 세륨옥사이드막(16) 및 YBCO막(18)을 통상의 펄스 레이저 증착법을 사용하여 인-시튜로 형성한다.
먼저 상기 사파이어 기판(10)을 통상의 펄스 레이저 증착(Pulsed Laser Deposition: PLD)설비의 기판홀더 상에 은(Ag) 접착제를 이용하여 부착한 후 기판홀더를 300 ℃까지 가열하여 은 접착제가 충분히 경화되도록 한다.
이어서, 기판홀더의 온도를 800 ℃로 증가시킨 후 산소분압을 50 mTorr, 엑시머 레이저의 에너지밀도를 1.5 J/㎠로 조절한 후 타겟홀더의 세륨옥사이드 타겟에 레이저 빔을 주사하여 상기 사파이어 기판(10) 상에 세륨옥사이드막(16)을 형성한다. 상기 세륨옥사이드막(16)의 두께는 100 Å 내지 200 Å이 바람직하다.
계속해서, 기판홀더의 온도를 795 ℃로 5 ℃ 하강시키고, 산소분압을 400 mTorr, 엑시머 레이저의 에너지밀도를 1.2 J/㎠로 조절한 후 상기 YBCO 타겟에 레이저 빔을 주사하여 상기 세륨옥사이드막(16) 상에 YBCO막(18)을 형성한다. 상기 YBCO막(18)은 상기 계단 높이(H)의 0.5 배 내지 1배로 제어하여 형성한다. 바람직하게 본 실시예의 상기 YBCO막(18)은 1000 Å 내지 1800 Å, 바람직하게는 1500 Å으로 형성한다.
도8을 참조하면, 상기 YBCO막(18) 상에 원하는 조셉슨 접합의 형상의 제 2 포토레지스트 패턴(20)을 형성한다.
도9 및 도10을 참조하면, 상기 제 2 포토레지스트 패턴(20)을 식각 마스크로 사용하여 상기 YBCO막(18) 및 상기 세륨옥사이드막(16)을 순차적으로 식각하여 세륨옥사이드막 패턴(22) 및 YBCO막 패턴(24)을 형성한다. 이어서 상기 사파이어 기판(10)을 1기압의 산소 분위기의 500 ℃에서 1 시간 동안 열처리하여 계단형 모서리 조셉슨 접합을 완성한다. 상기 계단형 모서리 조셉슨 접합의 접합 폭(W)은 3 ㎛ 내지 15 ㎛일 수 있다.
표1은 계단 높이(H)에 대한 YBCO막의 두께비가 0.79이고, Ar+이온의 입사각(θ1)이 60˚이고, 상기 제 1 포토레지스트 패턴(14)의 식각 회전각(θ2)이 60˚, 75˚일 때 접합폭에 따른 조셉슨 접합의 전기적 특성을 나타내고, 도11은 회전각이 60˚이고 접합폭이 5 ㎛일 때의 전류-전압 특성을 나타낸다.
회전각(θ2) 접합폭[㎛] 임계전류(IC)[㎂] 정상저항(RN)[Ω] ICRN[㎶] 임계전류밀도(JC)[A/cm2]
60˚ 3 80 2.5 200 1.5 × 104
5 85 2.3 195 9.8 × 103
10 290 0.6 174 1.7 × 104
15 420 0.4 168 1.62 × 104
75˚ 3 65 2.8 182 1.23 × 104
5 140 1.2 168 1.62 × 104
10 230 0.7 161 1.33 × 104
따라서, 본 발명은 표1에서 보는 바와 같이, 접합의 임계전류(IC)×정상저항(RN) 값은 100 ㎶ 내지 300 ㎶이고, 임계전류밀도는 103A/cm2내지 105A/cm2로 나타나고, 또한 도11을 참조하면, 전형적인 RSJ (Resistivity Shunted Junction)모델의 전류-전압 특성을 나타냄으로써 사파이어 기판 상에 고온 초전도체 박막을 이용하여 우수한 재현성을 갖는 계단형 모서리 조셉슨 접합을 제조할 수 있다.
따라서, 본 발명은 저가의 사파이어 기판 상에 조셉슨 접합을 형성함으로써 조셉슨 접합을 이용한 전자소자의 제작단가를 절감할 수 있고, 계단 모서리의 경사각을 낮게 조절함으로써 높은 임계전류(IC)×정상저항(RN) 값을 가지는 전류-전압 특성과 접합의 재현성이 향상되는 효과가 있다.
그러므로 본 발명은 조셉슨 접합을 이용하는 SQUID, 마이크로파 통신 부품 및 디지털 회로 등의 제작에 광범위하게 응용할 수 있는 효과가 있다.
이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

Claims (13)

  1. 고주파 스퍼터링(Radio Frequency Sputtering)방법으로 사파이어 기판 위에 100 Å 내지 300 Å 두께의 금(Au)막을 형성하는 단계;
    상기 금막 위에 제 1포토레지스트 패턴을 형성하는 단계;
    상기 제 1포토레지스트 패턴을 식각 마스크로 사용하여 상기 금막 및 상기 사파이어 기판의 일부가 경사진 계단형상으로 되도록 포토레지스트 패턴의 그림자각으로 경사각을 조절하면서 식각하는 제 1 건식식각단계;
    상기 제 1포토레지스트 패턴과 금막을 제거하는 단계;
    상기 계단형상을 갖는 사파이어 기판 위에 세륨옥사이드막을 형성하는 단계;
    상기 세륨옥사이드막 위에 YBCO막을 형성하는 단계;
    상기 YBCO막 위에 원하는 접합형상의 제 2포토레지스트 패턴을 형성하는 단계; 및
    상기 제 2포토레지스트 패턴을 식각 마스크로 사용하여 상기 YBCO막과 상기 세륨옥사이드막의 순차적인 식각으로 YBCO막 패턴과 세륨 옥사이드막 패턴을 형성하는 제 2 건식식각단계;
    를 포함하여 이루어지는 것을 특징으로 하는 계단형 모서리 조셉슨 접합의 제조방법.
  2. 제 1 항에 있어서,
    상기 금막을 제거한 후 상기 사파이어 기판은 0.5 기압 내지 1.5 기압산소 분위기의 900 ℃ 내지 1200 ℃에서 3 시간 내지 5 시간 동안 열처리하는 것을 특징으로 하는 상기 계단형 모서리 조셉슨 접합의 제조방법.
  3. 제 1 항에 있어서,
    상기 제 2 건식식각단계 후 상기 사파이어 기판은 0.5 기압 내지 1.5 기압 산소 분위기의 400 ℃ 내지 600 ℃에서 0.5 시간 내지 2 시간 동안 열처리하는 것을 특징으로 하는 상기 계단형 모서리 조셉슨 접합의 제조방법.
  4. 청구항4는 삭제 되었습니다.
  5. 청구항5는 삭제 되었습니다.
  6. 제 1 항에 있어서,
    상기 제 1 및 제 2 포토레지스트 패턴은 아세톤으로 상기 금막은 요오드화 칼륨용액으로 제거함을 특징으로 하는 상기 계단형 모서리 조셉슨접합의 제조방법.
  7. 제 1 항에 있어서,
    상기 제 1 건식식각단계는 상기 사파이어 기판에 형성되는 계단 높이가 1200 Å 내지 2000 Å이 되도록 식각하는 것을 특징으로 하는 상기 계단형 모서리 조셉슨 접합의 제조방법.
  8. 제 7 항에 있어서,
    상기 계단의 경사각은 25˚ 내지 50˚가 되도록 형성하는 것을 특징으로 하는 상기 계단형 모서리 조셉슨 접합의 제조방법.
  9. 제 1 항에 있어서,
    상기 YBCO막은 상기 계단 높이와 YBCO막과의 두께비가 0.5 내지 1이 되도록 형성하는 것을 특징으로 하는 상기 계단형 모서리 조셉슨 접합의 제조방법.
  10. 제 1 항에 있어서,
    상기 세륨옥사이드막과 YBCO막은 펄스레이저증착법(Pulsed Laser Deposition)으로 인시튜(In-Situ)로 형성하는 것을 특징으로 하는 상기 계단형 모서리 조셉슨 접합의 제조방법.
  11. 제 1 항에 있어서,
    상기 세륨옥사이드막은 100 Å 내지 200 Å의 두께로 형성하는 것을 특징으로 하는 상기 계단형 모서리 조셉슨 접합의 제조방법.
  12. 제 1 항에 있어서,
    상기 YBCO막은 1000 Å 내지 1800 Å의 두께로 형성하는 것을 특징으로 하는 상기 계단형 모서리 조셉슨 접합의 제조방법.
  13. 청구항13는 삭제 되었습니다.
KR1019990033321A 1999-08-13 1999-08-13 계단형 모서리 조셉슨 접합의 제조방법 KR100324461B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990033321A KR100324461B1 (ko) 1999-08-13 1999-08-13 계단형 모서리 조셉슨 접합의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990033321A KR100324461B1 (ko) 1999-08-13 1999-08-13 계단형 모서리 조셉슨 접합의 제조방법

Publications (2)

Publication Number Publication Date
KR20010017666A KR20010017666A (ko) 2001-03-05
KR100324461B1 true KR100324461B1 (ko) 2002-02-27

Family

ID=19607074

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990033321A KR100324461B1 (ko) 1999-08-13 1999-08-13 계단형 모서리 조셉슨 접합의 제조방법

Country Status (1)

Country Link
KR (1) KR100324461B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH101998A (ja) * 1996-06-17 1998-01-06 Matsushita Electric Ind Co Ltd 衛生洗浄装置
KR19980025767A (ko) * 1996-10-04 1998-07-15 윤덕용 고온 초전도 Y1Ba2Cu3O7-X(YBCO) 박막을 이용한 바이에피택시얼 죠셉슨 접합소자 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH101998A (ja) * 1996-06-17 1998-01-06 Matsushita Electric Ind Co Ltd 衛生洗浄装置
KR19980025767A (ko) * 1996-10-04 1998-07-15 윤덕용 고온 초전도 Y1Ba2Cu3O7-X(YBCO) 박막을 이용한 바이에피택시얼 죠셉슨 접합소자 및 그 제조방법

Also Published As

Publication number Publication date
KR20010017666A (ko) 2001-03-05

Similar Documents

Publication Publication Date Title
US5801393A (en) Superconductor-insulator-superconductor Josephson tunnel junction and method therefor
US5256636A (en) Microelectronic superconducting device with multi-layer contact
US5439875A (en) Process for preparing Josephson junction device having weak link of artificial grain boundary
US5571778A (en) Superconducting junction material and process of preparing same
JP2000349356A (ja) 超伝導−通常−超伝導ジョセフソン接合中に通常層を作製するためのイオン注入の使用
KR100324461B1 (ko) 계단형 모서리 조셉슨 접합의 제조방법
JPS6146081A (ja) ジヨセフソン接合素子の製造方法
KR100372889B1 (ko) 경사형 모서리 조셉슨 접합소자 및 그 제조방법
KR100302644B1 (ko) 조셉슨 접합의 제조방법
JP2682136B2 (ja) ジョセフソン素子の製造方法
JPH0217684A (ja) 超電導センサ及びその製造方法
US6423473B1 (en) Fabrication method of high temperature superconducting step-edge Josephson junction
JPS61263179A (ja) ジヨセフソン接合素子の製造方法
JP3123471B2 (ja) 超伝導エッジ構造およびその製造方法
JPH08335725A (ja) 超伝導層間のコンタクト構造及びその製造方法
JP2001274471A (ja) 酸化物超伝導ジョセフソン接合の作製方法
JPH01202876A (ja) ジョセフソン接合素子の作製方法
JP2616745B2 (ja) 超伝導層間のコンタクト構造及びその製造方法
JPH01161731A (ja) 超電導配線の形成方法
JPH0794794A (ja) 超伝導ジョセフソン素子の製造方法
JPH0363231B2 (ko)
JP2000299507A (ja) ジョセフソン素子の製造方法及びジョセフソン素子
JP2000284504A (ja) レジスト膜の塗布方法、電子デバイスの製造方法および電子デバイス
JPH06132577A (ja) 酸化物超伝導ジョセフソン素子の作製方法
JP2000277820A (ja) 超伝導接合素子及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091228

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee