KR100302644B1 - 조셉슨 접합의 제조방법 - Google Patents

조셉슨 접합의 제조방법 Download PDF

Info

Publication number
KR100302644B1
KR100302644B1 KR1019990033323A KR19990033323A KR100302644B1 KR 100302644 B1 KR100302644 B1 KR 100302644B1 KR 1019990033323 A KR1019990033323 A KR 1019990033323A KR 19990033323 A KR19990033323 A KR 19990033323A KR 100302644 B1 KR100302644 B1 KR 100302644B1
Authority
KR
South Korea
Prior art keywords
thin film
pattern
superconducting thin
ion beam
josephson junction
Prior art date
Application number
KR1019990033323A
Other languages
English (en)
Other versions
KR20010017668A (ko
Inventor
이문철
김인선
박용기
이용호
Original Assignee
정명세
한국표준과학연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정명세, 한국표준과학연구원 filed Critical 정명세
Priority to KR1019990033323A priority Critical patent/KR100302644B1/ko
Publication of KR20010017668A publication Critical patent/KR20010017668A/ko
Application granted granted Critical
Publication of KR100302644B1 publication Critical patent/KR100302644B1/ko

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment
    • H10N60/0912Manufacture or treatment of Josephson-effect devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment
    • H10N60/0268Manufacture or treatment of devices comprising copper oxide
    • H10N60/0296Processes for depositing or forming copper oxide superconductor layers
    • H10N60/0576Processes for depositing or forming copper oxide superconductor layers characterised by the substrate
    • H10N60/0604Monocrystalline substrates, e.g. epitaxial growth
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment
    • H10N60/0268Manufacture or treatment of devices comprising copper oxide
    • H10N60/0661Processes performed after copper oxide formation, e.g. patterning
    • H10N60/0688Etching
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/80Constructional details
    • H10N60/805Constructional details for Josephson-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

본 발명은 조셉슨 접합의 제조방법에 관한 것이다.
본 발명에 따른 조셉슨 접합의 제조방법은 단결정 기판 상에 초전도 박막, 패드막 및 포토레지스트 패턴을 순차적으로 형성하는 단계, 상기 패드막과 초전도 박막을 건식식각하여 패드막 패턴 및 초전도 박막 패턴을 형성하는 단계, 상기 포토레지스트 패턴을 제거하는 단계, 상기 기판 전면에 일렉트로레지스트를 코팅하는 단계, 전자선리소그라피를 통해 상기 패드막 패턴이 노출되도록 상기 일렉트로레지스트내에 소정의 폭을 갖는 홈을 형성하는 단계, 상기 초전도 박막 패턴이 소정 두께로 잔류하도록 상기 패드막 패턴 및 초전도 박막 패턴을 건식식각하는 단계 및 상기 잔류하는 초전도 박막 패턴을 이온빔으로 손상시켜 비초전도체로 변성시키는 단계를 포함하여 이루어지는 것을 특징으로 한다.
따라서, 기판의 선택 폭을 높일 수 있고, 재현성 있는 조셉슨 접합을 수행할 수 있고, 초전도 박막의 임계전류값과 정상저항값을 용이하게 조절할 수 있는 효과가 있다.

Description

조셉슨 접합의 제조방법{Method of fabricating josephson junction}
본 발명은 조셉슨 접합의 제조방법에 관한 것으로서, 보다 상세하게는 기판의 선택 폭을 높일 수 있고, 재현성 있는 조셉슨 접합을 수행할 수 있고, 초전도 박막의 임계전류값과 정상저항값을 용이하게 조절할 수 있는 조셉슨 접합의 제조방법에 관한 것이다.
최근 전자기술의 발달로 다양한 전자소자가 개발되어 사용되고 있다. 상기 전자소자중 조셉슨소자란 두개의 초전도체가 얇은 비초전도체에 의해서 절연되어 있을 때 쿠퍼쌍(Cooper pair) 터널링(Tunneling)에 의해 두 초전도체 사이에 전류가 흐르는 조셉슨 효과를 이용한 소자를 말한다.
종래의 조셉슨소자를 제조하기 위한 조셉슨 접합(Josephson Junction)방법은 복결정 접합(Bicrystal Grain-boundary Juction)방법, 계단형 모서리 접합(Step Edge Junction)방법 및 경사형 모서리 접합(Ramp Edge Junction)방법 및 FIB(Focus Ion Beam)설비를 이용하는 접합방법 등이 있다. 상기 복결정 접합방법, 계단형 모서리 접합방법 및 경사형 모서리 접합방법 등에 대해서 Rev. Mod. Phys., Vol. 71, No. 3(1999년 4월)에 게시되어 있다.
상기 복결정 접합은 도1a에 도시된 바와 같이 결정방향이 서로 상이한 고가의 제 1 복결정 기판(10)과 제 2 복결정 기판(12)을 서로 부착시킨 후 그 상부에 초전도 박막(14)을 증착하고, 포토리소그라피(Photolithography)공정을 수행함으로써 제 1 복결정 기판(10)과 제 2 복결정 기판(12)의 경계면(16)에 조셉슨 접합이 이루어지도록 하는 방법이다.
그러나, 상기 복결정 접합은 양호한 접합 특성과 재현성을 가지는 장점이 있으나, 복결정 기판(10, 12)이 고가이고 조셉슨 접합은 일직선으로 이루어진 경계면(16) 상에 제작할 수 밖에 없는 문제점이 있었다.
또한, 상기 계단형 모서리 접합은 도1b에 도시된 바와 같이 단결정 기판(20)을 소정각도 기울여서 그 상부에 서로 단차진 제 1 계단 단층(22) 및 제 2 계단 단층(24)을 형성한 후 그 상부에 초전도 박막(26)을 증착하고, 포토리소그라피공정을 수행함으로써 경사면(28)에 조셉슨 접합이 이루어지도록 하는 방법이다.
그러나, 상기 계단형 모서리 접합은 제작과정이 간단한 장점은 있지만, 조셉슨 접합의 재현성이 떨어지고, 계단 단층(22, 24)을 형성할 때 단결정 기판(20)을 기울여야 하기 때문에 단결정 기판(20)의 공간적 배치에 제한을 받는 문제점이 있었다.
그리고, 상기 경사형 모서리 접합은 도1c에 도시된 바와 같이 단결정 기판(30) 상에 장벽층(Barrier layer : 36)을 사이에 두고 제 1 초전도박막(32)과 제 2 초전도 박막(34)을 형성하는 방법이다.
그러나, 상기 경사형 모서리 접합은 장벽층(36)을 이루는 장벽물질을 가변시킴으로써 임계전류값을 가변시킬 수 있고 고집적화된 조셉슨소자를 제작할 수 있는 등의 장점이 있으나, 공정이 복잡하고 조셉슨 접합 특성이 낮고 재현성이 떨어지는 문제점이 있었다.
그리고, FIB(Focus Ion Beam)설비를 이용하는 접합은 갈륨(Ga) 또는 금(Au) 등과 같은 이온을 집속시켜 단결정 기판 상에 형성된 초전도 박막 패턴의 소정부에 주사함으로써 이온이 주사된 초전도 박막 패턴의 소정부를 변성시켜 초전도체-비초전도체-초전도체로 이루어지는 구조물을 형성하는 방법이다.
그러나, 상기 FIB설비를 이용하는 접합은 고가의 FIB설비를 이용해야 하며 조셉슨 접합의 전기적 특성이 떨어지는 문제점이 있었다.
본 발명의 목적은, 기판 선택의 폭을 높일 수 있고, 재현성 있는 조셉슨 접합을 수행할 수 있고, 초전도 박막의 임계전류값과 정상저항값을 용이하게 조절할 수 있는 조셉슨 접합의 제조방법을 제공하는 데 있다.
도1a는 종래의 복결정 조셉슨 접합을 설명하기 위한 사시도이고, 도1b는 종래의 계단형 모서리 조셉슨 접합을 설명하기 위한 사시도이고, 도1c는 종래의 경사형 모서리 조셉슨 접합을 설명하기 위한 단면도이다.
도2 내지 도9는 본 발명에 따른 조셉슨 접합의 제조방법의 일 실시예를 설명하기 위한 단면도들이다.
도10은 도4의 확대 사시도이다.
도11은 도5의 확대 사시도이다.
도12는 도7의 확대 사시도이다.
도13은 도9의 확대 사시도이다.
도14는 본 발명에 의한 조셉슨 접합의 I-V 특성을 나타내는 그래프이다.
※도면의 주요부분에 대한 부호의 설명
10 : 제 1 복결정 기판 12 :제 2 복결정 기판
14, 26, 42 : 초전도 박막 16 : 경계면
20, 30, 40 : 단결정 기판 22 : 제 1 계단 단층
24 : 제 2 계단 단층 28 : 경사면
32 : 제 1 초전도 박막 34 : 제 2 초전도 박막
36 : 장벽층 44 : 금막
46 : 포토레지스트 패턴 48 : 금막 패턴
50 : 초전도 박막 패턴 52 : 일렉트로레지스트
54 : 홈 56 : 비초전도체
상기 목적을 달성하기 위한 본 발명에 따른 조셉슨 접합의 제조방법은, 단결정 기판 상에 초전도 특성을 가진 초전도 박막을 형성하는 단계; 상기 초전도 박막 상에 패드막을 형성하는 단계; 상기 패드막 상에 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 패드막 및 초전도 박막을 식각하여 상기 포토레지스트 패턴과 동일한 형상의 패드막 패턴 및 초전도 박막 패턴을 형성하는 제 1 건식식각 단계; 상기 포토레지스트 패턴을 제거하는 단계; 상기 패드막 패턴 및 초전도 박막 패턴을 포함하는 상기 기판 전면에 일렉트로레지스트를 코팅하는 단계; 전자선리소그라피를 통해 상기 패드막 패턴이 노출되도록 상기 일렉트로레지스트내에 소정의 폭을 갖는 홈을 형성하는 단계; 상기 일렉트로레지스트를 식각 마스크로 사용하여 상기 초전도 박막 패턴이 소정 두께로 잔류하도록 상기 패드막 패턴 및 초전도 박막 패턴을 식각하는 제 2 건식식각 단계; 및 상기 잔류하는 초전도 박막 패턴을 이온빔으로 손상시켜 비초전도체로 변성시키는 이온빔 노출 단계를 포함하여 이루어진다.
상기 단결정 기판은 SrTiO3, MgO, LaAlO3및 Al2O3중에서 어느 하나의 재질일 수 있다.
상기 기판으로 Al2O3재질을 사용할 때는 기판과 상기 초전도 박막 사이에 버퍼막(Buffer layer)으로 세륨옥사이드(CeO2)막을 형성하는 공정이 더 수행되는 것이 바람직하다.
상기 패드막은 금(Au)막일 수 있으며, 500 Å 내지 600 Å의 두께로 형성하는 것이 바람직하다.
상기 초전도 박막은 YBCO(YBa2CuO7-δ), BSCCO(BiSr2CaCu2O8), TBCCO(Tl2Ba2CaCu2O8) 및 HBCCO(HgBa2CaCu2O8) 중에서 어느 하나의 재질일 수 있다.
상기 포토레지스트 패턴은 한쌍의 Y자 형상 패턴의 하측부가 서로 마주보며 대칭을 이루며 일체로 연결된 형상일 수 있다.
상기 Y자 형상의 하측부의 폭은 3 ㎛ 내지 5 ㎛로 형성하는 것이 바람직하다.
상기 잔류하는 초전도 박막 패턴의 두께는 최초 초전도 박막 두께의 30 % 내지 50 % 일 수 있다.
상기 최초 초전도 박막은 1,000 Å 내지 1,400 Å의 두께로 형성할 수 있으며, 상기 잔류하는 초전도 박막 패턴은 300 Å 내지 700 Å의 두께로 형성할 수 있다.
상기 일렉트로레지스트(Electroresist)는 모노클로로벤젠(Mono chlorobenzene)에 PMMA(polymethylmethacrylate)를 4 % 혼합한 것일 수 있다.
상기 홈의 폭은 200 nm 이하로 형성하는 것이 바람직하다.
상기 제 1 건식식각단계, 제 2 건식식각단계 및 이온빔 노출단계에 사용되는 이온빔은 Ar+이온빔일 수 있으며, 상기 제 2 건식식각단계 및 이온빔 노출단계는 인시튜로 수행하는 것이 바람직하다.
상기 이온빔 노출단계의 이온빔 전류밀도는 상기 제 2 건식식각단계의 이온빔 전류밀도보다 작도록 하는 것이 바람직하며, 상기 제 2 건식식각단계의이온빔 전류밀도는 0.60 내지 0.69 mA/cm2이고, 상기 이온빔 노출단계의 이온빔 전류밀도는 0.23 내지 0.63 mA/cm2일 수 있다.
이하, 본 발명의 구체적인 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
도2 내지 도9는 본 발명의 일 실시예에 따른 조셉슨 접합의 제조방법을 설명하기 위한 단면도들이고, 도10은 도4의 확대 사시도이고, 도11은 도5의 확대 사시도이고, 도12는 도7의 확대 사시도이고, 도13은 도9의 확대 사시도이다.
먼저 도2를 참조하면, 단결정 기판(40) 상에 1,000 Å 내지 1,400 Å, 바람직하게는 1,200 Å 두께의 초전도 박막(42)을 형성한다.
상기 초전도 박막(42)은 PLD(Pulsed Laser Deposition)설비를 사용하여 형성할 수 있다. 상기 단결정 기판(40)은 SrTiO3, MgO, LaAlO3및 Al2O3중에서 어느 하나의 재질일 수 있고, 상기 초전도 박막(42)은 YBCO(YBa2CuO7-δ), BSCCO(BiSr2CaCu2O8), TBCCO(Tl2Ba2CaCu2O8) 및 HBCCO(HgBa2CaCu2O8) 중에서 어느 하나의 재질일 수 있다. 여기서 상기 단결정 기판(40)이 Al2O3재질로 이루어지면, 상기 단결정 기판(40) 상에 버퍼막(Buffer layer)으로 세륨옥사이드막(CeO2layer)을 더 형성함으로써 단결정 기판(40)과 초전도 박막(42)이 서로 반응하는 것을 방지함이 바람직하다.
도3을 참조하면, 상기 초전도 박막(42) 상에 패드막(Pad layer)으로 500 Å 내지 600 Å, 바람직하게는 550 Å 두께의 금막(Au layer : 44)을 형성한다. 본 실시예에서 상기 금막(44)은 고주파 마그네트론 스퍼터링(Radio frequency magnetron sputtering)설비를 이용하여 형성하며, 상기 고주파 마그네트론 스퍼터링설비의 고주파전력은 30 W이고, 내부압력은 30 mTorr이다. 그리고 상기 금막(44)이 없으면 후속되는 전자선리소그라피공정을 진행할 때 전자선으로 패턴의 형상을 볼 수 없기 때문에 필수적으로 형성하는 것이며, 상기 금막(44)은 최종적으로 소자를 완성하였을 때 리드선을 와이어본딩(Wire bonding)할 때 사용된다.
도4 및 도10을 참조하면, 상기 금막(44)이 형성된 단결정 기판(40)을 스피너(Spinner)에 위치시킨 후, 소정속도로 회전시키며 상기 금막(44) 상에 포토레지스트를 코팅하고, 상기 포토레지스트가 코팅된 단결정 기판(40)을 오븐(Oven)에 투입하여 약 90 ℃ 내지 120 ℃의 범위에서 베이크(Bake)를 수행하고, 상기 포토레지스트상에 마스크를 정렬하여 노광 공정을 수행하고 연속하여 현상공정을 수행함으로써 한 쌍의 Y자 형상 패턴의 하측부(S)가 서로 마주보며 대칭을 이루며 일체로 연결된 포토레지스트 패턴(46)을 형성한다.
상기 포토레지스트 패턴(46) 하측부(S)의 폭(W)은 1 ㎛ 내지 10 ㎛, 바람직하게는 3 ㎛ 내지 5 ㎛로 형성할 수 있고, 본 실시예에서는 3 ㎛로 형성한다.
도5 및 도11을 참조하면, 상기 포토레지스트 패턴(46)을 식각 마스크로 사용하여 금막(44) 및 초전도 박막(42)을 건식식각하고 상기 포토레지스트 패턴(46)을 제거함으로써 상기 포토레지스트 패턴(46)이 전사된 한 쌍의 Y자 형상 패턴의 하측부(S)가 서로 마주보며 대칭을 이루며 일체로 연결된형상의 금막 패턴(48) 및 초전도 박막 패턴(50)을 형성한다. 상기 건식식각공정은 Ar+이온을 사용한 이온밀링공정으로 이루어진다.
도6을 참조하면, 상기 금막 패턴(48) 및 초전도 박막 패턴(50)이 형성된 단결정 기판(40) 전면에 일렉트로레지스트(Electroresist : 52)를 스핀 코팅한 후 베이크함으로써 일렉트로레지스트(52)를 경화한다.
상기 일렉트로레지스트(52)는 모노클로로벤젠(Mono chlorobenzene)에 PMMA(Polymethylmethacrylate)가 4 % 희석되어 있는 것을 사용한다.
도7 및 도12를 참조하면, 상기 일렉트로레지스트(52)를 전자선리소그라피(E-Beam lithography)공정을 수행하고 연속하여 현상공정을 수행함으로써 상기 Y자 형상의 하측부(S)가 맞닿는 영역에 상기 금막 패턴(48)이 노출되도록 상기 일렉트로레지스트(52)내에 200 nm 이하의 폭을 갖는 홈(54)을 형성한다. 본 실시예에서의 바람직한 상기 홈(54)의 폭(D)은 100 nm이다. 상기 현상공정에 사용된 현상액은 MIBK(Methylisobytylketone)와 IPA(Isoprophylalcohol)가 1 : 1로 혼합된 것을 사용한다.
도8을 참조하면, 상기 홈(54)이 형성된 일렉트로레지스트(52)를 식각 마스크로하여 건식식각공정을 수행함으로써 상기 노출된 금막 패턴(48)은 완전히 식각하고, 그 하부의 초전도 박막 패턴(50)은 최초 초전도 박막 두께의 30 % 내지 50 % 정도가 잔류하도록 식각한다. 여기서 상기 건식식각공정은 Ar+이온을 사용한 밀링공정으로 이루어지며, 상기 밀리공정은 480 V의 이온빔 전압, 0.60 내지 0.69mA/㎠, 바람직하게는 0.63 mA/cm2의 이온빔 전류밀도, 및 3.0×10-4Torr의 압력조건에서 수행된다.
다음으로, 상기 잔류하는 초전도 박막 패턴(50)을 이온빔으로 손상시켜 비초전도체(56)로 변성시키기 위한 이온빔 노출공정을 수행한다. 상기 이온빔 노출공정은 상기 밀링공정보다 Ar+이온빔의 인텐시티(Intensity)가 작도록 Ar+이온빔의 이온빔 전류밀도를 0.23 내지 0.63 mA/cm2로 조절하여 밀링공정을 수행하는 것이며, 상기 이온빔 노출공정은 Ar+이온빔의 이온빔 전류밀도의 조절에 의해서 잔류하는 초전도 박막 패턴(50)을 식각하지 않고 손상시켜 초전도체를 비초전도체로 변성시키는 것이다. 본 실시예에서 상기 비초전도체(56)의 두께는 300 Å 내지 700 Å, 바람직하게는 약 400 Å 정도이다.
마지막으로, 도9 및 도13을 참조하면, 상기 단결정 기판(40) 상에 코팅된 일렉트로레지스트(52)를 제거함으로써 조셉슨 효과를 나타낼 수 있는 조셉슨 접합을 완성한다.
도14는 본 발명에 의해 제조된 조셉슨 접합의 I-V특성을 나타내는 그래프이다.
도14를 참조하면, 본 발명에 따라 단결정 기판 상에 형성된 조셉슨 접합
은 초전도 전류가 임의의 임계값을 초과하지 않는 한 인가된 전압 없이도 한쪽 초전도체에서 다른쪽 초전도체로 장벽을 통해서 흐를 수 있도록 77K에서 임계전류값 68 μA, 정상저항값 3.1 Ω을 가지는 전형적인 조셉슨 접합의 I-V 특성을 나타냄을 알 수 있었다.
따라서, 상술한 본 발명에 의한 제조방법은 초전도 박막을 비초전도체로 변성시 사용되는 이온빔의 강도를 조절함으로써 각종 초전도 전자소자에 응용이 가능하도록 조셉슨 접합의 임계전류값과 정상저항값을 자유로이 조절할 수 있다.
따라서, 본 발명에 의하면 저가의 단결정 기판 상에 조셉슨 접합이 이루어짐으로써 조셉슨 접합을 이용한 전자소자의 제작비용을 절감할 수 있는 효과가 있고, SrTiO3, MgO, LaAlO3및 Al2O3등의 단결정 기판 상에 본 발명을 적용함으로써 기판 선택의 폭을 넓힐 수 있는 효과가 있다.
또한, 본 발명에 의하면 전자선리소그라피공정의 수행위치를 조절함으로써 단결정 기판의 어느 위치에도 용이하게 복수개의 조셉슨 접합을 수행할수 있는 효과가 있고, 비초전도체 형성을 위해 사용되는 Ar+이온빔 강도를 조절함으로써 초전도 박막의 임계전류값과 정상저항값을 조절할 수 있는 효과가 있다.
그리고, 본 발명은 조셉슨 접합을 이용하는 SQUID, 마이크로파 통신 부품, 디지털 회로 등의 제작에 광범위하게 응용할 수 있는 효과가 있다.
이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

Claims (17)

  1. 단결정 기판 상에 초전도 특성을 가진 초전도 박막을 형성하는 단계;
    상기 초전도 박막 상에 패드막을 형성하는 단계;
    상기 패드막 상에 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 패드막 및 초전도 박막을 식각하여 상기 포토레지스트 패턴과 동일한 형상의 패드막 패턴 및 초전도 박막 패턴을 형성하는 제 1 건식식각 단계;
    상기 포토레지스트 패턴을 제거하는 단계;
    상기 패드막 패턴 및 초전도 박막 패턴을 포함하는 상기 기판 전면에 일렉트로레지스트를 코팅하는 단계;
    전자선리소그라피를 통해 상기 패드막 패턴이 노출되도록 상기 일렉트로레지스트내에 소정의 폭을 갖는 홈을 형성하는 단계;
    상기 일렉트로레지스트를 식각 마스크로 사용하여 상기 초전도 패턴이 소정 두께로 잔류하도록 상기 패드막 패턴 및 초전도 패턴을 식각하는 제 2 건식식각 단계; 및
    상기 잔류하는 초전도 패턴을 이온빔으로 손상시켜 비초전도체로 변성시키는 이온빔 노출 단계;
    를 포함하여 이루어지는 것을 특징으로 하는 조셉슨 접합의 제조방법.
  2. 제 1 항에 있어서,
    상기 단결정 기판은 SrTiO3, MgO, LaAlO3및 Al2O3중에서 어느 하나의 재질로 이루어지는 것을 특징으로 하는 상기 조셉슨 접합의 제조방법.
  3. 제 2 항에 있어서,
    상기 기판으로 Al2O3재질을 사용할 때는 기판과 상기 초전도 박막 사이에 버퍼막(Buffer layer)으로 세륨옥사이드(CeO2)을 형성하는 공정이 더 수행되는 것을 특징으로 하는 상기 조셉슨 접합의 제조방법.
  4. 제 1 항에 있어서,
    상기 패드막으로 금(Au)막을 형성하는 것을 특징으로 하는 상기 조셉슨 접합의 제조방법.
  5. 제 4 항에 있어서,
    상기 패드막은 500 Å 내지 600 Å의 두께로 형성하는 것을 특징으로 하는 상기 조셉슨 접합의 제조방법.
  6. 제 1 항에 있어서,
    상기 초전도 박막은 YBCO(YBa2CuO7-δ), BSCCO(BiSr2CaCu2O8), TBCCO(Tl2Ba2CaCu2O8)및 HBCCO(HgBa2CaCu2O8) 중에서 어느 하나의 재질로 형성하는 것을 특징으로 하는 상기 조셉슨 접합의 제조방법.
  7. 제 1 항에 있어서,
    상기 포토레지스트 패턴은 한쌍의 Y자 형상 패턴의 하측부가 서로 마주보며 대칭을 이루며 일체로 연결된 형상인 것을 특징으로 하는 상기 조셉슨 접합의 제조방법.
  8. 제 7 항에 있어서,
    상기 Y자 형상의 하측부의 폭은 3 ㎛ 내지 5 ㎛로 형성하는 것을 특징으로 하는 상기 조셉슨 접합의 제조방법.
  9. 제 1 항에 있어서,
    상기 잔류하는 초전도 박막 패턴의 두께는 최초 초전도 박막 두께의 30 % 내지 50 % 임을 특징으로 하는 상기 조셉슨 접합의 제조방법.
  10. 제 9 항에 있어서,
    상기 최초 초전도 박막은 1,000 Å 내지 1,400 Å의 두께로 형성하는 것을 특징으로 하는 상기 조셉슨 접합의 제조방법.
  11. 제 9 항에 있어서,
    상기 잔류하는 초전도 박막 패턴의 두께는 300 Å 내지 700 Å로 형성하는 것을 특징으로 하는 상기 조셉슨 접합방법.
  12. 제 1 항에 있어서,
    상기 일렉트로레지스트(Electroresist)는 모노클로로벤젠(Mono chlorobenzene)에 PMMA(polymethylmethacrylate)를 4 % 혼합한 것임을 특징으로 하는 상기 조셉슨 접합의 제조방법.
  13. 제 1 항에 있어서,
    상기 홈의 폭은 200 nm 이하로 형성하는 것을 특징으로 하는 상기 조셉슨 접합의 제조방법.
  14. 제 1 항에 있어서,
    상기 제 1 건식식각단계, 제 2 건식식각단계 및 이온빔 노출단계에 사용되는 이온빔은 Ar+이온빔임을 특징으로 하는 상기 조셉슨 접합의 제조방법.
  15. 제 14 항에 있어서,
    상기 제 2 건식식각단계 및 이온빔 노출단계는 인시튜로 수행하는 것을 특징으로 하는 상기 조셉슨 접합의 제조방법.
  16. 제 15 항에 있어서,
    상기 이온빔 노출단계의 이온빔 전류밀도는 상기 제 2 건식식각단계의 이온빔 전류밀도보다 작은 것을 특징으로 하는 상기 조셉슨 접합의 제조방법.
  17. 제 16 항에 있어서,
    상기 제 2 건식식각단계의 이온빔 전류밀도는 0.60 내지 0.69 mA/cm2이고, 상기 이온빔 노출단계의 이온빔 전류밀도는 0.23 내지 0.63 mA/cm2인 것을 특징으로 하는 상기 조셉슨 접합의 제조방법.
KR1019990033323A 1999-08-13 1999-08-13 조셉슨 접합의 제조방법 KR100302644B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990033323A KR100302644B1 (ko) 1999-08-13 1999-08-13 조셉슨 접합의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990033323A KR100302644B1 (ko) 1999-08-13 1999-08-13 조셉슨 접합의 제조방법

Publications (2)

Publication Number Publication Date
KR20010017668A KR20010017668A (ko) 2001-03-05
KR100302644B1 true KR100302644B1 (ko) 2001-11-01

Family

ID=19607076

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990033323A KR100302644B1 (ko) 1999-08-13 1999-08-13 조셉슨 접합의 제조방법

Country Status (1)

Country Link
KR (1) KR100302644B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100459125B1 (ko) * 2002-02-28 2004-12-03 엘지전자 주식회사 초전도 조셉슨 접합 소자 제조 방법
KR20030071300A (ko) * 2002-02-28 2003-09-03 엘지전자 주식회사 초전도 조셉슨 접합 소자 제조 방법

Also Published As

Publication number Publication date
KR20010017668A (ko) 2001-03-05

Similar Documents

Publication Publication Date Title
US5801393A (en) Superconductor-insulator-superconductor Josephson tunnel junction and method therefor
EP0572324A1 (en) Josephson junction device formed of oxide superconductor and process for preparing the same
KR100302644B1 (ko) 조셉슨 접합의 제조방법
JP3027549B2 (ja) 超伝導体ヘテロ−エピタキシャルジョセフソン接合
JPH09510833A (ja) 超電導接合
CA2051048C (en) Superconducting device having a reduced thickness of oxide superconducting layer and method for manufacturing the same
US20020074544A1 (en) Ramp-edge josephson junction devices and methods for fabricating the same
US5422337A (en) Step-edged grain boundary Josephson junction with 5 to 30 degrees inclined angle
US5637555A (en) Method for manufacturing a three-terminal superconducting device having an extremely short superconducting channel
CA2073831C (en) Josephson junction device of oxide superconductor and process for preparing the same
US6352741B1 (en) Planar high temperature superconductive integrated circuits for using ion implantation
US5304817A (en) Superconductive circuit with film-layered josephson junction and process of fabrication thereof
JP2682136B2 (ja) ジョセフソン素子の製造方法
EP0524862B1 (en) Josephson junction device of oxide superconductor and process for preparing the same
Gijs et al. Submicron YBa2Cu3O7− δ‐Ag‐YBa2Cu3O7− δ superconducting proximity junctions
JP2004296969A (ja) 高温超電導装置及びその製造方法
JP4768218B2 (ja) 高温超電導装置
KR100324461B1 (ko) 계단형 모서리 조셉슨 접합의 제조방법
JP3123471B2 (ja) 超伝導エッジ構造およびその製造方法
KR100421865B1 (ko) 화학처리법을 이용한 조셉슨 접합 제조 방법
KR930004024B1 (ko) 초전도 집적회로소자의 제조방법
Blaugher et al. Processing of all-NbN tunnel junction series arrays
US6147360A (en) Superconducting device and a method of manufacturing the same
Marathe et al. A novel planarization technique for a high-T/sub c/multilevel IC process
JP3147999B2 (ja) ジョセフソン接合素子及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee