KR100324326B1 - 입력 버퍼 회로 - Google Patents

입력 버퍼 회로 Download PDF

Info

Publication number
KR100324326B1
KR100324326B1 KR1019990045350A KR19990045350A KR100324326B1 KR 100324326 B1 KR100324326 B1 KR 100324326B1 KR 1019990045350 A KR1019990045350 A KR 1019990045350A KR 19990045350 A KR19990045350 A KR 19990045350A KR 100324326 B1 KR100324326 B1 KR 100324326B1
Authority
KR
South Korea
Prior art keywords
voltage
output
power supply
inverter
level
Prior art date
Application number
KR1019990045350A
Other languages
English (en)
Other versions
KR20010037693A (ko
Inventor
황태선
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990045350A priority Critical patent/KR100324326B1/ko
Publication of KR20010037693A publication Critical patent/KR20010037693A/ko
Application granted granted Critical
Publication of KR100324326B1 publication Critical patent/KR100324326B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 입력 버퍼 회로에 관한 것으로, 전원전압(VCC)을 측정이 용이한 전압 레벨로 분압하는 전압 분배부와, 상기 전압 분배부를 통해 입력받은 전원전압(VCC)과 기준전압(VREF)을 비교하여 출력하는 차동 증폭부와, 인에이블 신호(EN)에 의해 상기 전압 분배부 및 차동 증폭부의 동작을 각각 온/오프 시키는 엔모스 트랜지스터(MN7,MN8)와; 인에이블 신호(EN)가 '로우'일 때 고전압 출력신호(HVDD)가 출력되지 않게 하는 피모스 트랜지스터(MP3)와; 상기 차동 증폭부 또는 피모스 트랜지스터(MP3)의 출력을 입력받아 반전하여 고전압 출력신호(HVDD)를 출력하는 인버터(INV2)와, 대기모드 제어신호(RSTB)를 반전 출력하는 인버터(INV1)와; 상기 인버터(INV1)를 통해 출력되는 전압에 의해 전원전압(VDD)을 공급 또는 차단하는 피모스 트랜지스터(MP1)와; 상기 피모스 트랜지스터(MP1)를 통해 인가되는 전압을 동작전압으로 하여 TTL레벨의 입력신호를 반전 출력하는 인버터부와; 상기 인버터(INV1)의 출력 전압에 의해 온/오프 되어 인버터부의 출력을 온/오프 시키는 엔모스 트랜지스터(MN2)와, 전원전압(VCC)의 레벨에 따라 인버터의 트랜지션 영역을 변형시키는 트랜지션 전환부로 구성하여 전원전압의 레벨을 검출하여 버퍼의 트랜지션 레벨을 전원전압의 레벨에 따라 고전압용과 저전압용으로 가변할 수 있도록 함으로써, 와이드 전압(2.7∼5V)용 메모리 칩에 적용할 수 있는 효과가 있다.

Description

입력 버퍼 회로{INPUT BUFFER CIRCUIT}
본 발명은 입력 버퍼에 관한 것으로, 특히 대부분 노아 게이트 형태를 취하고 있는 입력 버퍼에 있어서, 상기 노아 게이트의 천이점(transition point)이 전원전압(VCC) 변화에 따라 적절히 대응하지 못하기 때문에 와이드 전압(2.7∼5V)용 메모리 칩에 적용하지 못하였으나 전원전압에 따라 입력 버퍼의 트랜지션 영역을 조절하여 와이드 전압에 대응할 수 있도록 하는 입력 버퍼 회로에 관한 것이다.
도1은 종래 입력 버퍼 회로의 예를 보인 회로도로서, 이에 도시된 바와 같이 대기모드 제어신호(RSTB)를 반전 출력하는 인버터(INV1)와; 상기 인버터(INV1)를 통해 출력되는 전압에 의해 전원전압(VDD)을 공급 또는 차단하는 피모스 트랜지스터(MP1)와; 상기 피모스 트랜지스터(MP1)를 통해 인가되는 전압을 동작전압으로 하여 TTL레벨의 입력신호를 반전 출력하는 인버터부(1)와; 상기 인버터(INV1)의 출력 전압에 의해 온/오프 되어 인버터부(1)의 출력을 온/오프 시키는 엔모스 트랜지스터(MN2)로 구성된 것으로, 이의 동작 및 작용을 설명하면 다음과 같다.
일단, 상기 도1은 인버터 형태의 대표적인 입력 버퍼 회로로서, 기본적으로 TTL 입력에 대한 버퍼의 개념은 TTL 입력이 2.2V 이상이면 로직 '하이', 0.8V 이하이면 로직 '로우'로 인식하는 것이다.
따라서, 도1과 같은 회로에서는 TTL 입력이 2.2V이면 출력(out)은 '로우'레벨이 되고, 0.8V이면 출력(out)은 '하이'레벨로 된다.
한편, 대기모드 제어신호(RSTB)는 대기모드(standby mode)에서 버퍼를 오프시켜서 전류소모가 없도록 하기 위한 것으로, '하이'가 입력되면 피모스 트랜지스터(MP1)는 턴온되고 엔모스 트랜지스터(MN2)는 오프되어 인버터부(1)를 통해 정상적인 버퍼의 역할을 하는 동작모드(active mode)로 전환된다.
그러나, 대기모드 제어신호(RSTB)로 '로우'가 입력되면 피모스 트랜지스터(MP1)는 턴오프되고, 엔모스 트랜지스터(MN2)는 턴온되어 버퍼를 오프시키는 대기모드(standby mode)로 전환하게 된다.
상기, TTL 입력(input)에 따른 출력레벨을 정리하면 다음 표1과 같이 된다.
입력 레벨(input) 트랜지스터 상태 출력(out)
2.2V MP1 → on L
MN1 → on
MP2 → off
MN2 → off
0.8V MP1 → on H
MN1 → off
MP2 → on
MN2 → off
다음, 도 2는 전원전압(VCC)이 3V 일때의 도1에 대한 시뮬레이션 결과를 보인 상태도로서, 입력이 0.8V일 때는 '하이'레벨이고, 2.2V 일 때는 '로우'레벨을 나타내고, 그 중간의 트랜지션 영역에서의 레벨의 천이 과정을 잘 보여준다.
다음 도 3은 종래 입력 버퍼에 의한 TTL 입력신호와 전원전압(VCC) 특성을 보인 그래프로서, 전원전압(VCC)이 2.7V에서 5.5V로 움직일 동안 TTL 입력신호에 대한 천이영역은 1.1V에서 2.2V까지 광범위하게 움직이는 것을 알 수 있다.
즉, 천이영역의 최하전압(VIL)은 1.1V이고, 최고전압(VIH)은 2.2V로 마진(margin)을 갖지 못한다.
이와 같이, 상기 종래의 기술에 있어서 입력 버퍼는 인버터의 트랜지션 영역을 이용해서 TTL 입력을 검출하기 때문에 좁은 트랜지션 영역의 범위를 넘어가는 VCC 레벨에 대해서는 TTL 레벨이 모두 '로우'로 인식될 수 있어 와이드 전원전압을 사용하는 칩에서 사용하기에는 적합하지 못한 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창출한 것으로, 전원전압의 레벨을 검출하여 버퍼의 트랜지션 레벨을 전원전압의 레벨에 따라 고전압용과 저전압용으로 가변할 수 있도록 하는 입력 버퍼 회로를 제공함에 그 목적이 있다.
도 1은 종래 입력 버퍼 회로의 예를 보인 회로도.
도 2는 전원전압이 3V 일때의 도1에 대한 시뮬레이션 결과를 보인 상태도.
도 3은 종래 입력 버퍼에 의한 TTL 입력신호와 전원전압 특성을 보인 그래프도.
도 4는 본 발명에 의한 입력 버퍼의 구성을 보인 블록도.
도 5는 상기 도4에서 각 블록의 세부 구성을 보인 회로도.
도 6은 본 발명에 의한 저전원전압에서의 TTL 입력신호에 대한 트랜지션 영역의 특성을 보인 그래프도.
도 7은 본 발명에 의한 고전원전압에서의 TTL 입력신호에 대한 트랜지션 영역의 특성을 보인 그래프도.
***도면의 주요 부분에 대한 부호의 설명***
10 : 버퍼부 20 : 전압 검출부
10a : 트랜지션 전환부 20a : 전압 분배부
20b : 차동 증폭부 MP1∼MP5 : 피모스 트랜지스터
MN1∼MN8 : 엔모스 트랜지스터 INV1,INV2 : 인버터
이와 같은 목적을 달성하기 위한 본 발명은 전원전압(VCC)을 측정이 용이한 전압 레벨로 분압하는 전압 분배부와, 상기 전압 분배부를 통해 입력받은 전원전압(VCC)과 기준전압(VREF)을 비교하여 출력하는 차동 증폭부와, 인에이블 신호(EN)에 의해 상기 전압 분배부 및 차동 증폭부의 동작을 각각 온/오프 시키는 엔모스 트랜지스터(MN7,MN8)와; 인에이블 신호(EN)가 '로우'일 때 고전압 출력신호(HVDD)가 출력되지 않게 하는 피모스 트랜지스터(MP3)와; 상기 차동 증폭부 또는 피모스 트랜지스터(MP3)의 출력을 입력받아 반전하여 고전압 출력신호(HVDD)를 출력하는 인버터(INV2)와, 대기모드 제어신호(RSTB)를 반전 출력하는 인버터(INV1)와; 상기 인버터(INV1)를 통해 출력되는 전압에 의해 전원전압(VDD)을 공급 또는 차단하는 피모스 트랜지스터(MP1)와; 상기 피모스 트랜지스터(MP1)를 통해 인가되는 전압을 동작전압으로 하여 TTL레벨의 입력신호를 반전 출력하는 인버터부와; 상기 인버터(INV1)의 출력 전압에 의해 온/오프 되어 인버터부의 출력을 온/오프 시키는 엔모스 트랜지스터(MN2)와, 전원전압(VCC)의 레벨에 따라 인버터의 트랜지션 영역을 변형시키는 트랜지션 전환부로 구성한 것을 특징으로 한다.
이하, 본 발명에 따른 일실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도 4는 본 발명에 의한 입력 버퍼의 구성을 보인 블록도로서, 이에 도시한 바와 같이 전원전압(VCC)이 소정전압 이상인지 이하인지를 검출하여 버퍼부(10)에 출력하는 전압 검출부(20)와; 전원전압의 레벨에 따라 고전압용 또는 저전압용으로 사용할 수 있도록 가변되는 버퍼부(10)로 구성된다.
다음, 도 5는 상기 버퍼부(10) 및 전압 검출부(20)의 상세 내부 구성을 보인 회로도로서, 먼저 상기 버퍼부(10)는 대기모드 제어신호(RSTB)를 반전 출력하는 인버터(INV1)와; 상기 인버터(INV1)를 통해 출력되는 전압에 의해 전원전압(VDD)을 공급 또는 차단하는 피모스 트랜지스터(MP1)와; 상기 피모스 트랜지스터(MP1)를 통해 인가되는 전압을 동작전압으로 하여 TTL레벨의 입력신호를 반전 출력하는 인버터부(1)와; 상기 인버터(INV1)의 출력 전압에 의해 온/오프 되어 인버터부(1)의 출력을 온/오프 시키는 엔모스 트랜지스터(MN2)로 구성된 입력버퍼에 있어서, 전원전압(VCC)의 레벨에 따라 인버터의 트랜지션 영역을 변형시키는 트랜지션 전환부(10a)를 더 포함하여 구성한다.
다음, 상기 전압 검출부(20)는 전원전압(VCC)을 측정이 용이한 전압 레벨로 분압하는 전압 분배부(20a)와; 상기 전압 분배부(20a)를 통해 입력받은 전원전압(VCC)과 기준전압(VREF)을 비교하여 출력하는 차동 증폭부(20b)와; 인에이블 신호(EN)에 의해 상기 전압 분배부(20a) 및 차동 증폭부(20b)의 동작을 각각 온/오프 시키는 엔모스 트랜지스터(MN7,MN8)와; 인에이블 신호(EN)가 '로우'일 때 고전압 출력신호(HVDD)가 출력되지 않게 하는 피모스 트랜지스터(MP3)와; 상기 차동 증폭부(20b) 또는 피모스 트랜지스터(MP3)의 출력을 입력받아 반전하여 고전압 출력신호(HVDD)를 출력하는 인버터(INV2)로 구성한 것으로, 이와 같이 구성한 본 발명의 동작 및 작용을 첨부한 도면을 참조하여 설명하면 다음과 같다.
일단, 전압 검출부(20)는 '하이'레벨의 인에이블 신호(EN)가 인가될 때 전원전압(VCC)이 일정 전압 이상 올라가면 엔모스 트랜지스터(MN5)가 턴온되고, 이에 따라 인버터(INV2)의 입력레벨이 '로우'로 떨어지게 되어 그 출력 즉, 고전압 검출신호(HVDD)를 '로우'에서 '하이'로 천이시킨다.
이에 따라 '하이'로 천이된 고전압 검출신호(HVDD)는 버퍼부(10)의 트랜지션 전환부(10a)의 엔모스 트랜지스터(MN4)에 입력되어 인버터부(1)의 트랜지션 영역을 고전압에 맞게 변형시키게 된다.
즉, 버퍼는 하나이지만 전원전압(VCC)의 레벨에 따라 이를 검출하여 고전압 검출신호(HVDD)에 의해 버퍼의 트랜지션 영역을 조절함으로써, 저전압용 버퍼와 고전압용 버퍼를 모두 가진것과 같은 효과를 얻게 한다.
다음, 도 6과 도 7은 본 발명에 의한 TTL 입력신호와 전원전압(VCC)의 특성을 보인 그래프로서, 먼저 도 6은 전압 검출부(20)의 고전압 출력신호(HVDD)가 '로우'인 상태로서, 전원전압(VCC)이 2.7V∼3.7V 범위에 있을 경우로 종래와 동일한 결과를 갖는 것을 알 수 있다.
다음, 도 7은 전원전압(VCC)이 3.7V 이상에서 5.5V 까지일 경우의 시뮬레이션 결과로서, 전원전압(VCC)이 5.5V에서도 종래와는 달리 입력버퍼의 천이영역이 1.55V 근처에 있는 것을 알 수 있다.
즉, 최고전압(VIH)이 1.55V로서 TTL 입력신호에 대한 충분한 마진을 가질 수 있다.
이상에서 설명한 바와 같이 본 발명 입력 버퍼 회로는, 전원전압의 레벨을 검출하여 버퍼의 트랜지션 레벨을 전원전압의 레벨에 따라 고전압용과 저전압용으로 가변할 수 있도록 함으로써, 와이드 전압(2.7∼5V)용 메모리 칩에 적용할 수 있는 효과가 있다.

Claims (3)

  1. 전원전압(VCC)을 측정이 용이한 전압 레벨로 분압하는 전압 분배부와, 상기 전압 분배부를 통해 입력받은 전원전압(VCC)과 기준전압(VREF)을 비교하여 출력하는 차동 증폭부와, 인에이블 신호(EN)에 의해 상기 전압 분배부 및 차동 증폭부의 동작을 각각 온/오프 시키는 엔모스 트랜지스터(MN7,MN8)와; 인에이블 신호(EN)가 '로우'일 때 고전압 출력신호(HVDD)가 출력되지 않게 하는 피모스 트랜지스터(MP3)와; 상기 차동 증폭부 또는 피모스 트랜지스터(MP3)의 출력을 입력받아 반전하여 고전압 출력신호(HVDD)를 출력하는 인버터(INV2)와, 대기모드 제어신호(RSTB)를 반전 출력하는 인버터(INV1)와; 상기 인버터(INV1)를 통해 출력되는 전압에 의해 전원전압(VDD)을 공급 또는 차단하는 피모스 트랜지스터(MP1)와; 상기 피모스 트랜지스터(MP1)를 통해 인가되는 전압을 동작전압으로 하여 TTL레벨의 입력신호를 반전 출력하는 인버터부와; 상기 인버터(INV1)의 출력 전압에 의해 온/오프 되어 인버터부의 출력을 온/오프 시키는 엔모스 트랜지스터(MN2)와, 전원전압(VCC)의 레벨에 따라 인버터의 트랜지션 영역을 변형시키는 트랜지션 전환부로 구성한 것을 특징으로 하는 입력 버퍼 회로.
  2. 삭제
  3. 삭제
KR1019990045350A 1999-10-19 1999-10-19 입력 버퍼 회로 KR100324326B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990045350A KR100324326B1 (ko) 1999-10-19 1999-10-19 입력 버퍼 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990045350A KR100324326B1 (ko) 1999-10-19 1999-10-19 입력 버퍼 회로

Publications (2)

Publication Number Publication Date
KR20010037693A KR20010037693A (ko) 2001-05-15
KR100324326B1 true KR100324326B1 (ko) 2002-02-16

Family

ID=19615955

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990045350A KR100324326B1 (ko) 1999-10-19 1999-10-19 입력 버퍼 회로

Country Status (1)

Country Link
KR (1) KR100324326B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101062265B1 (ko) 2007-11-26 2011-09-06 가부시키가이샤 리코 강압형 스위칭 레귤레이터
US9496874B2 (en) 2014-10-10 2016-11-15 Samsung Electronics Co., Ltd. Receiver circuit and signal receiving method thereof

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100673900B1 (ko) * 2005-03-21 2007-01-25 주식회사 하이닉스반도체 반도체 소자의 데이터 입력 버퍼
KR100863014B1 (ko) * 2007-04-12 2008-10-13 주식회사 하이닉스반도체 반도체 집적 회로의 버퍼

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980069505A (ko) * 1997-02-28 1998-10-26 문정환 클럭 신호 입력 버퍼
KR19980077450A (ko) * 1997-04-18 1998-11-16 윤종용 전원 전압의 레벨을 검출하기 위한 회로를 갖는 반도체 메모리 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980069505A (ko) * 1997-02-28 1998-10-26 문정환 클럭 신호 입력 버퍼
KR19980077450A (ko) * 1997-04-18 1998-11-16 윤종용 전원 전압의 레벨을 검출하기 위한 회로를 갖는 반도체 메모리 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101062265B1 (ko) 2007-11-26 2011-09-06 가부시키가이샤 리코 강압형 스위칭 레귤레이터
US9496874B2 (en) 2014-10-10 2016-11-15 Samsung Electronics Co., Ltd. Receiver circuit and signal receiving method thereof

Also Published As

Publication number Publication date
KR20010037693A (ko) 2001-05-15

Similar Documents

Publication Publication Date Title
US4877978A (en) Output buffer tri-state noise reduction circuit
US20030058008A1 (en) Semiconductor integrated circuit with input/output interface adapted for small-amplitude operation
KR100560942B1 (ko) Ｐｖｔ 변화에 무관하게 안정적으로 동작하는 파워-업검출 회로 및 이를 포함하는 반도체 장치
US8319548B2 (en) Integrated circuit having low power mode voltage regulator
JPH05101658A (ja) ダイナミツク型ランダムアクセスメモリ装置
KR19990084474A (ko) 저전력 정적 램의 셀 구조
KR100954110B1 (ko) 파워업 신호 생성회로 및 그를 이용한 집적회로
US6970032B1 (en) Power supply detecting input receiver circuit and method
US5440248A (en) Power-saver differential input buffer
US7649406B2 (en) Short-circuit charge-sharing technique for integrated circuit devices
US6191636B1 (en) Input buffer/level shifter
KR0142967B1 (ko) 반도체 메모리장치의 기판 전압 제어회로
KR100324326B1 (ko) 입력 버퍼 회로
KR960003531B1 (ko) 고속 전류 감지 증폭기
KR100587087B1 (ko) 반도체 장치용 내부전압 발생기
KR100280461B1 (ko) 저전압검출회로
KR100460808B1 (ko) 반도체 메모리 장치의 내부 전원전압 발생회로
KR100256129B1 (ko) 기판 바이어스전위 발생장치
KR100269619B1 (ko) 저전압 검출회로
KR100234373B1 (ko) 반도체 메모리장치의 입력버퍼
KR100576490B1 (ko) 파워-업 회로
KR100190196B1 (ko) 입력 버퍼
KR100277879B1 (ko) 센스앰프의초기바이어스회로
KR0171949B1 (ko) 데이타 출력 버퍼
KR100857852B1 (ko) 데이터신호의 구간 감지회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091222

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee