KR100323443B1 - 반도체소자의제조방법 - Google Patents
반도체소자의제조방법 Download PDFInfo
- Publication number
- KR100323443B1 KR100323443B1 KR1019940014579A KR19940014579A KR100323443B1 KR 100323443 B1 KR100323443 B1 KR 100323443B1 KR 1019940014579 A KR1019940014579 A KR 1019940014579A KR 19940014579 A KR19940014579 A KR 19940014579A KR 100323443 B1 KR100323443 B1 KR 100323443B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor device
- protective film
- film
- photoresist
- exposure
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
본 발명은 반도체소자의 제조방법에 관한 것으로, 종래기술에서 노광 및 현상공정을 이용한 감광막패턴 형성공정시 상기 감광막패턴의 손상을 방지하기위하여, 감광막 상부에 보호막을 증착하고 노광 및 현상공정을 실시함으로써 균일한 감광막패턴을 형성하여 반도체소자의 신뢰성 및 생산성을 향상시킬 수 있는 기술이다.
Description
본 발명은 반도체소자의 제조방법에 관한 것으로, 특히 원자외선 (DUV : Deep Ultra Violation 이하에서 DUV 라 함 ) 을 사용하여 감광막을 노광하고 현상하는 공정을 실시하는 경우에 있어서, 주위환경에 의한 감광막의 오염으로 발생되는 문제점을 해결하기위하여 감광막을 오버코팅 ( over coating ) 하되 기존의 현상공정으로 제거할 수 있는 기술에 관한 것이다.
감광막이 형성되어있는 웨이퍼에 패턴을 형성하기위하여 우선 마스크에 빛을 투영시키는데 이를 노광이라 한다. 이때, 빛의 파장이 짧을수록 해상력이 높은 패턴을 형성할 수 있어 반도체소자가 고집적화됨에따라 파장이 짧은 빛을 사용하게 되었다.
그래서, 기존에는 G 라인이나 I 라인과 같이 436 nm 나 365 nm 의 파장을 갖는 빛을 사용하였지만 반도체소자가 고집적화되어 높은 해상력을 필요로함에따라 종래기술에서는 엑시머 레이저를 이용하여 248 nm 파장을 갖는 DUV 를 사용하게 되었다.
그러나, 종래기술로 상기 DUV 를 이용하여 감광막패턴 형성하는 반도체소자를 제조할 때, 감광막을 도포하고 노광공정을 실시한 다음, 현상공정을 실시하기까지의 지연시간에 환경에 의한 오염으로 인하여 현상공정후에 형성되는 감광막패턴이 티 ( T ) 자형으로 형성되는 단점이 발생된다.
이하, 첨부된 도면을 참고로하여 본 발명을 상세히 설명하기로 한다.
제1A도 및 제1B도는 종래기술에 의한 반도체소자의 제조공정을 도시한 단면도이다.
제1A도는 반도체기판(1) 상부에 하부물질층(3)을 형성한 다음, 그 상부에 감광막(5)을 도포한 것을 도시한 단면도로서, 상기 감광막(5)은 화학증폭형 감광막을 사용하여 형성한 것이다.
제1B도는 노광 및 현상공정을 상기 감광막(5)을 식각하여 감광막패턴(5')을 형서한 것을 도시한 단면도로서, 상기 감광막패턴(5')이 " T "자 형으로 형성된 것을 도시한 것이다. 여기서, 상기 감광막패턴(5')은 상기 감광막(5)이 노광공정후에 주위환경에 의한 오염으로 산발정제 (PAG : Photo Active Geneator, 이하에서 PAG 라 함 ) 에서 생성된 수소양이온이 불활성화되어 현상공정후에 형성된 것이다.
그래서, 최근에는 상기 환경에 의한 오염을 줄이기 위하여, 화학필터를 이용하거나 전체크린룸을 바꾸는 방법이 제안되었지만 비용이 많이 들어 현실성이 없어 사용 불가능하고. 상기 감광막의 상부에 노광공정시 빛이 투과되는 보호막을 형성하는 방법을 사용하게 되었다. 이때, 상기 보호막은 수용성과 용제형의 물질로 형성하는데 상기 수용성물질로서 사용하는 폴리비닐알콜은, 강한 수소결합으로 인해 기존 현상액에 잘 녹지않는 문제점이 발생되고, 상기 용제형물질로서 사용하는 폴리올레핀은 반도체 제조공정시 별도의 제거공정을 추가하여야 하는 문제점이 발생된다.
따라서, 본 발명은 종래기술의 문제점을 해결하기위하여, 노광공정시 빛이 투과되고 종래의 현상공정시 노광된 감광막과 동시에 제거될 수 있는 보호막을 감광막 상부에 일정두께 도포하여 노광 및 현상공정으로 균일한 감광막패턴을 형성하는 반도체소자의 제조방법을 제공하는데 그 목적이 있다.
이상의 목적을 달성하기위한 본 발명의 특징은, 반도체기판 상부에 하부물질층을 형성하고 그 상부에 감광막과 보호막을 순차적으로 도포하는 공정과, 노광후 현상공정을 실시하여 상기 보호막을 제거하고 감광막패턴을 형성하는 공정을 포함하는데 있다.
이하, 첨부된 도면을 참고로하여 본 발명을 상세히 설명하기로 한다.
제2A도 및 제2B도는 본 발명의 실시예로서 반도체소자의 제조공정을 도시한 단면도이다.
제2A도는 반도체기판(11) 상부에 하부물질층(13)을 형성하고 그 상부에 감광막(15)과 보호막(17)을 순차적으로 도포한 것을 도시한 단면도로서, 상기 감광막(13)은 화학증폭형 감광막으로 형성한 것이고, 상기 보호막(17)은 노광후 주위환경에 의하여 감광막(15)의 손상을 방지하기위하여 평균분자량인 1000 - 10000 인 폴리비닐아세테이트 ( PVAC ) 스핀코팅방법으로 도포한 것이다. 여기서, 상기 보호막(17)의 두께는 λ/ 4n ( n : 굴절률, λ : 파장 ) 로 한다.
제2B도는 노광 및 현상공정으로 균일한 상기 감광막패턴(15)을 형성한 것을 도시한 단면도로서, 상기 보호막(7)은 기존의 현상액에 의하여 현상공정시 가수분해되어 제거된다.
상기한 본 발명에 의하면, 단가가 낮은 폴리비닐아세테이트를 보호막으로 사용하여 감광막패턴을 형성함으로써 균일한 감광막패턴을 형성할수 있으며 기존의 현상액에 쉽게 가수분해되어 별도의 제거공정이 필요없어 제거되어 반도체소자의 생산성 및 신뢰성을 향상시킬 수 있다.
제 1A 도 및 제 1B 도는 종래기술의 실시예에의한 반도체소자의 제조공정을 도시한 단면도.
제 2A 도 및 제 2B 도는 본 발명의 실시예에의한 반도체소자의 제조공정을 도시한 단면도.
◈ 도면의 주요부분에 대한 부호의 명칭
1,11 : 반도체기판 3,13 : 하부물질층
5,15 : 감광막 5',15' : 감광막패턴
17 : 보호막
Claims (4)
- 반도체소자의 제조방법에 있어서,반도체기판 상부에 하부물질층을 형성하고 그 상부에 감광막과 보호막인 폴리비닐아세테이트를 순차적으로 도포하는 공정과,상기 감광막과 보호막의 적층구조를 노광하고 현상하여 상기 보호막을 제거하는 동시에 감광막패턴을 형성하는 공정을 포함하는 반도체소자의 제조방법.
- 제 1 항에 있어서,상기 보호막의 두께는 λ/ 4n ( n : 굴절률, λ: 파장 ) 으로 하는 것을 특징으로하는 반도체소자의 제조방법.
- 제 1 항에 있어서,상기 폴리비닐아세테이트는 평균분자량이 1000 - 10000 인 것을 사용하는 것을 특징으로하는 반도체소자의 제조방법.
- 제 1 항에 있어서,상기 보호막은 스핀코팅 방법으로 형성하는 것을 특징으로하는 반도체소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940014579A KR100323443B1 (ko) | 1994-06-24 | 1994-06-24 | 반도체소자의제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940014579A KR100323443B1 (ko) | 1994-06-24 | 1994-06-24 | 반도체소자의제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960002590A KR960002590A (ko) | 1996-01-26 |
| KR100323443B1 true KR100323443B1 (ko) | 2002-05-13 |
Family
ID=37460808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940014579A KR100323443B1 (ko) | 1994-06-24 | 1994-06-24 | 반도체소자의제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100323443B1 (ko) |
-
1994
- 1994-06-24 KR KR1019940014579A patent/KR100323443B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960002590A (ko) | 1996-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6610616B2 (en) | Method for forming micro-pattern of semiconductor device | |
| US8846305B2 (en) | Photolithography method including dual development process | |
| US20080156346A1 (en) | Method and apparatus for cleaning a substrate | |
| JP2003156834A (ja) | 近接場光露光用マスク、露光装置および露光方法 | |
| JP2000031025A (ja) | レジストパターンの形成方法 | |
| KR100323443B1 (ko) | 반도체소자의제조방법 | |
| US20080318166A1 (en) | Method of manufacturing semiconductor device | |
| JP3337020B2 (ja) | 半導体装置の製造方法 | |
| JPH05234965A (ja) | コンタクトホールの形成方法 | |
| US6371134B2 (en) | Ozone cleaning of wafers | |
| JPH09246166A (ja) | フォトレジストの現像方法 | |
| US6281130B1 (en) | Method for developing ultra-thin resist films | |
| JPH0594945A (ja) | パターン形成方法 | |
| JPH07181684A (ja) | 反射防止膜組成物及びこれを用いたパタンの製造法 | |
| JPH06267842A (ja) | 微細パターン形成方法 | |
| JPS5990927A (ja) | ホトリソグラフイ法 | |
| KR19980048845A (ko) | 반도체소자의 패턴형성방법 | |
| JP2001185473A (ja) | レジストパターンの形成方法 | |
| KR960000232B1 (ko) | 반도체 소자의 게이트패턴 형성방법 | |
| JPS6086543A (ja) | 微細パタ−ン形成方法 | |
| KR970002430B1 (ko) | 반도체 소자의 감광막패턴 제조방법 | |
| KR100323446B1 (ko) | 반도체소자의제조방법 | |
| KR100358161B1 (ko) | 반도체소자제조방법 | |
| JPH04180615A (ja) | 半導体装置の製造方法 | |
| KR100399889B1 (ko) | 반도체소자의감광층패턴형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101224 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |