KR100319286B1 - 전자유닛용 반도체 회로 - Google Patents

Abstract

본 발명은 한개 이상의 마이크로제어기를 갖는 한 전자장치를 위한 반도체 스위칭 회로에 대한 것이다. 상기 스위칭 회로는 한 개 이상의 전압 레귤레이터를 포함하여, 한 개 이상의 제 1 공급 전압으로부터 도출된 한 개 이상의 제 2 공급전압을 한 개 이상의 마이크로제어기 및 이와 상호작용하는 스위칭 회로에 전달하도록 한다. 또한 상기 스위칭회로는 한 개의 마이크로제어기를 2-선식 버스에 결합시키기 위한 송신 및 수신 수단을 갖는 송수신기 기능을 일체형 집적 형태로 포함한다. 이 일체형 집적 형태의 스위칭 회로는 감시기 기능, 다양한 웨이크-업(wake-up)기능 그리고 인터페이스를 추가로 포함할 수 있다. 상기 인터페이스를 통해 한 개 이상의 마이크로제어기와의 직렬 자료 교환이 일어날 수 있다. 이 회로는 기준 전압 에러를 보여주는 버스 가입자의 네트-와이드(net-wide) 식별이 가능하면서도 그와 같은 에러의 양을 표시하기 위한 수단을 갖는다. 상기 송수신기의 수신기 부에 대한 여러 실시예와 연계된 상기 수단의 다양한 실시예는 스위칭 회로에 의해 지원되는 CAN 타입의 버스 네트워크를 허용하여, 레벨(수준) 에러-관련 고장이 처음 발생하기 이전에도, 버스 품질의 가장 중요한 척도로서 에러 간격을 잠재적으로 결정할 수 있다.

Description

전자유닛용 반도체 회로

본 발명은 청구범위 제 1항의 전자유닛에 대한 반도체 회로에 대한 것이다.

통신매체로서 2-선식 버스에 의존하는 제어기술은 산업분야와 이동수단 모두에서 점차 그 중요도가 더해가고 있다. CAN(CAN=제어기 영역 네트워크) 표준에 따른 버스 네트워크는 이같은 것의 한 예이다. 이같은 경우에 다수의 전자 유닛은 단지 2개의 전도체 코어만을 통하여 서로 통신을 한다.

예외 없이 이같은 유닛은 마이크로제어기에 의해 제어작업을 수행한다. 버스를 통한 통신을 위해 특정 버스 프로토콜 칩 또는 프로토콜 기능이 제공되며, 그와 같은 응용을 위해 이미 특별히 제작된 마이크로제어기내에 상기 특정 버스 프로토콜 칩 또는 프로토콜 기능이 일체형 집적 형태로 집적될 수 있으며, 버스와 제어기 사이의 대화 송신 및 수신 링크로서 기능한다. 이들은 관련된 유닛의 마이크로제어기상의 통신 프로토콜에 의해 만들어진 작업의 부담을 줄이며 이와 같이 하여 실제 제어 적용을 위한 이용가능성과 처리량을 크게 증가시킨다.

상기 마이크로제어기와 버스 프로토콜 기능은 좁은 리미트내에서 유지되어야 하는 동작전압을 필요로 하며, 일반적으로 상기 동작 전압은 제어 유닛내에 포함된 전압 레귤레이터를 통한 상위전위(superordinate potential)로 부터 유도된다. 가령, 상응하는 제어유닛이 이동수단내에서 사용된다면 그같은 전압 레귤레이터는 넓은 온도 범위내에서 특별히 동작이 신뢰할 수 있어야 하며 무엇보다도 과전압과 무선 주파수 간섭방사에 저항할 수 있어야 한다. 반도체 회로의 모든 실시기술이 실제 동작에서 가장 적합한 저항의 똑같이 적용되는 것은 아니다. 전압 레귤레이터의 경우에 극도의 부하상황을 고려하는 특별히 높은 전압기술이 개발되어 왔다. 이같은 기술은 정적 및 동적 전류, 전압 그리고 열적 스트레스에 대한 반도체 칩의 과부하 보호를 감안한 것이다. 이에 따라 제조된 제품은 높은 MTBF(평균고장시간간격) 및 낮은 고장률을 갖는다.

또한, 소위 감시기 회로를 마이크로제어기로 부과하는 것이 알려져 있다. 또는, 비용을 줄이고 구조적 공간을 절약하기 위해 각 마이크로제어기의 생산기술을 사용하여 마이크로제어기와 함께 마이크로제어기의 부기능으로써 해당하는 회로기능을 함께 집적하는 것이 알려져 있다. 일반적으로 이들 회로는 그 동작 전압의 설정후에 마이크로제어기로 일시적으로 만들어진 리세트신호를 발생시키고 방송하기 위한 수단이 제공된다. 그러나 상기와 같은 해결과 관련하여서는 전류가 공급된 부분들이 상기 마이크로제어기의 칩상에서 각기 다른 전압 크기로 존재할 때 상기 전류가 공급되는 부분들중 한 부분이 전원공급단으로 부터 높은 간섭신호 적재를 받게 되는 문제가 일어나게 된다. 따라서 상기의 해결방안은 해당 반도체 칩에 대한 매우 효과적인 외부의 보호대책을 필요로 한다.

또한, 마이크로처리기를 위한 별도의 보조 모듈이 알려져 있다. 상기 동적전압이 예정된 허용 윈도우를 벗어날 때 신뢰성 있는 프로그램 정지를 행하고자 상기 마이크로 제어기에 대한 리세트를 발생시키기 위해 한 개 이상의 동작전압을 모니터 하기 위한 수단이 상기 보조 모듈에 포함된다. 이들은 0.8…1.5μ의 시스템 크기 범위내에 저전압 기술을 사용하여 주로 생산된다.

우선권 주장 출원 DE 196 11 942.1 과 같은 때에 출원된 특허출원 DE 196 11 945.6(하기에서는 # 자로 인용된다)는 마이크로제어기를 갖는 전자장치의 버스 네트워크 동작에 대한 장치를 공개한 것이며 이같은 장치는 상대적으로 동작하지 않는 시간중에 CAN의 총 전류소모를 최소화하는 요구를 특히 고려한 것이다.

상기의 장치는 통신 송수신기의 버스 기능과 전기적으로 스위치 온 및 오프가 될 수 있는 전압 레귤레이터를 갖는 특정 반도체 회로를 포함한다. 상기 두 부분들은 서로 상호작용하여 아래와 같은 효과를 보인다. 즉, 특정 동작 상태에서, 상기 반도체 회로는 상기 전압 레귤레이터의 스위칭 오프를 실시하는 한 신호를 상기 전압 레귤레이터로 출력하게 하고, 따라서 상기 사용된 전자장치의 상기 출력측에서 발생된 공급전류를 상기 전압 레귤레이터로 출력하게 한다. 이같은 상태에서 반도체 회로만이 그리고 또한 레귤레이터가 매우 작은 정지전류를 상위 공급 전위(superordinate supply potential)로부터 소모하며 다음에 마이크로제어기는 에너지가 차단된다. 상기 송수신기 기능을 실현하는 상기 반도체 회로는 상기 마이크로제어기의 초기화를 위한 버스 에러 및 웨이크-업 요구를 탐지함과 관련한 또다른 기능을 포함할 수 있으며 또한 이들의 실현을 위한 혼합된 아날로그 및 디지탈 기능 컴포넌트를 더욱더 포함할 수 있다. 상세한 사항에 대해서는 #를 참고로 한다.

상기 발명범위내에는 단일 칩상에 일체형으로 상기 기능의 컴포넌트, 마이크로제어기 및 버스 프로토콜 기능을 집적시키는 것이 특히 제시된다. 이는 결과적으로 세 개의 반도체 모듈을 필수적으로 포함하게 될 한 개의 전자제어유닛을 위한 한 해법을 제한하게 되는데, 상기 세가지 반도체 모듈중 하나는 (1) 전압 레귤레이터, 다른 하나는 (2) "버스 적용(BA) 제어기"로써 개념적으로 알려지는 반도체 회로의 기능범위에 의해 확장된 마이크로제어기 및 버스 프로토콜 기능의 일체형 혼합장치, 그리고 다른 하나는 (3) 적용방향으로 마이크로제어기의 하류에 연결되며 특정 적용 센서신호를 수신하고 필요 작동기 등을 구동하도록 하는 입출력 인터페이스이다. 이같은 반도체 회로의 실현 및 집적은 가능하나 그와 같은 특수한 모듈에 의해 커버될 수 있는 적용범위에 비추어 가격이 비싼 것으로 입증된다.

상기에 대한 선택적 방법은 단일 하이퍼 칩을 형성하기 위해 상기 (1) 내지 (3)를 집적하는 것이다. 그러나 마이크로제어기를 기초로 한 그와 같은 완전히 집적된 하이퍼 칩은 광범위 적용가능성과 관련하여 덜 제한적이라고 할 수 없다.

따라서 각기 다른 유닛 필요를 위해서는 각기 다른 하이퍼 칩 변형이 요구된다. 그러나 종류 다변화는 필요한 비용절감 요소에 대한 수적 장점이 제한됨을 의미한다. 또한 그와 같은 하이퍼 칩은 결과적으로 해당 제조업자에게 구속되는 주문형 모듈이다. 이는 일정한 환경에서 제 2 및 제 3 절박함이 있게 되는 단점이 있다. 또한 상기 주문형 해결방안은 생산비 장점에 제 2의 악영향을 미치는 표준화 곤란함을 발생시킨다. 하이퍼 칩과 BA 제어기의 경우 모두에서는 버스로 부터의 간섭이 마이크로제어기에까지 쉽게 도달할 수 있게 되므로 EMC의 문제가 예기된다. 필요한 EMC 보호대처방안은 각기 다른 적용에 대한 하이퍼 칩마다 또는 BA 제어기마다 매우 상이한 것으로 나타난다. 이같은 제조비용외에도 이들은 각기 다른 적용시에 각기 다른 실현 모드를 필요로 하는데 이는 디자인 규칙이 반복적으로 새롭게 관찰되어야 하며 불가피하게 에러의 가능성을 높임을 의미한다. 또한 현재 그리고 미래에 관심이 되는 마이크로제어기의 생산을 위한 모든 기술이 회로 컴포넌트를 통합하는데 똑같이 적용되는 것은 아니며, 이는 실제에서 마이크로제어기의 동작전압크기인 잔류 간섭 전압 적재를 견뎌야 하고, 또는 에러시에 열적 브레이크다운에 도달할 수 있는 스포트 전력 밀도로 칩 재료에 스트레스를 가하여야 하기 때문이다. 상기의 스트레스를 발생시키기 되는 이들 주변 조건들은 산업제어 기술 및 이동수단에서 자주 발생된다.

상기의 문제들은 진보하는 마이크로제어기 기술과 함께 시스템 크기의 축소가 발전하기 때문에 더욱더 심각해진다. 가령, 단일칩으로 널리 퍼져있는 운전자의 스포트 전력 손실은 점차 더욱더 작아져 가고 있다. 일체형 집적 형태의 LS 기술의 시스템 크기 축소는 곧 0.25㎛에 도달할 것이다. 그러나 0.25㎛ 기술을 사용하는 인터페이스 기능은 이들이 가령 점프 스타트, 적재 덤프 그리고 정적 과전압의 위험에 노출되는 산업적 또는 자동차 환경에 직접 연결될 수 있고 그 속에서 충분한 이용가능성을 갖도록 동작될 수 있기 위해서는 너무 민감하다. 결과적으로 한편으로 달성될 수 있는 구조적 공간 및 생산비 장점은 보호기능의 실현을 위한 추가의 수단을 강제하며 이와 같은 추가의 수단은 구조적 공간을 필요로 하고 제조비용을 상승시키게 된다.

WO 90/09713은 적어도 두 개의 버스라인을 갖는 특히 자동차에 대한 컴퓨터네트워크의 인터페이스를 설명하는 것이며 버스라인과 기준전압으로 이어진 한 회로가 제공되며, 상기 회로는 간섭이 있는 경우 또는 접지로의 한 버스라인의 단락회로가 있는 경우 컴퓨터 네트워크의 공급전압에 관련하여 다른 한 버스라인에 도달하는 신호를 평가하고 네트워크 인터페이스를 작동시킬 목적으로 한 웨이크-업 신호를 출력시킨다.

도 1 은 전압조정기능과 함께 또다른 기능범위를 포함하는 반도체 기판의 기능적 할당에 대한 제 1설명을 도시한 도면.

도 2 는 한 더욱 간단한 제어유닛에 의해 설명되는 바의 포함된 회로요소와 비교하기 위한 #로 부터의 도 13 을 도시한 도면.

도 3 은 도 2 에서의 반도체 회로(100)가 더욱더 낮은 집적수준으로 포함할 수 있는 기능을 가시화하기 위해 #로부터의 도 2 를 도시한 도면.

도 4 는 도 3 에서보다 더욱더 보편적이며 추가의 기능을 갖도록 구성된 반도체 회로(100')의 블럭을 형성하도록 결합된 기능들에 대한 개략적인 설명을 도시한 도면.

도 5 는 도 3 에 따른 회로기능(100) 또는 도 4 에 따른 회로기능(100')를 갖는 더욱 기능이 좋은 제어유닛 그리고 일례로서 EEPROM으로 디자인된 선택적 비휘발성 메모리의 개략적인 기능블럭 도표를 도시한 도면.

도 6 은 한 제어유닛의 전력공급을 제공하며 DE 196 11 945.6 에 따른 장치의 기능범위를 초과하는 또다른 기능을 포함하는 반도체 회로(200)의 기능블럭도를 도시한 도면.

도 7 은 일례로서 EEPROM의 형태로 선택적 비휘발성 메모리 부분을 가지며 제 5 도에 따른 제어유닛내 제 6 도에 도시된 바의 본 발명에 따른 반도체 회로를실시함으로부터 발생되는 제어유닛의 기능블럭도를 도시한 도면.

도 8 은 버스능력을 갖는 제어유닛에 대한 보편적인 시스템 아키텍쳐로써 그같은 시스템 아키텍쳐가 본 발명에 따른 회로에 의해 가능해지며 최소의 비용으로 시스템 의존도를 상승시키도록 함을 개략적으로 도시한 도면.

도 9 는 전력전략 웨이크-업 기능을 갖는 도 5 에 따른 제어유닛의 개략적 기능블럭도를 도시한 도면.

도 10 은 웨이크-업 준비시에 더욱더 큰 전력전략을 가능하게 하는 제어유닛의 개략적 기능블럭도를 도시한 도면.

도 11 은 웨이크-업 준비시에 도 9 에 따른 제어유닛의 전류소모를 설명하기 위한 도면.

도 12 는 마이크로제어기로 부터의 지원없이 자율적인 웨이크-업 탐지를 위해 구성된 웨이크-업 확장기를 갖는 제어유닛의 전류소모를 도시한 도면.

도 13 은 증가한 신호대 잡음비를 갖는 예시적 웨이크-업 동작을 설명하기 위한 타이밍도를 도시한 도면.

도 14 는 또다른 전력절약 및 증가된 데이터 보호의 목적을 위해 출력측에서 서로 독립된 두개의 조정경로를 포함하는 전압 레귤레이터의 기능블럭도를 도시한 도면.

도 15 는 칩 기판을 통해 서로 열적으로 결합된 도 14 에 따른 두 전압 레귤레이터의 온도종속 스위치 오프 동작을 설명하기 위한 도면.

도 16 은 도 10, 12 및 13 에 따른 개발된 웨이크-업 기능을 실시하며 도 14및 15 에 따라 분할되어진 공급출력의 결과로서 증가된 전력전략 및 데이터 보호를 가능하게 하는 회로(200)의 기능블럭도를 도시한 도면.

도 17 은 외부 부하를 위한 적어도 두 개의 전압 레귤레이터와 함께 도 16 에 따른 기능범위를 집적시킨 반도체 기판의 기능할당에 대한 설명을 도시한 도면.

도 18 은 도 16 에서의 회로(200)의 일부로써 균일한 양극형 구조를 갖는 전력셀의 전류운반구성을 도시한 도면.

도 19 는 양극형 및 전개효과 작동요소를 포함하는 도 16 에서의 회로(200)의 일부로써 전력셀의 전류운반구성을 도시한 도면.

도 20 은 높은 전압 스마트 전력기술과 관련하여 실시가능한 전력셀의 전류운반구성을 도시한 도면.

도 21 은 특히 넓은 입력전압 범위를 위한 전력전략, 낮은 간섭 및 보편적인 전압조정기능을 갖는 회로도를 도시한 도면.

도 22 는 도 21 에 따른 전압조정기능의 총 네개의 가능한 동작 모드로 부터 하나의 선택에 대한 회로도를 도시한 도면.

도 23 은 도 9 에 따른 제어유닛에서 도 16 에 따른 반도체 회로의 실시로 부터 발생되는 제어유닛의 기능블럭도를 도시한 도면.

도 24 는 버스능력을 갖는 제어유닛을 위한 개발된 보편적인 시스템 아키텍쳐에 대한 개략적 설명을 도시한 도면.

도 25 는 버스가입자의 접지에러를 처리할 목적을 위해 버스를 다른 버스가입자의 응답접근으로 부터 막을 목적으로 전송경로의 간섭에 대한 개략적 설명을도시한 도면.

도 26 은 그와 같은 간섭에 대한 소프트웨어 바탕의 작동을 설명하기 위한 반도체 회로(100, 100')의 블럭도를 도시한 도면.

도 27 은 버스가입자의 송신 및 수신수준 윈도우와 관련하여 전위를 검사하고 기준접지전위 에러를 찾고 탐지하며 그리고 처리하기 위한 수단을 지원하기 위해 단일 칩상의 보조전압 또는 보조전류를 제공하기 위한 또다른 전원경로를 포함하는 도 16 에 따른 전압 레귤레이터의 기능블럭도를 도시한 도면.

도 28 은 버스가입자의 송신 및 수신수준 윈도우와 관련하여 전위검사를 위한 그리고 기준접지전위 에러의 네트워크-와이드 위치확인, 탐지 그리고 처리를 위한 추가의 수단(199)을 포함하는 또다른 개발된 회로의 개략적 기능블럭도를 도시한 도면.

도 29 는 송수신기 기능의 송신단에 관련하여 도 28 에 따른 추가의 수단에 대한 제 1블럭회로도를 도시한 도면.

도 30 은 송수신기 기능의 송신단에 관련하여 제 2 상응하는 블럭회로도를 도시한 도면.

도 31 은 송수신기 기능의 송신단에 관련하여 제 3 블럭회로도를 도시한 도면.

도 32 는 송수신기 기능의 송신단에 관련하여 네 번째 블럭회로도를 도시한 도면.

도 33 은 본 발명의 범위내에서 서로 상응하며 혹은 서로 변환될 수 있고 이러한 관점에서 동등한 오프셋 또는 전원소스에 대하여 개략적으로 설명한 도면.

도 34 는 소스전위에 대한 개략적 타이밍도로써 이같은 소스전위의 타이밍에 의해 신호전류가 버스코어로 공급될 수 있음을 도시한 도면.

도 35 는 송신단에서 코어결합 포인트에서 도 31 또는 32 에 따른 개발에 의해 발생될 수 있는 종류의 예시적 신호 프로파일의 두 타이밍도로써 서로 중첩되어 있음을 도시한 도면.

도 36 은 도 31 에서와 유사한 방식으로 예시적 수단에 대한 다양한 기능을 설명하기 위한 회로도를 도시한 도면.

도 37 은 도 36 에서 가능한 구동기능 L₃의 논리도를 도시한 도면.

도 38 은 도 36 의 예를 벗어난 또다른 기능을 설명하기 위한 회로도를 도시한 도면.

도 39 는 도 28 에 비추어 추가의 수단에 대한 분산도로써 송수신기 기능의 출력단으로 제한되어 있음을 도시한 도면.

도 40 은 간단한 방법으로 키잉전위의 버스코어 BUS_L 에서의 직접적인 조정이 우세하게 표현될 수 있도록 하는 한 개발에 대한 기능 회로도를 도시한 도면.

도 41 은 버스 코어 BUS_H 에 대한 상응하는 기능회로도를 도시한 도면.

도 42 는 도 40 및 41 에 따른 개발에서 사용될 수 있으며 어떠한 에러보상도 필요로 하지 않고 매우 용이하게 hdd 레귤레이터가 연결된 채로 집적될 수 있는 표본기에 대한 기능회로도를 도시한 도면.

도 43 은 키잉전위의 버스코어 BUS_L 에서의 직접적인 조정이 우세하게 표현될 수 있도록 하고 동시에 에러보상을 위한 외부의 마이크로제어기를 사용하는 선택적 개발에 대한 기능회로도를 도시한 도면.

도 44 는 표본 및 유지장치에 의해 보상의 목적을 위해 버스코어 BUS_L 로 적용될 수 있는 마이크로제어기가 없이도 가능하도록 하는 도 43 에 따른 개발에 대한 한 수정을 도시한 도면.

도 45 는 정상적인 우세한 전위에 관련하여 한 가변오프셋을 갖는 소스전위를 상기 버스코어 BUS_L로 공급할 목적을 위한 선택적 수단에 대한 기능회로도를 도시한 도면.

도 46 은 버스에러의 탐지 및 분석을 위해 추가의 수단이 장치된 버스 송수신기내 수신블럭에 대한 기능블럭도를 도시한 도면.

도 47 은 에러의 분석을 위해 그리고 회로의 송신수단과 협력하여 다른 버스가입자의 검사를 위해 또다른 개발된 수단이 장치된 한 버스송수신기내 개발된 수신블럭에 대한 기능블럭도를 도시한 도면.

도 48 은 도 47 에 따른 예에서 기능블럭의 기능 일부에 대한 개략적 도면을 도시한 도면.

도 49 는 한 버스 송수신기 수신단에 관련하여 도 28 및 도 48 에 따른 추가 수단의 특정 응용을 위해 축소된 제 1블럭회로도를 도시한 도면.

도 50 은 한 버스 송수신기의 수신단에 관련하여 도 28 및 도 47 에 따른 추가 수단의 특정 응용목적을 위해 축소된 제 2 블럭회로도를 도시한 도면.

도 51 은 한 버스송수신기의 수신단에 관련하여 도 28 및 도 47 에 따른 추가의 수단에 대한 특정 응용목적을 위해 축소된 제 3 블럭회로도를 도시한 도면.

도 52 는 한 버스송수신기의 송신단과 수신단에 관련하여 도 28 및 도 47 에 따른 추가 수단에 대한 특정 응용목적을 위해 축소된 네 번째 블럭회로도를 도시한 도면.

도 53 은 한 외부 마이크로제어기로 한 기준접지전위차를 습득하고 송신하기 위한 세부개발사항에 대한 개략적 회로도를 도시한 도면.

도 54 는 송수신기의 송신 및 수신수단의 전위특정영역에 대하여 모든 제어신호 및 값 대역을 발생시키는 도 28 에서의 블럭기능(199) 또는 도 47 에서의 블럭기능(199')내 한 중앙요소에 대한 개략적 설명을 도시한 도면.

도 55 는 설명된 바의 모든 기능을 집적시킨 반도체 기판의 기능할당에 대한 설명을 도시한 도면.

따라서 본 발명의 목적은 상기 언급한 바의 단점 및 문제점을 해결하고 특히 구조적 공간 및 제조비용의 관점에서 가장 적합한 현대의 2-선식 버스 제어 전자 유닛의 실현을 가능하게 하는 전자 유닛을 위한 반도체 회로를 제공하는 것이다.

일반적 형태의 반도체 회로의 경우 이같은 목적은 청구범위 1 항의 특징에 의해 달성된다.

본 발명은 상기 언급한 문제해결 접근을 거부하며 단번에 구조적 공간, 종류 의 다변화 및 제조비용의 문제점 뿐 아니라 손상을 입히는 주변영향으로 부터 마이크로제어기를 보호하는 문제 그리고 마이크로제어기상에서 다수의 기판연결의 문제 모두를 일소할 수 있는 다른 접근을 선호한다.

본 발명에 따라 마이크로제어기의 버스 프로토콜 모듈과 2-선식 버스사이의 인터페이스 기능을 갖춘, 전압 레귤레이터 및 이를 구동시키는 전압 레귤레이터와 반도체 회로는 저전압 마이크로제어기 기술을 사용하여 상기 마이크로제어기의 칩상에 함께 집적되는 것이 아니라, 오히려 보조 및 확장기능과 함께 상기 반도체 회로가 전압 레귤레이터의 기술을 사용하여 상기 전압 레귤레이터의 칩상에 함께 집적된다.

결과적으로 전압 레귤레이터상의 동작 간섭 영향(가령 과열, 점프-스타트 또는 기판으로의 레귤레이터에 의한 부하-덤프 펀치-관통)에 대하여 상기 마이크로제어기를 보호하기 위해 마이크로제어기를 갖는 전압 레귤레이터 단일 칩에 의해 필요한 모든 보호기능이 제거된다.

제조비용을 적합하게 할 목적으로 다양한 적용에 똑같이 요구되어지는 이같은 기능성과 함께 동작하도록 특별한 적용만 상이한 버스 프로토콜 능력을 갖는 마이크로제어기를 자유롭게 선택하는 것이 가능하다. 실제적인 이유로 전압 레귤레이터용 기술은 A/D 마이크로제어기에서 아날로그 및 디지탈 적용을 위한 저전압 기술보다 상당히 큰 시스템 크기를 갖기 때문에 과전압, 과도, 무선주파수 방사 등과 관련하여 전압 레귤레이터에서의 어려움 없이 재생될 수 있는 견고성이 버스(간섭 영향에 대하여 안테나로써 작용하는) 및 마이크로제어기사이의 송수신 기능을 수행하는 회로기능을 가져오며, 결과적으로 간섭면제와 관련하여, 동시에 상기 버스로부터 그리고 상응하는 유닛의 전력전원으로부터의 모든 생각될 수 있는 간섭으로부터 보호할 수 있는 컴포넌트와 같이 상기 견고성이 작용한다. 사실상 이는 구조적 공간을 차지하는 생산비가 비싼 보호수단 없이 DC 전압 결합 2-선식 버스와 매우 민감한 저전압 논리회로 사이의 높은 절연요구가 이와 같이하여 이상적으로 만족될 수 있음을 의미하는 것이다. 매우 다양해지도록 디자인될 수 있는 성능을 갖는 다수의 제어유닛에서 이같은 기능에 대한 높은 수요는 종류다변화 문제를 극복하며 대량 생산으로 부터의 생산비 절감효과를 가져오게 된다. 결과적으로 현대의 LSI실현 노력과 비교하여,실제 적용에 적합한 잘 제한된 집적레벨에 의해 복잡성과 제조비용에 있어서 기술적인 그리고 구조적인 체적화가 제어유닛에 대하여 달성되어진다.

또다른 장점이 청구범위 제 2 항 내지 131 항과 실시예에 따른 본 발명의 반도체 회로에 의해 제공된다.

- 회로는 프로그램가능하다.

-회로는 상기 회로의 한개 이상의 기능을 한번에 프로그래밍할 수 있는 프로그래밍 수단을 포함한다.

-회로는 EEPROM 구조로 디자인된 비휘발성 메모리 부분을 포함한다.

- 회로는 비휘발성 메모리 부분을 포함하며 상기 메모리 부분내에 저장되어질 수 있는 회로의 한개 이상의 특성기능을 결정하는 데이터에 의해 프로그램 가능하다.

- 제 6 항에 따라, 회로는 상기 회로 및 그 송수신 기능과 상호작용하는 한개 이상의 마이크로제어기 사이의 데이터 또는 제어신호의 직렬교환을 위한 한 인터페이스를 포함한다.

- 한개 이상의 특성회로 기능을 갖는 구동 또는 프로그래밍이 이같은 인터페이스를 통해 가능하다.

- 한개 이상의 제 2 전원전압을 제공하기 위한 회로수단이 선형동작전압 레귤레이터를 형성한다.

- 한개 이상의 제 2 전원전압을 제공하기 위한 회로수단이 스위치 모드 전압레귤레이터를 형성한다.

- 제 10 항에 따라, 한개 이상의 제 2 전원전압을 제공하기 위한 회로수단이 다수의 동작 모드를 가능하게 하는 전압 레귤레이터를 형성한다.

- 다수의 동작 모드를 가능하게 하는 전압 레귤레이터가 선형 레귤레이터 그리고 스위치 모드 레귤레이터 모두로 동작될 수 있다.

- 회로는 상기 전압 레귤레이터의 동작 모드가 상기 전압 레귤레이터의 상응하는 구동에 따라 선택 또는 변경될 수 있도록 하는 수단을 포함한다.

- 스위치 모드 레귤레이터로 동작될 수 있는 전압 레귤레이터는 유도성 에너지 저장장치를 갖는 레귤레이터이며, 상기 회로는 적어도 상기 에너지 저장장치와 한 저장 커패시터와 함께 협동할 수 있다.

- 스위치 모드 전압 레귤레이터는 버크-타입 체감(Buck type step-down) 제어기이다.

-전압 레귤레이터는 프리휠링(freewheeling) 밸브를 포함하며 상기 밸브는 같은 두 단자중 하나와 전압 조절/접지전위의 기준 - 접지전위 사이의 유도성 에너지 저장장치를 자화/하전할 목적을 위해 전류흐름의 스위치 오프단계중에 전류전도성이 있다.

- 프리휠링 밸브는 다이오드 경로이다.

- 프리휠링 밸브는 제어식 전자 스위치, 특히 MOSFET 트랜지스터이다.

- 프리휠링 밸브의 전극중 적어도 하나는 회로의 한개 이상의 특정 단자로 향하도록 되며 상기 전류전도도는 한개 이상의 특정 단자의 외부 회로에 의해 실현될 수 있다.

- 프리휠링 밸브의 제 1전류경로 전극은 회로의 레귤레이터 출력에 직접 인접한 회로의 단자로 향하도록 되며 제 2 전류경로 전극은 회로의 한개 이상의 접지 단자에 직접 인접한 단자로 향하도록 된다.

- 제 20 항에 따라, 한개 이상 제 2 공급전압을 제공하기 위한 수단이 이같은 공급전압을 스위칭 온하고 스위칭 오프할 목적으로 제어신호에 이해 각각 작동되기도 하고 비작동될 수 있다.

- 한개 이상의 제 2 전원전압을 제공하기 위한 목적을 위한 수단이 두 개의 전압 레귤레이터 즉 한개 이상의 마이크로제어기를 위한 제 2 공급전압을 제공할 목적을 위한 제 1전압 레귤레이터 그리고 상기 마이크로제어기 및 마이크로제어기들과 상호작용하는 제어유닛의 회로를 위한 제 3 공급전압을 제공할 목적을 위한 제 2 전압 레귤레이터를 구성한다. 이들 전압 레귤레이터는 이들이 한 제어신호에 의해 작동되기도 하고 비작동될 수 있도록 구성된다.

- 상기 수단은 제어수단을 포함하며 이 제어수단이 제 2 및 제 3 공급전압이 한 제어수단에 따라 정해진 방식으로 시간상 차이를 두고 발생되기도 하고 줄어들 수 있도록 한다.

- 상기 제어수단은 작동의 경우에 한개 이상의 마이크로제어기를 위한 상기 제 2 공급전압이 상기 마이크로제어기/마이크로제어기들과 함께 상호작용하는 회로를 위한 제 3 공급전압 이전에 발생될 수 있도록 하는 효과를 갖는다.

- 상기 제어수단이 비작동의 경우에 한개 이상의 마이크로제어기를 위한 제2 공급전압이 상기 마이크로제어기/마이크로제어기와 함께 상호 작용하는 회로를 위한 제 3 공급전압 이후에 줄어들 수 있도록 하는 영향을 갖는다.

-상기 두 개의 전압 레귤레이터는 서로 독립되어 있으며 이점과 관련하여 서로 열적으로만 결합되고 상기 회로는 기판이 과부하로 인해 임계온도 T_LIM까지 가열되는 경우에 제 2 전압 레귤레이터는 이같은 온도가 도달되기 전에 항상 비작동되고 이같은 온도가 도달된 이후에만 상기 제 1전압 레귤레이터가 비작동되도록 하는 영향을 갖는 수단을 포함한다.

- 제 26 항에 따라, 한개 이상의 전압 레귤레이터가 다수의 선택가능 출력전압으로부터 특정 출력전압으로 정해지기 위해 구동되거나 프로그램될 수 있다.

- 다수의 동작 모드가 가능한 상기 전압 레귤레이터의 동작 모드가 구동 또는 프로그램에 의해 선택되거나 설정될 수 있다.

- 한개 이상의 제 2 고정 공급전압을 제공하기 위한 수단이 상기 수단내에 포함된 조정 트랜지스터, 즉 회로내부에 의한 조정 트랜지스터와, 그리고 회로외부인 한 조정 트랜지스터 둘 모두에 따라 작동될 수 있으며 이같은 목적을 위해 상기 회로가 상기 회로가와 상호작용하는 외부의 조정 트랜지스터 제어전극을 구동하기 위한 한 단자를 갖는다.

- 한 회로내부 조정 트랜지스터 또는 회로외부 조정 트랜지스터에 의해 한개 이상의 제 2 고정 공급전압을 제공하기 위한 수단의 동작성이 구동 또는 프로그래밍에 의해 선택되거나 정해질 수 있다.

- 회로가 상기 구동 또는 프로그래밍을 위한 한개 이상의 외부 단자를 갖는다.

- 한개 이상의 상기 외부 단자를 한 기준접지 전위 특히 접지전위 또는 접지에 가까운 전위 또는 상기 기준접지전위나 전원공급전위와는 크게 다른 한 전위에 연결시키므로써, 한개 이상의 제 2 공급전압을 제공하기 위한 수단의 프로그래밍이 가능하다.

-앞서 내용 중 제 26 항과 여러 실시예에 따른 한개 이상의 기능의 구동가능성이 제 6 항에 따른 인터페이스에 의해 제공된다.

- 제 33 항에 따라, 송수신기 기능이 자신의 송신 및 수신수단과 관련하여 그리고 한 제어수단과 관련하여 고정된 기준접지전위에 대한 한개 이상의 버스 코어상에서 2-선식 방식으로 혹은 단일 회선식 방식으로 차별적으로 선택에 따라 송신 및 수신할 수 있도록 구성된다.

- 송수신기 기능은 자신의 송신 및 수신수단과 관련하여 슬루 속도가 특히 버스 비트 주기 및 통신의 변조속도에 적용될 수 있도록 구성된다.

- 회로는 한 제어경로를 가지며 이 경로를 통해 상기 송수신기 기능과 상호 작용하는 마이크로제어기에 의한 슬루속도의 영향이 가능하다.

- 수신수단은 한 제어 인터페이스를 포함하며 이 인터페이스를 통해 상기 슬루속도의 영향을 위한 상기 제어경로가 조정된다.

- 제 37 항에 따라, 상기 수신수단은 버스 네트워크에서의 신호 전송시 에러를 탐지하고 에러표시 신호를 발생시키기 위한 수단을 포함한다.

-수신수단은 에러가 탐지될 수 있도록 구성된 버스 네트워크내 에러를 탐지하기 위한 수단을 포함하며 에러가 발생시에 버스 코어 특정방식으로 한 에러신호가 출력되도록 한다.

- 버스 네트워크내에 에러를 탐지하기 위한 수단이 한개 이상의 에러 표시 신호가 출력될 수 있도록 하는 조절가능 선택수단을 포함하며 이들 수단이 상기 에러신호의 출력을 위한 기준으로써 선택가능한 다수의 연속적 비트신호 에러로 정해질 수 있다.

- 수신수단은 상기 제 1버스 코어상에서 탐지될 수 있는 에러에 대한 제 1선택수단 그리고 상기 제 2 버스 코어에서 탐지될 수 있는 에러에 대한 제 2 선택수단을 포함하며 상기 제 1및 제 2 선택수단이 각각 제 1와 제 2 버스 코어로 할당된 에러신호를 발생시키기 위한 기준으로써 제 1, 2의 다수의 연속적 비트신호 에러로 서로 독립적으로 정해질 수 있다.

- 회로는 한 제어경로를 가지며 이 경로를 통해 상기 송수신기 기능과 상호 작용하는 마이크로제어기에 의한 상기 언급된 선택수단의 설정이 가능하다.

- 수신수단은 한 제어 인터페이스를 포함하며 이 인터페이스를 통해 선택수단을 정하기 위한 상기 언급된 제어경로가 조정된다.

- 선택수단을 정하기 위해 제공된 슬루속도와 제어 인터페이스에 영향을 주기 위해 제공되는 제어 인터페이스가 한 회로구조내에서 결합된다.

- 수신수단은 한개 이상의 에러 저장장치를 포함하며 이 저장장치가 상기 언급된 에러신호에 의해 정해질 수 있다.

- 한개 이상의 에러 저장장치가 제 4 항에 따른 비휘발성 메모리 부분의 일부이다.

- 회로는 전위에 영향을 미치는 수단을 포함하며 이 수단은 상기 송수신기 기능에 연결되고 송신의 경우에는 우세한 그리고 수신의 경우에는 차별적인 한개 이상의 신호수준에 영향을 미치도록 한다.

- 회로는 상기 전위에 영향을 미치는 수단에 전원을 공급하기 위한 또다른 회로내부 공급전압 또는 회로내부 공급전류를 제공하기 위한 수단을 포함한다.

- 회로는 회로내부 공급전압 또는 회로내부 공급전류의 용량성 필터링 또는 외부 모니터링을 위한 한 단자를 가진다.

- 회로는 한 제어경로를 가지며 이 경로를 통해 한개 이상의 마이크로제어기가 송수신기 기능과 통신할 수 있으며 상기 경로를 통하여 상기 전위에 영향을 미치는 수단이 구동될 수 있다.

- 회로는 한 제어 인터페이스를 포함하며 이 인터페이스를 통해 상기 전위에 영향을 미치는 수단으로의 제어경로가 조정된다.

- 상기 제어 인터페이스는 제 6 항에 따른 인터페이스의 일부 또는 그와 동일한 것이다.

- 송신의 경우에 우세한 버스 수준 윈도우를 결정하는 두 신호수준중 적어도 하나가 증가하거나 감소하는 방향으로 단조롭게 이동될 수 있도록 구성된다.

- 송신의 경우에 우세한 두 신호수준에 영향을 미칠 수 있는 점과 관련하여 이들 두 신호가 서로 독립적으로 변경되거나 정하여 질 수 있다.

- 송신의 경우에 우세한 상기 두 신호수준은, 두 신호수준을 분리시키는 간격이 처리중에 유지되도록 정해질 수 있거나 이동될 수 있다.

- 송수신기 기능의 수신수단의 기준접지전위 버스 바아로써 신호로 지정된 한 신호가 지정된 단자를 갖는다.

- 회로는 한개 이상의 제 2 고정 공급전압을 제공하기 위한 수단의 기준접지전위 버스 바아로써 한 전류가 지정된 단자를 갖는다.

- 버스 수준 윈도우를 결정하는 두 개의 우세한 신호수준중 한개 이상의 송신시에 세팅 또는 변경을 위한 수단의 기준접지전위 버스바아로써 한 특정단자를 회로가 포함한다.

- 회로는 한 특정단자를 가지며 이 단자를 통해 전위에 영향을 미치는 수단이 회로를 지니는 유닛의 외부환경에서 기준접지전위에 동작할 수 있도록 연결될 수 있다.

- 회로는 상기 동작가능 연결의 경로에서 과전압 또는 잘못된 극성 또는 무선주파수 신호입력으로 부터 보호하기 위한 수단을 가진다.

- 제 60 항에 따라, 회로에는 한 동작상태가 제공되며 이같은 동작상태에서 적어도 제 2 공급전압을 제공하기 위한 수단이 스위치 온 되며 상기 수신수단은 작동되고 송신수단은 비작동되며 버스에는 어떠한 영향도 미치지 않는다.

- 제 61 항에 따라, 회로에는 한개 이상의 동작상태가 제공되며, 이 상태에서 송수신기 기능의 송신수단은 버스에 아무런 영향을 미치지 않고 적어도 제 2 공급전압을 제공하기 위한 수단은 비작동되거나 스위치 오프 된다.

- 회로는 버스 웨이크-업 식별수단 그리고 제어수단에 연결되며 이에 의해 한개 이상의 동작상태를 떠날 목적을 위해 적어도 제 2 공급전압을 제공하기 위한 수단을 작동시킬 수 있다.

- 회로는 상기 송수신기 기능과 상호 작용하는 마이크로제어기가 상기 회로를 상기 언급한 동작상태로 되보낼 수 있도록 하는 제어수단을 포함한다.

- 상기 송수신기 기능은 자신의 송신 및 수신수단과 관련하여 모든 버스 가입자가 버스라인 네트워크에 대하여 호환할 수 있도록 행동한다면 버스라인 네트워크내 그리고 버스라인 네트워크에서 모든 가능한 에러상태를 허용할 수 있도록 구성된다.

- 회로는 상기 마이크로제어기의 적절한 기능 또는 프로그램 실행을 위해 유효한 변수를 모니터할 목적으로 상기 송수신기 기능과 상호 작용하는 마이크로제어기를 리세트하기 위한 감시기 기능을 실현하는 수단을 포함한다.

-감시기 기능을 실현하기 위한 수단은 한개 이상의 타이머를 포함하며 상기 회로는 상기 감시기 기능을 한개 이상의 시간결정요소에 연결시키기 위한 한개 이상의 단자를 가진다.

-감시기 기능을 실현하기 위한 수단이 한개 이상의 제 2 고정된 공급전압을 제공하기 위한 수단에 직접 연결된다.

- 감시기 기능을 실현하기 위한 수단 그리고 한개 이상의 제 2 공급전압을 제공하기 위한 수단이 제 6 항에 따른 인터페이스로 부터 진행된 한 제어경로를 따라 서로 연결된다.

- 감시기 기능을 실현하기 위한 수단이 자신의 적절한 기능 및 프로그램 실행과 관련하여 제어유닛의 한개 이상의 또다른 마이크로제어기를 추가로 모니터하고 리세트할 수 있도록 구성된다.

- 회로는 상기 한개 이상의 마이크로제어기에 공급하기 위한 공급전압이 설정된 뒤에 한 리세트 신호를 한개 이상의 마이크로제어기로 발생시키고 보내기 위한 수단을 포함한다.

-회로는 한개 이상의 리세트 신호를 한개 이상의 마이크로제어기로 발생시키고 송신함과 관련하여 한개 이상의 금지신호를 출력하기 위한 수단을 포함한다.

- 제 72 항에 따라, 회로는 제 1공급전압(회로의 전압을 공급하는)으로부터 한개 이상의 전압을 모니터하고 한개 이상의 리미트 값과 관련하여 한개 이상의 제 2 공급전압을 모니터하기 위한 수단, 그리고, 이같은 리미트 값이 목표에 미달하거나 초과되는 때 상기 송수신기 기능과 상호작용하는 마이크로제어기로 간섭신호 또는 리세트신호를 출력하기 위한 수단을 포함한다.

- 회로는 한개 이상의 특정 입력을 가지며 이같은 입력을 통해 웨이크-업 신호가 동 웨이크-업 식별수단으로 공급될 수 있으며 상기 식별수단은 동작모드에서 버스에 연결되고 상기 회로는 한 웨이크-업 신호에 응답하여 웨이크-업 신호가 버스를 통해 수신되는 때 한개 이상의 특정입력이 그 동작과 동일하도록 구성된다.

- 제 74 항에 따라, 회로는 한개 이상의 마이크로제어기의 감소 또는 증가한 활동의 시간주기에 한개 이상의 웨이크-업 신호를 탐지하기 위해 상기 송수신기 기능과는 무관한 자율 수단을 포함한다.

- 상기 자율수단은 웨이크-업 신호를 수신하기 위한 다수의 입력을 가진다.

- 상기 자율수단은 제 1공급전압으로 부터 공급될 수 있으며 한개 이상의 제 2 고정된 공급전압을 제공하기 위한 수단과는 독립적으로 동작될 수 있다.

- 상기 자율수단은 이들 기능의 타이밍 제어를 위한 한개 이상의 타이머를 포함한다.

- 상기 자율수단은 이들 기능의 타이밍 제어 목적을 위해 감시기 기능의 한개 이상의 타이머로부터 구동될 수 있다.

- 상기 자율수단은 탐지된 웨이크-업 사건의 저장을 위한 한개 이상의 저장셀을 포함한다.

- 상기 자율수단은 한개 이상의 마이크로제어기와 통신할 수 있으며 이들이 그와 같은 마이크로제어기에 직접 연결될 수 있도록 구성된다.

- 상기 자율수단은 제 6 항에 따른 인터페이스를 통해 한개 이상의 마이크로제어기와 통신할 수 있다.

- 상기 자율수단은 한개 이상의 웨이크-업 센서의 주기적인 전압공급을 위한 한개 이상의 하이-측 및 로우-측 스위치를 가진다.

- 상기 자율수단은 한개 이상의 웨이크-업 센서의 주기적인 전류공급을 위한 한개 이상의 하이-측 및 로우-측 전류소스를 가진다.

- 앞서의 회로에서 한개 이상의 하이-측 또는 로우-측 스위치 또는 전류소스가 이들의 스위치 온 지속 시간t_w가 이들의 스위치 온 반복시간 t_s보다 짧도록 한개 이상의 타이머에 의해 제어될 수 있다.

- 앞서의 회로에서 감시기 기능 및 자율수단이 한개 이상의 하이-측 또는 로우-측 스위치 또는 전류소스가 일시적으로 한개 이상의 마이크로제어기로 상기 감시기 기능에 의해 출력될 수 있는 제어신호의 반복속도와 일시적으로 상호연결된 반복속도 f_s1/t_s로 예정된 스위치 온 지속시간 t_w동안 스위치 온 될 수 있도록 구성된다.

- 상기 스위치 온 지속시간 t_w그리고 반복시간 또는 반복속도 t_s또는 f_s= 1/t_s또는 상호연결인수는 프로그램 가능하다.

- 회로는 웨이크-업 사건이 N번째에 탐지되는 때, 이때 N은 정수((t_d/t_s)+1), 웨이크-업 사건의 저장을 초기화하는 차별수단을 포함한다.

- 숫자 N은 프로그램가능하며 한 세트의 사전에 정해진 값으로 부터 선택 가능하다.

- 상기 자율수단은 고정된 세트의 가능한 진실 조건으로 부터 다수의 웨이크-업 입력중 한개 이상의 입력의 진실조건과 관련하여 프로그램가능하며 이점과 관련하여서는 이들의 회로기능에 대하여 융통성이 있다.

- 제 26 항에 따른 회로는 유익하게 발전될 수 있다.

- 제 26항에 따른 회로는 제 6 항에 따라 유익하게 발전될 수 있으며 일회의 프로그래밍은 상기 직렬 인터페이스를 통해 시작될 수 있다.

- 회로는 적어도 제 2 전압공급 또는 상기 기능의 리미트 값 또는 상기 기능의 타임 응답 또는 상기 기능의 진실조건을 제공하기 위한 수단에 추가하여 포함될 수 있는 기능중 적어도 하나에 관련하여 프로그램 가능하며(구성 프로그래밍) 또는 예정된 값에 고정될 수 있다.

- 회로구성의 프로그래밍은 비휘발성 메모리 부분에서 폐쇄된 데이터 기록으로 저장될 수 있다.

- 회로는 앞서 프로그램된 회로를 갖는 또다른 제어유닛으로 부터 제어유닛내로 회로를 설치한 후에 상기 언급된 데이터 기록이 회로내로 판독될 수 있도록 하는 수단을 포함하며 회로의 특성기능이 이점과 관련하여 증식될 수 있도록 한다.

- 회로의 비휘발성 메모리 부분은 제 6 항에 따른 인터페이스를 통해 회로와 상호 작용하는 마이크로제어기에 의해 판독되거나 고쳐 기록될 수 있다.

- 회로는 에러 사건의 경우에 버스 종료를 변경시키기 위해 두 개의 버스 코어 그리고 내부의 버스 에러 탐지수단 그리고 내부의 백업종료 및 변경수단의 연결을 위한 두 개의 단자를 가진다.

- 회로의 송수신기 기능은 통신변조속도에 대한 간섭 억압을 최적화하기 위한 조절가능한 비트 주기 필터를 포함한다.

- 이들 비트 주기 필터는 디지탈식으로 조절 가능하다.

- 전위에 영향을 미치는 수단은 기준접지전위에 가까운 송신수단의 공급단자로 연결되는 조절가능한 오프셋 전압소스를 실현시킨다.

- 수신수단의 아날로그 작용 적어도 일부는 전력 공급 측면에서 일정 전압 공급 전송 수단과 병렬로 연결되어, 상기 오프셋 전압 소스가 수신단에서도 유효하다.

- 전위에 영향을 미치는 수단은 상기 버스코어 BUS_L를 구동시키는 전송수단의 스위칭 출력단의 기준접지전위에 가까운 공급단자내로 연결되는 제 1조절가능한 오프셋 전압 소스 그리고 버스 코어 BUS_H를 구동시키는 스위칭 출력단의 전위에 대하여 반대인 공급단내로 연결된 제 2 조절가능한 오프셋 전압소스를 실현시킨다.

- 전위에 영향을 미치는 수단은 추가로 제 3 조절가능 오프셋 전압소스를 실현시키며 이같은 전압소스 및 앞서 언급된 제 2 오프셋 전압소스는 다른 크기의 전위를 공급하도록 연결된다.

- 제 2 및 제 3 오프셋 전압소스는 선택적으로 작동될 수 있다.

- 기준 접지전위로 인용되는 오프셋 전압소스(Q_SL) 및 상기 기준접지전위로 부터 떨어진 유효 오프셋 전압소스는 시간적 차이를 갖고 연속하여서 만이 선택적으로 작동될 수 있다.

- 회로는 송신신호에 종속하여 상기 제 2 및 제 3 오프셋 전압소스의 작동을 허용하는 수단을 포함한다.

- 전위에 영향을 미치는 수단은 반복적으로 한개 이상의 오프셋 전압소스의 고정을 자율적으로 변경시키기 위한 수단을 포함한다.

- 상기의 변경은 전송단에서 데이터 신호에 종속하여 가능하다.

- 한개 이상의 마이크로제어기로 부터 올 수 있는 한 클럭신호는 한개 이상의 오프셋 전압소스의 고정을 자율적으로 변경시키기 위한 수단으로 공급될 수 있다.

- 전위에 영향을 미치는 수단은 한 버스코어에 탭(tap)될 수 있는 전위에 따라 한개 이상의 마이크로제어기로부터 수신될 수 있는 값의 내역에 따라 그 영향이 수행될 수 있도록 하는 조정수단을 포함한다.

- 전위에 영향을 미치는 수단은 상기 송신수단과는 독립적으로 한개 이상의 버스코어에 연결되거나 연결될 수 있는 백업수단을 포함하며 조정된 전위의 버스코어로 송신신호에 의해 키이(key)된 연결을 허용한다.

- 상기 전위에 영향을 미치는 수단은 측정수단을 더욱더 포함하며 이 수단은 한개 이상의 마이크로제어기에 의한 조정을 위해 필요한 값 내역내 조정연결 또는 계산허용에 의해 보상할 목적으로 백업수단에 의해 발생된 에러양의 습득을 허용한다.

- 전위에 영향을 미치는 수단은 전송수단과는 독립적으로 한개 이상의 버스코어에 연결되거나 연결될 수 있는 백업수단을 포함하며 상기 백업수단을 통하여 전송수단에 의해 키이된 한 연결이 한개 이상의 마이크로제어기에 의해 사전에 결정될 수 있는 한 디지탈 값에 따라 조정되지 않은 전위의 버스코어로 가능해진다.

- 상기 백업수단중 하나를 작동시킬 목적을 위해 상기 백업수단은 버스코어로부터 코어출력단을 차단시키는 변경스위치를 통하여 관련된 코어출력단으로부터 전송신호를 공급받을 수 있다.

- 상기 조정수단은 한 버스코어, 유지요소 또는 유지 레귤레이터에 동작할 수 있도록 연결된 표본기를 포함한다.

- 상기 표본기는 두 개의 다이오드 경로를 갖는 것이며 상기 두 개의 다이오드 경로는 상기 제 1다이오드 경로를 따라 표본전류흐름에 의해 발생된 온도영향 또는 에러전압의 보상을 위해 제공된다.

- 전위에 영향을 미치는 수단은 이들이 한개 이상의 수신기내 임계전압의 영향에 의해 한개 이상의 역행하는 차별적인 신호수준의 영향을 허용하도록 구성된다.

- 제 116 항에 따라, 상기 수신수단은 두 개의 임계값을 명시하기 위한 수단을 가지며 이같은 수단은 기준접지전위 버스바아로 언급되고 이때 기준접지전위 버스바아는 회로의 적어도 두 개의 선택적인 기준접지전위 단자중 하나에 선택적으로 동작할 수 있도록 연결되거나 연결될 수 있다.

- 상기의 영향은 수신수단의 아날로그 작용 적어도 일부인 기준접지전위 가까이에 있는 공급전류 경로에 놓인 조절가능 오프셋 전압소스에 의해 가능하다.

- 임계값 내역수단의 기준접지전위 버스바아는 상기 수신수단의 아날로그 작용 적어도 일부의 기준접지전위 가까이에 있는 공급기준 포인트에 연결될 수 있다.

- 제 119 항에 따라, 회로의 수신수단은 공급기준 포인트로 언급된 수준차별 수단을 가지며 이때 이같은 공급기준 포인트는 한 기준접지전위 단자에 동작할 수 있도록 연결되거나 회로의 적어도 두 선택적 기준접지전위 단자에 선택적으로 동작할 수 있도록 연결될 수 있다.

- 전위에 영향을 미치는 수단은 디지탈/아날로그 변환수단 또는 아날로그/디지탈 변환수단을 포함한다.

- 전위에 영향을 미치는 수단은 상기 송수신기 기능의 송신 또는 수신 동작중에 적어도 모든 기준값, 수행되어질 전위영향을 위한 제어 및 스위칭 신호를 발생시킬 수 있는 디지탈/아날로그 변환수단을 포함한다.

- 더욱 높은 공급전위로 언급되는 오프셋 전압소스는 더욱 낮은 공급전위로 언급되는 공급전압 소스에 의해 회로에서 대체되며 오프셋 능력에 따라 변환될 수 있다.

- 회로는 한 전자제어유닛의 일체형 집적부이며, 상기 전자제어유닛내에서 회로는 선으로 연결되고, 또는 단일회선 수신 및 단일회선 전송(송신단에서 단 하나의 선을 갖는 구동기로)만을 위해 회로가 구동될 수 있다.

- 회로는 이동수단용으로 제공된 전자제어유닛의 일부이다.

- 회로는 건설 장비나 호이스트용으로 제공된 전자제어유닛의 일부이다.

- 회로는 자동화 기술용으로 제공된 전자제어유닛의 일부이다.

- 회로는 전기설비기술 또는 빌딩기술용으로 제공된 전자제어유닛의 일부이다.

- 회로는 난방이나 냉방기술용으로 제공된 전자제어유닛의 일부이다.

- 회로는 경보기술, 보안기술 또는 접근제어기술용으로 제공된 전자제어유닛의 일부이다.

- 회로의 송수신기 기능은 CAN 표준에 따른 통신이 가능하도록, 그리고 CAN 버스라인 네트워크에 연결할 수 있도록 설계된다.

- 회로는 동질의 높은 전압기술을 사용하여 제조된다.

대체로 회로는 2-선식 버스를 통해 통신하기 위한 제어유닛 및 신호송수신기의 전력전원을 위한 한개 이상의 전압 레귤레이터에 추가하여, 감시기 기능, 다양한 웨이크-업 기능, 그리고 상기 회로와 마이크로제어기사이의 직렬 데이터 전송을 위한 인터페이스를 포함할 수 있으며, 상기 마이크로제어기는 상ㅇ기 회로와 버스 통신방식으로 상호작용하는 관계에 있고, 상기 인터페이스를 통하여 상호작용 제어 신호 또는 데이터를 교환하는 것이 가능하다. 모든 기본적인 기능 그리고 이들의 리미트 값 그리고 타임응답을 프로그램할 수 있는 능력이 또한 제공되며 그리고 가령 선택적으로 포함된 EEPROM 타입의 비휘발성 메모리내에 해당하는 프로그래밍 데이터를 저장할 수 있는 능력이 또한 제공된다.

상기 회로는 그것이 매우 견고하고 산업분야 및 자동차 환경에서 가능한 간섭 및 과부하 영향에 저항할 수 있도록 균질의 높은 전압기술을 사용하여 효율적인 비용으로 생산될 수 있으며 이러한 점과 관련하여서 이동 또는 산업환경의 수단내에서 사용하기에 특히 적합하다.

본 발명의 예시적인 실시예가 도면을 참고로 하여 하기에서 상세히 설명된다. 본원에서의 주요 문제는 #에서 설명된 것을 기초로 하기 때문에 전체적인 개관을 용이하게 하기 위하여 #로 부터 두 개의 도면이 사용된다.

도면에 대한 다음의 설명은 CAN 버스에 대한 한 실시를 기초로 한 것이며 따라서 당해분야에서 소개된 표시를 사용한다. 그러나 본 발명은 다른 2-선식 버스를 사용할 수도 있다. 따라서 가령 J1850 표준에 따른 해당하는 제어유닛에서 처럼 사용될 수 있다. 이같은 일반적인 적용은 BUS_H 및 BUS_L 에 의해 버스라인의 상호표시 및 CAN 적용 CAN_H 및 CAN_L 에 대한 특정 표시 모두에 의해 도면에서 참작되어진다. 하기에서는 첨부도면을 참조로 하여 본원발명을 상세히 설명한다.

본 발명의 출발점은 버스통신의 능력을 유효하게 하는 회로 컴포넌트를 공급하기 위한 전압 레귤레이터를 필요로 하지 않는 버스 능력을 갖는 전자제어유닛은 없다는데 있다.

도 2 에 따른 마이크로제어기(21)를 갖는 전자제어유닛은 본원 명세서에서 일례로써 기본적인 것으로 택하여지며 이같은 유닛은 #에서 설명된 장치를 사용한다. 이같은 장치는 앞서 집적된 버스통신모듈(22)을 갖는 마이크로제어기(21)를 기초로 하며 상기 모듈은 제어유닛이 버스통신을 할 수 있도록 한다.

도 2 는 도 13 과 상응하는 것이며 도 3 은 #에서의 도 2 와 상응하는 것이다. 반도체 회로(100) 그리고 전압 레귤레이터(20)를 포함하는 이같은 장치의 기능범위 그리고 전체적으로 상기 장치를 사용하는 제어유닛의 기능은 본원 명세서에서 상세히 설명되며 이는 왜 도 2 와 도 3 이 본원 명세서에서 간단하게만 설명되는가하는 이유이다.

상기 버스는 본원 명세서의 경우에서 두 개의 코어 CAN_H 및 CAN_L 에 의해 형성되며 반도체 회로(100)의 단자(11) 및 (12)에 연결된다. (20)은 스위치 온 및 스위치 오프 신호(ENA/NINH 및 NENA/INH)를 수신할 수 있는 특수 전압 레귤레이터이며 경로(29)를 통하여 RESET 신호 PWROR 을 버스 프로토콜 기능(22)을 갖는 마이크로제어기(21)로 출력할 수 있다. 상기 전압 레귤레이터(20)는 입력측을 통하여 높은 공급전압 VBATT(12볼트) 에서 버스 바아(20.1)로 연결되며 스위치 온 상태에서 출력측을 통하여 낮은 전압 VCC(5볼트)를 제어유닛내에 공급버스바아(20.2)로 출력하며 이와 같은 낮은 전압은 용량이 큰 콘덴서(161)에 의해 버퍼되고 마이크로제어기(21)뿐 아니라 마이크로제어기와 통신하는 입력/출력(I/O) 인터페이스(163) 그리고 동작에너지를 갖는 반도체 회로(100)로 전원을 공급한다. 상기 반도체 회로 가령 릴레이 구동기 또는 펄스폭 변조 출력단(163.1) 또는 I/O 인터페이스(163)에서의 신호습득 및 계수화 입력수단(163.2)은 더욱더 높은 공급전압 VBATT를 레귤레이터(20)를 지나 공급입력으로 부터 받아들인다.

상기 반도체 회로(100)는 경로 2 내지 6을 통하여 상기 마이크로제어기(21)로 연결되며 다수의 동작 모드 - 어떠한 경우에도 적어도 동작모드 NORMAL 및SLEEP - 를 가능하게 하며(EN 및 STB 에 의한 선택, 142에 의한 셋팅), 그리고 아래와 같은 용도의 모든 아날로그 및 디지털 회로 수단을 포함할 수 있다. 즉, 상기 모든 아날로그 및 디지털 회로 수단의 용도는 1) 블럭(132)에서의 버스에러탐지 송신/수신 통신(133 + 120 = 송수신기 핵심), 2) 블럭(132)에서의 버스에러탐지, 3) 동작모드 SLEEP 에서의 블럭(131)내 종료요소 또는 이들의 기준접지전위를 변경함으로써 버스의 종료를 역전시킴, 4) 상기 버스의 종료에 대한 에러응답(132에 의해) 역전에 대하여 그리고 132 및 120을 갖는 블럭(133)에서의 송신 및 수신수단의 에러응답셋팅 또는 재인식 또는 적용에 대하여 블럭(131)에서의 자동버스에러처리, 5) 블럭(132), 제어블럭(140), 선택적 연결(157) 그리고 블럭(133) 및 (122)에 의해 버스에러의 존재가 있는때 긴급통신(기준접지 GND를 가로질러 단일회선식 동작), 6) 스위치(25) 또는 버스 CAN_H/CAN_L 로부터 경로(7)를 통해 웨이크-업 식별(111) 7) 블럭(110)내 VBATT 및 VCC 와 관련한 공급에러탐지, 그리고 8) 스위치 온 및 스위치 오프 신호 ENA/NINH 의 제어블럭(140)에 의해 전압 레귤레이터(20)으로의 발생(141) 및 제공, 그리고 또한 9) WAKEUP, POWERFAIL 및 BUS ERROR 플래그의 블럭(143, 144, 145)내 셋팅(마이크로제어기(21)를 위한 INTERRUPT 신호를 나타내기 위하여) 등의 총 9가지로서, 이에 각각의 수단을 가질 수 있다.

반도체 회로(100)가 동작모드 "SLEEP" 에 도달한 후 스위치 오프하고 그리고 반도체 회로(100)의 웨이크-업시에는 스위치 온 하도록, 상기 반도체 회로(100)가 상기 전압 레귤레이터(20)를 구동시킨다. 도 2 에서 도시된 제어유닛은 전위 VBATT로부터, 상기 전압 레귤레이터가 스위치 오프인 상태에서 상기 레귤레이터의 매우작은 정지 입력 전류, 그리고 SLEEP 모드에서 상기 반도체 회로(100)의 정지전류만을 택한다. 더욱 세부사항에 대해서는 #을 참조한다.

도 4 는 반도체 회로(100')로의 반도체 회로(100)의 개발을 설명한 것이며, 상기 개발된 반도체 회로(100')는 고밀도 집적회로의 경우 하기에서 설명되는 "슈퍼-칩"을 위한 토대를 형성한다.

기능블럭(100, 120 및 130)은 추가의 수단(170.1 및 170.2 및 170.3)을 각각 가져서, 최소한 수신수단(120) 및 송신수단(130)에, 일부환경하에서는 블럭(110)에서의 웨이크-업 식별수단(111)에까지도 영향을 미치고 제어하며 셋팅한다. 또한 신호 TxD 및 RxD 의 연결경로(159 및 160) 그리고 일정 조건하에서 경로(154)는 슬루속도 제어기 기능을 갖는 블럭(170)을 통해서 경로가 배정될 수 있다. 또한 지역단자(7)에 대하여 보호필터(80)는 웨이크-업 식별수단(111)의 상류로 연결된다.

상응하는 필터요소(81 및 82)는 웨이크-업 식별블럭(111) 및 버스에러 식별블럭(132)의 두 CAN_H/CAN_L 입력과, 수신블럭(120)에서 수신기 프론트단(121)의 두 입력의 상류에 각각 연결되며, 상기 수신블럭(120)은 마지막으로 그 하류에 연결된 에러처리 및 논리수단(122)을 갖는다. 상기 설명된 필터요소는 이들이 블럭이 할당된 슬루속도 셋팅수단(170.2 및 170.3)에 의해 제어될 수 있다는 점에서 상기 보호필터(80)와는 다르다. 상기 슬루속도 셋팅수단(170.3)은 선택적 경로(180)를 통하여 출력단(133)에 직접 작용할 수 있다. 130에서 송신기의 슬루속도 능동영향은 이같은 경로를 통해 가능하다. 한 슬루속도제어기(170)는 선택적 경로(158)를 통하여 제어블럭(140)에 의해 구동될 수 있다. 추가로 한개 이상의 또다른단자(171)를 통하여 선택적으로 구동될 수도 있다. 또한 상기 마이크로제어기로부터의 내역에 따라 반도체 회로(100')의 동작모드를 세트시키는 기능블럭(142)은 시험신호(TEST) 또는 슬루속도 제어신호(SRC)를 위한 또다른 입력(172)에 의해 확장될 수 있다.

이같은 확장의 구체적인 기능은 다음과 같다.

상기 슬루속도 제어블럭(170)은 블럭이 할당된 슬루속도 셋팅수단(170.1, 170.2 및 170.3)을 통해 그리고 가령 본원 명세서의 경우 송신출력단(133)상의 연결(도면에서는 도시되지 않음)을 통해 입력(141)에 존재하는 SR 신호에 종속되거나 신호 TEST/SRC 과 상호의존하여(선택적으로 신호 EN 및 STB 와 상호연결되어) 작용한다. 그 결과 한편으로는 출력단의 슬루속도가 이에 상응하도록 변경되며 세트되고 변환되며, 다른 한편으로는 블럭(110, 120 및 130)의 슬루 팔로우 동작이 변경되고 세트되며 변환된다. 가장 간단한 경우 버스 CAN_H/CAN_L 로부터의 입력신호의 상응하는 주파수 대역 클리핑은 블럭(110, 120 및 130)의 버스 입력에서 작동된다.

상기 제어가능한 슬루속도 영향은 회로(100')의 송수신기 핵심을 다른 전송 속도 및 버스 비트 주기에 적합하게 한다. 결과적으로 그와 같은 회로(100') 및 이를 포함하는 "슈퍼칩"은 서로 크게 다른 버스 차단 주파수를 갖는 각기 다른 시스템에서 사용될 수 있다. 가령 이같은 회로는 이동수단의 내부 공간에서 SLOW CAN 으로 작용할 수 있는 것과 같은 방식으로 이동수단내에서 내연기관의 엔진관리와 관련하여 FAST CAN 에 작용할 수 있다. 이같이 집적된 보편성은 숫자 브랜치에 의해 생산비용의 장점을 제공한다.

또한 상기 슬루속도의 제어에 의해, 송신 및 수신의 관점에서 정확하도록 상기 무선주파수 간섭신호 압축이 직접 영향을 받을 수 있다. 버스 CAN_H/CAN_L 에서의 비트슬루속도가 느릴수록 버스 네트워크 및 버스 네트워크 및 그 브랜치로부터 방사된 전자기 간섭은 더욱더 크며 상기의 방사는 송신동작에 의해 발생된다. 수신기 프론트단(121) 또는 웨이크-업 식별블럭(111)의 식별가능하거나 차별가능한 슬루속도가 짧으면 짧을수록 전자기적으로 작용하는 무선주파수 간섭 스펙트럼에 의해 발생된 바람직하지 않은 판독 또는 웨이크-업 에러의 위험은 더욱더 크다.

이로부터 필터(81 및 82)의 특성을 위해 포함될 수 있는 것은 제어가능 저역통과 필터뿐 아니라 바람직하게는 DC 결합된 버스를 통한 신호 슬루속도 또는 비트주기가 각 리미트 슬루속도 또는 리미트 비트주기만큼 멀리 확장되어 사용될 수 있도록 하는 아날로그 또는 디지탈 작용의 슬루속도 필터이다. 상기 포함된 필터들은 간섭억압을 최적화하기 위하여 버스의 통신변조속도로 고정될 수 있는 비트주기필터가 될 수 있다. 도 29 와 관련하여 하기에서 더욱 설명되어지는 바와 같이 이같은 비트주기필터는 송수신기 기능의 제어 인터페이스(124)에 의해 디지탈식으로 고정될 수 있다.

이와 같이하여 자동차 또는 전기레일 자동차내 버스환경에서는 높은 신호대 잡음비를 얻는 것이 가능하며 가령 이때 모터/엔진 및 부하는 과중된 기록적인 전류에 의해 크게 공급을 받게 된다. 케이블링에서의 지나친 공진증가의 결과로 그와 같은 부하, 무선주파수 전자기 간섭계의 공급선 노출 인덕턴스 및 커패시턴스는 각 계의 공간적 구성 및 버스라인의 코오스에 따라 큰 범위 또는 작은 범위로 작용할수 있다. 상기 언급한 특징은 통신에서의 이같은 종류의 간섭영향을 줄이는 가능한 방법을 허용한다(능동적 간섭보호).

상기 전류의 바람직한 프로그래밍 또는 셋팅의 경우에 웨이크-업 신호에 대한 슬루속도 및 통신신호에 대한 슬루속도는 이들이 동일하지 않도록 크기가 정해질 수 있다.

또한 동작모드 SLEEP 에서 상기 슬루속도는 모든 다른 동작모드에서 보다 낮은 값으로 정해질 수 있다. 이와 관련해서 연결(158)은 선택적으로 제어블럭(142)이 상기 슬루속도 제어에 영향을 미칠 수 있음을 나타내도록 된다. 이와 같이 함으로써 해당하는 버스 네트워크의 상응하는 무감각함을 달성할 수 있으며, 상기 네트워크의 가입자는 동작모드 SLEEP 에서 바람직하지 않은 웨이크-업 방해와 관련된 "SLEEP-SLEW" 반도체 회로(100')가 각각 장치되어 있다. 회로(100')는 최소한의 전류 I_IC2를 동작모드 SLEEP 에서 소모하도록 만들어지기 때문에 상기 필터요소(81 및 82)는 이들이 송신 및 수신수단(130 및 120)의 내부전력전원의 차단이 있는 경우에 가장 낮은 슬루속도를 자동으로 달성하도록 구성될 수 있으며, 이때의 가장 낮은 슬루속도는 동작모드 SLEEP 에서 항상 유효하게 된다(실질적으로 높은 신호대 잡음비를 갖는 SLEEP 슬루속도로의 슬루속도 및 자동전환의 준비단계).

또한 상기 제어가능 슬루속도영향은 회로(100')의 송수신기 핵심이 검사변조속도 및 검사비트주기를 갖는 것들을 포함하는 버스 네트워크의 소프트웨어 바탕 검사를 위한 검사 송신기 및 검사 수신기로써 적합하게 한다. 이와 관련하여서도역시 연결(158)은 선택적으로 제어블럭(140)이 슬루속도에 영향을 미칠 수 있음을 나타내도록 된다.

도 6, 16 및 28 에 따른 반도체 회로(200)의 SPI 구조(하기에서 더욱 설명됨)내 또다른 기능과 이같은 슬루속도 영향의 버스 진단 목적을 위한 상호작용은 도 28 및 29 와 관련하여 하기에서 더욱더 상세히 설명될 것이다.

송수신기 핵심의 송신 및 수신수단(130, 133 및 120) 각각에 대하여, 만약 모든 버스가입자가 버스라인 네트워크와 호환하여 동작할 경우 이들 수단이 버스라인 네트워크내 가능한 모든 에러상태를 인내할 수 있도록 상기 회로(100')가 구성 되는 것이 바람직하며, 만약 모든 버스가입자가 같은 회로(100')를 사용한다면 그와 같은 준비는 이행될 수 있다. 이는 특히 단일 에러에 적용된다.

#에서 상대적으로 간단한 상응하는 반도체 유닛(100)의 SLEEP, STANDBY, RECEIVE ONLY 및 NORMAL 의 동작모드뿐 아니라 더욱 다른 동작모드도 생각될 수 있다. 확장의 상황이 본 경우에서 실현된다. 블럭(142)은 입력(172)을 통하여 추가 신호(이 경우에는 SRC/SWM)를 공급받을 수 있다. 상기 추가 신호는 필요할 경우 신호 EN 및 STB 의 의미를 재규정한다.

이 경우에 SRC 는 슬루속도 제어를 나타내며 SWM 은 단일회선모드를 나타낸다.

가령 (100')내에서 검사슬루속도를 나타낼 수 있는 (142)내의 검사플래그는 비트 EN 및 STB 에 의해 제 3 SRC 신호에 의해 정해지거나 삭제될 수 있다. 검사능력에 대한 개발과 관련하여 상기 슬루속도 제어기(170)는 2 또는 3 에서의 송신 및수신경로중 적어도 하나를 위한 버퍼저장 또는 디지탈 지연수단을 포함할 수 있다. 본원 발명의 범위내에는 이와 같은 추가의 디지탈 수단이 입력(171)에서 반복적인 신호 SR 과 상호작용하여, 버스 인텔리젼스의 균일한 분배를 향해 준비된 버스 관리하에서, 정해진 전송 및 신호대 잡음비 질의 존재 또는 유지를 위해 모든 가입자의 참가로 버스의 자동검사를 가능하도록 하며, 더욱더 구체적인 설명은 도 28 및 29 와 관련하여 하기에서 상세하게 설명된다.

버스에러 또는 버스질 에러가 어떠한 간섭영향으로 인해서든 발생한 때에는 완전히 자동으로 검사가 가능하도록, 조잡한 간섭영향에 의해 발생된 손상에 높은 저항성을 제공하는 반도체 기술을 사용하여 버스 가까이에 있는 그와 같은 검사수단을 만드는 것이 본 발명의 기본적인 특징이다.

이와 같은 본 발명의 세부사항은 이동수단내에서 이동 CAN 의 통신경로를 통하여 완전히 자동인 자체 및 원격진단을 향해 나아가는 한 중요한 단계를 구성시킨다.

만약 적절하다면 다섯 번째로 실시되는 동작모드 "SINGLE WIRE MODE"가 제 3 SWM 신호에 의해 추가로 불러들여질 수 있으며 이같은 동작모드에서 송신 및 수신수단(130 및 120)이 기준접지 GND와 관련하여 CAN_H/CAN_L를 통해 단일회선동작으로 일시적으로 변환될 수 있다.

이같은 경우에, 출력단(133)내 두 코어 구동기중 단 하나만이 각 경우에 작동하게 될 것이다. 이같은 동작모드에서 시간에 대하여 중요하지 않은 제어신호가 가령 줄어든 변조속도 또는 대역폭 또는 슬루율(상기 참조)로 회로(100')에 의하여짧은 거리를 통해 전송될 수 있으며 즉 서브버스의 한 종류가 제어목적을 위해 실시될 수 있고 이같은 동안 높은 변조속도로 SWM의 상응하는 변환이 있은 후에 이와는 무관하게 각기 다른 2-선식 통신을 처리할 수 있다.

상기 송수신기 기능(100, 100')이 가령 기준접지전위 GND 과 같은 한 기준접지전위에 대한 한개 이상의 버스코어 CAN_H, CAN_L를 통하여 단일회선방식으로 또는 2-선식 방식으로 구별하여 선택적으로 송신 및 수신할 수 있도록, 송신 및 수신수단(130, 133, 120)에 대하여 그리고 그 제어수단(142, 157, 172/SWM)에 대하여 송수신기 기능이 디자인된다면 이같은 기능의 여러 응용이 최대로 된다(즉 133의 단 하나의 코어구동기로).

도 5 는 한 수정된 제어유닛구성을 도시한 것으로서 이들이 별개로 실시된 기능은 마이크로제어기(21) 및 입출력 인터페이스(163)의 구성을 제외하고는 도 6 에서 도시된 바와 같은 본 발명에 따른 반도체 회로의 더욱 간단한 실시예에 의해 완전히 대체된다. 이같은 이유로 이들 기능은 하기에서 상세히 설명된다. 상기의 제어유닛구성은 특히 한 감시기회로(164)(IC4)가 추가로 제공된다는 점에 의해 도 2 에서의 구성과는 다르며 상기 감시기 회로는 접지 GND 에 대한 레귤레이터(20)의 입력전위 VBATT에 의해 연속적 전류를 공급받으며 상기 레귤레이터의 출력전위 VCC에 의해서도 공급을 받고 한개 이상의 타임베이스 수단(169)(가령 저항기, 콘덴서, 세라믹 또는 수정 발진기, 지연소자, 공진회로 등) 그리고 본원에서 가령 웨이크-업 능력을 추가로 갖는 네 개의 입력 7.1(IN_1 에서 IN_4까지)인 전위 VBATT에 의해 연속적 전류를 공급받는 한 추가의 웨이크-업 입력확장기(165)(IC3)를 또한 갖는다.

각기 다른 소스로부터의 웨이크-업 신호 즉 하기에서 상세히 설명되는 바의 접지 GND 또는 혼합된 UBATT에 대한 스위칭신호의 선택적 처리를 위해 이같은 확장기가 만들어질 수 있다. 출력측에서는 이같은 확장기가 회로(100/100')에 작용하지 않으며 오히려 이같은 회로를 통과하여 마이크로제어기(21)에 직접 작용한다. 이는 가령 동작모드 STANDBY에서 회로(100/100')에 의해 레귤레이터(20)로 한 스위치 온 신호가 적용되는 때 평가되어질 웨이크-업 신호를 위해 이같은 확장기가 사용된다는 것을 의미한다.

이같은 상태에서, 상기 마이크로제어기는 입력 IN_1에서 IN_4까지에서 웨이크-업 사건을 주기적으로 조사하기 위해 낮은 전력모드로 남아있을 수 있다. 이와 관련하여 상기 확장기(165)는 웨이크-업 신호가 낮은 전력모드로 부터 작동된 마이크로제어기(21)에 의해 판독되어질 때까지 일시적인 웨이크-업 신호만을 보유하기 위한 저장수단(가령 래치)을 포함할 수도 있다.

상기 웨이크-업 기능과 관련하여 회로(100/100') 및 웨이크-업 입력 확장기(165)는 이점과 관련하여 다시 한 번 확장된 한 기능을 갖는 한 가상의 회로(100.1)로써 이해될 수 있다.

상기 반도체회로(100/100')는 제어입력(1)(ENA/NINH)을 가지며 상기 전압 레귤레이터(20)는 상기 구동입력(20.3)을 갖고 이들 모두는 경로 1을 통해 서로 연결된다.

상기에 언급된 공급입력에 추가하여 상기 감시기 회로(164)는 추가로 두 개의 또다른 입력을 가지는데 이들중 한 입력은 ENA/NINH 입력(164.3)이고 다른 한 입력은 BUSY 입력(164.4)이며 이 경우에 또한 가령 세 개의 출력 즉 RESET 출력(164.1)(RES), INTERRUPT 출력(164.2)(INT) 및 INHIBIT INTERFACE 출력(164.5)(INIF)를 갖는다. POWER ON RESET 신호(PWROR)에 대한 네 번째 출력(164.6)은 선택적으로 상기 전압 레귤레이터(20)의 상응하는 출력(20.4)에 대한 양자택일로써 제공될 수 있기도 하다.

상기 ENA/NINH 입력(164.3)은 회로(100/100')의 ENA/NINH 출력에 연결되며 따라서 이 경우에는 회로(100/100')의 ENA/NINH 신호는 레귤레이터(20) 및 감시기(164)에 동시에 작용한다. BUSY 입력(164.4)은 경로(30.1)를 통해 상응하는 마이크로제어기(21)의 BUSY 출력(30)에 연결되며 RESET 출력(164.1)은 경로(29.2)를 통하여 논리조합요소(36)의 제 1입력에 연결되고 INTERRUPT(164.2)는 경로(29.3)를 통하여 상기 마이크로제어기의 INTERRUPT 입력(24.1)에 연결되고 그리고 INIF 출력(164.5)은 경로(168)를 통하여 입출력 인터페이스(163)의 상응하는 INIF 입력(163.1)에 연결된다. 상기 전압 레귤레이터(20)는 한 출력(20.3)을 가지며 상기 출력은 경로(29.1)를 통하여 논리조합요소(36)의 제 2 입력에 연결되고 출력은 마이크로제어기(31)의 RESET 입력(20.1)으로 향하게 된다. 상기 회로(100/100')의 출력(4)은 이 경우에 INTERRUPT 입력(24.2)에 연결된다.

상기의 경우에서는 선택적으로 다수경로(34)를 통하여 마이크로제어기에 연결된 EEPROM(35)가 또한 제공되며 그 속에서 자료가 가령 전력전원이 차단된 경우에 겹쳐 쓸 수 있는 방식으로 비휘발성으로 저장될 수 있다. 상기마이크로제어기(12) 및 EEPROM(35)은 VCC로 공급된다.

다수의 통신 및 제어경로(31)는 마이크로제어기(21)로의 반도체회로(100/100')의 적어도 단자연결 2, 3, 5, 6, 필요시(171, 172) 를 나타낸다. 특히, 각각의 판독 작업이후 상기 마이크로제어기에 의해 리세트되는 저장수단(가령 플래그 레지스터)을 웨이크-업 확장기(165)가 포함하는 경우, 웨이크-업 제어경로(32)는 앞서와 마찬가지로 다중 경로일 수 있다. 마이크로제어기(21) 및 입출력 인터페이스(163) 사이의 통신경로(33)는 연결된 센서 및 작동기의 수에 따라 높은 다수의 경로가 될 수 있다. 매우 강력한 마이크로제어기조차 많은 응용에는 충분하지 못한 제한된 수의 I/O 포트만을 갖기 때문에 통상 다중화된다.

회로(100/100'), 레귤레이터(20) 및 마이크로제어기(21) 사이의 상호연결이 #에서 상세하게 설명된다.

따라서 전위 VCC가 만들어지고 짧은 시간이 뒤이어 경과되자마자, 레귤레이터(20)의 PWROR 출력(20.4)으로 부터 경로(29.1) 및 논리조합요소(36)를 통하여, 또는 (감시기 회로(164)의 적절한 디자인이 제공된다면 이에 대한 선택적 실시로써) 선택적 PWROR 출력(164.6)으로부터 경로(29.4)를 통하여 상기 마이크로제어기(21)가 리세트될 수 있으며, 상기의 시간은 회로의 적절한 전원공급 및 시동을 위해 마이크로제어기에 의해 요구되는 것이다. 한 선택적 실시로써 감시기 회로(164)의 RESET 출력(164.1)으로 부터 경로(29.2)를 통해 마이크로제어기(21)가 리세트될 수 있기도 하다.

I_IC4로 일정하게 전력이 공급되는 감시기 회로(164)는 레귤레이터(20), 감시기(164) 및 회로(100/100')의 ENA/NINH 에 의해, 즉 ENA/NINH 에지에 의해 신속하게 초기화된다. 상기 에지에 의해 레귤레이터(20)는 먼저 스위치 온 되며 그 결과로 상기 백업 콘덴서(161)에 비해 느리게 뒤이어 상승하는 VCC 에지를 갖는 이같은 전압을 즉시(가령 시간에 있어서 정상적인 상승과 관련하여) 모니터할 수 있다.

상기 감시기 회로의 초기화는 시간베이스 수단(169)(가령 수정 또는 세라믹 공진기)에 의해 상기 감시기 기능의 타이밍에 대한 하나 또는 둘이상의 내부시간 베이스를 시동하는 효과를 가지며 상기 시간 베이스는 감시기 회로가 시간에 대해 정확하게 규정된 신호를 발생시키고 출력시키도록 하며 또한 주기적인 신호의 존재 및 올바른 타이밍(반복률, 키잉지속시간, 버스트 주파수등)을 검사할 수 있도록 한다.

이와 같이 구성되었을 때 상기의 회로는 적어도 다음의 기능을 수행할 수 있다.

1. 절대시간에 또는 특정시간에 예정된 값 이하로 떨어지지 않거나 예정된 범위의 값을 벗어나지 않는 전위 VBATT 및 VCC 중 적어도 하나를 모니터한다. 즉 회로(100/100')의 블럭(110)으로 부터 교환될 수 있는 기능.

2. 적절한 기능에 대한 소프트웨어 실행 및 마이크로제어기(21) 모두를 모니터한다.

상기의 모니터링은 다음과 같은 방식으로 실시될 수 있다. 정상적인 기능의경우에 상기 마이크로제어기(21)는 1㎑의 반복속도를 갖는 한 펄스와 같은 한 특징이 되는 BUSY 신호를 BUSY 출력(30)에서 출력시킨다. 이같은 신호의 존재는 감시기(164)내 164.1 에서 RESET출력을 억압한다. 그러나 만약 상응하는 BUSY 펄스가 3ms동안 나타나지 않는다면 혹은 만약 이들이 다른 주파수 또는 다른 버스트 패턴으로 반복된다면(도 1 에서 일반화된 방식으로 감시기 기능(164)에 의해 다수의 마이크로제어기를 모니터하는 경우에) RESET 펄스는 출력되며 요소(36)를 통하여 마이크로제어기로 보내지고 그 결과로 마이크로제어기는 리세트된다. 감시기의 관점에서 볼 때 전압 레귤레이터가 스위치 온된 후 상기 전압 레귤레이터로부터의 PWROR 신호에 의한 것과 똑같은 방식으로 상기 마이크로제어기(21)가 다시 초기화된다.

3. 전력-절약 저-전력 또는 차단모드로 부터의 제어유닛의 주기적 웨이크-업 및 이같은 모드로의 되돌아감.

이와 같은 주기적인 웨이크-업은 다음과 같이 수행될 수 있다. 마이크로제어기의 응용 소프트웨어는 소프트웨어가 마이크로제어기를 저-전력 또는 차단모드로 유지하도록 만들어지며 이는 STB="H" 의 출력을 실시하여 회로(100/100')를 통해 전력공급을 유지하도록 하고 결과적으로 레귤레이터는 스위치 온 된다. 가령 20-500ms의 시간간격인 한 고정된 시간간격으로 감시기 회로는 INT 펄스를 마이크로제어기의 INT 입력(24.1)으로 출력시킨다. 결과적으로 저-전력/차단모드는 종료되며 마이크로제어기가 경로(32)상에 현재 존재하며 입력 IN_1 에서 IN_4 에서의 존재할 수 있는 하나 또는 둘이상의 웨이크-업 신호로 부터 상기 웨이크-업 확장기(165)에의해 준비상태로 유지된 신호를 조사한다. 만약 그와 같은 웨이크-업 요구가 존재한다면 상기 응용에 따라 이들 신호를 위한 소프트웨어를 처리할 수 있으며 만약 확장기(165)가 상기 웨이크-업 요구를 준비상태로 유지시킬 목적을 위한 저장셀을 포함한다면 상기 셀들을 리세트시킬 수 있다.

따라서 특정 웨이크-업 신호가 전체 CAN을 동시에 웨이크-업하는 것이 아니라 단 하나의 응용만을 웨이크-업 하고자 할 때 이같은 기능이 사용된다. 그럼에도 불구하고 상기 마이크로제어기가 상위(superordinate) 버스관리 소프트웨어에서 그와 같이 제공되는 한에 있어서는 EN 및 STB를 통하여 회로(100/100')를 작동시키고 따라서 전체 CAN을 작동시킬 수 있다. 이는 다음과 같은 경우에 생각될 수 있다. 즉, 응용특정기능이 어떤 이유로 고장이 나거나 혹은 입력 IN_1 내지 IN_4 까지가 한 경보시스템에 속할 경우이다. 그리고 경보 발생시 마이크로제어기내 기능성에 관해 먼저 그 경보를 확인하는 것이 바람직하다. 그래서 조사의 결과에 따라 그때까지는 모든 헤드라이트 또는 사이렌이 회로(100/100') 및 버스네트워크를 통하여 상기 버스시스템내 상응하는 제어유닛에서 경보목적으로 스위치 온 되지 않도록 하는 것이다.

상기 마지막의 예에서 만약 상기 마이크로제어기가 IN_1 에서 IN_4 까지의 한 경보신호를 확인할 수 없다면 상기 프로그램은 송수신기(100/100')가 작동되지 않고 마이크로제어기에 의해 정지된다. 결과적으로 감시기 회로(164)는 다시 가능한 웨이크-업 요구를 저장하기 위해 상기의 동작모드로 보내지며 마이크로제어기(21)는 초기의 저-전력/차단모드의 특정 동작모드로 가게 되어 감시기 회로로 부터의 INTERRUPT 펄스에 새롭게 반응하도록 새롭게 준비되어진다. 이와 같이하여 마이크로제어기(21)의 평균동작전류는 간섭주파수 및 조사주기의 지속시간에 따라 정상동작전류의 1/50 내지 1/1000까지로 줄어들 수 있다.

마무리를 위해 마이크로제어기의 전력원 VCC 가 확장기(165)의 개별조사사이에서 완전히 스위치가 오프될 수 있도록 반도체 회로(100/100')의 출력에 비교하여 작용하는 레귤레이터(20)으로의 ENA/NINH 신호를 위한 출력으로써 일정 조건하에서 구성될 수 있기도 하다.

이같은 목적을 위하여 회로(100/100')의 ENA/NINH 출력은 가령 삼상출력으로써 구성될 수도 있으며 감시기의 입력(146.3)은 삼상송수신 포트로써 구성될 수도 있다. 따라서 레귤레이터(20) 및 감시기(164)는 회로(100/100')로 부터의 ENA/NINH 스위치 온 신호의 지속시간중에는 계속해서 스위치가 온 될 수 있으며, 다른 한편 레귤레이터는 감시기(164)의 상응하는 송수신기 포트(164.3)로 부터의 상응하는 펄스의 지속시간에 의해 예정된 짧은 시간길이동안만 주기적으로 스위치가 온 될 수 있다.

도 5 는 또다른 마이크로제어기(21')를 도시한 것으로써 이는 제어유닛내에서 버스통신의 기능이외의 기능을 수행할 수 있다. 본 발명의 범위내에서, 한개 이상의 추가 마이크로제어기(21')를 포함하여 마이크로제어기(21)에 공급되는 한개 이상의, 또는 모든 모니터 기능(선호됨)을 제공하도록, 설명된 바의 감시기 및 리세트기능(164)이 똑같이 구성될 수 있다. 한개 이상의 추가 마이크로제어기(21') 역시 마찬가지로 상기 공급버스바아 VCC로부터 공급될 수 있다.

이같은 예는 한편으로는 버스네트워크내 가입자가 전력전략 방식으로 동작모드 SLEEP 로 유지될 수 있도록 회로(100/100')가 작동하며, 다른 유닛들은 저-전력/차단모드로 완전하게 보유되어, 이들이 숨은 동작가능 능력을 갖도록 하는 것을 설명한다. 그리고 그 마이크로제어기에 대한 응용-특별-지정된 전력절약 관리를 처리하거나 응용 소프트웨어에 따라 회로(100/100')를 통하여 버스가 정해진 것 위에 이를 중첩시킬 수 있는 것으로부터 이같은 방식으로 방치된 제어유닛을 배제시키지 않도록 한다.

감시기 회로(164)의 INIF 출력(164.5)은 인터페이스(163)의 INIF 입력(163.1)으로 부터 경로(168)를 통하여 수신될 수 있는 한 금지펄스를 출력시키며 일시적으로 출력(164.1)에서의 리세트 펄스 출력과 상호연결된다. 상기 인터페이스(163)는 상기 금지신호의 지속시간동안 금지되어, 경로(33)를 통하여 리세트시키는 순간에 마이크로제어기(21)의 정해지지 않은 출력포트상태가 개별적인 출력상태(163.2)를 작동시킬 수 없도록 하며 짧은 시간동안 고장에너지 공급을 발생시키지 않게 된다.

그와 같은 한 제어유닛의 전체 전류소모 I_SG는 전류 I_IC1- I_IC4의 합과 같으며 매우 작은 전류가 SLEEP 모드에서 이 경우에 포함된다. 작동중인 제어유닛의 남아있는 모든 전류는 레귤레이터(20)를 통해 흐른다.

이와 같은 제어유닛구성은 비록 마이크로제어기(21) 및 입출력 인터페이스(163)의 필요한 수행용량이 응용에 따라 정해져야 하겠지만, 산업제어분야 또는 이동수단에서 매우 많은 응용을 커버할 수 있게 한다.

서두에서 언급된 바와 같이 도 5 에 따른 구성의 전체 집적은 하이퍼칩을 만들도록 한다. 이와 같은 해결은 하이퍼칩내에 접근할 수 없도록 극도로 작은 공간내에 많은 수의 라인연결이 존재하게 되는 점에서 회로(100/100')내의 마이크로제어기(21)와 이와 상호 작용하는 기능사이의 많은 수의 하드웨어 연결의 문제를 극복한다라는 점에서 바람직한 것으로 나타났다. 이같은 경우에 EMC의 문제점이었던 고장이 나기 쉬운 납땜점의 수는 줄어들었다.

그러나 이같은 장점은 서두에서 밝힌 바와 같이 그같은 하이퍼칩의 역효과 및 문제점에 의해 무효로 되었다. 반대로 반도체 회로(100/100')의 기능 및 마이크로제어기(21)의 기능을 갖는 확장기(165)의 선택적 부분적인 집적은 31 및 32 와 관련하여서만 즉 만족스럽지 못할 정도로 작은 범위에 대해서만 다수 연결 또는 단자의 문제점을 해결하였으며 서두에서 밝힌 바의 문제점들은 계속하여 명백하게 남아있었다. 상기 웨이크-업 확장기(165)에서는 완전히 새로운 문제가 추가되었는데, 일정한 조건하에서 더욱 많은 에러 또는 간섭전압이 버스 CAN_H/CAN_L 에서 보다 상기 확장기의 입력 IN_1 에서 IN_4 까지에서 존재할 수 있다는 점이다.

상기 반도체 회로(100/100')의 버스 입력과 유사함에 의해 상기 웨이크-업 입력(7.1)은 또한 기준접지 GND 에 대하여 단일회선방식으로 무선주파수 입력 결합을 수신할 수 있기 때문에 회로기능(165)은 무선주파대역에서 전자기 방사결과에 크게 노출되기도 한다. 이점과 관련하여 마이크로제어기와 함께 확장기의 집적은 마이크로제어기에 대한 기존 위험가능성을 크게 증가시키었다.

이같은 고찰을 출발점으로 하여 본 발명은 구조적 공간, 종류의 다변화 및 비용의 문제뿐 아니라 마이크로제어기상의 손상을 주는 주변 영향 및 다수의 연결로부터 마이크로제어기를 보호하는 문제가 도 6 에 따른 단일반도체회로(200)에 의해 단번에 해결된다는 다른 방안을 택하는 것이다.

이같은 반도체회로(200)에서는 전압 레귤레이터(20)를 구동시키는 상기 반도체 회로(100/100')가 마이크로제어기의 기술을 사용하는 마이크로제어기(21)의 버스 프로토콜 모듈(22)과 2-선식 버스 사이의 인터페이스 기능과 함께 집적되지 않으며 오히려 반도체 회로(100/100')가 전압 레귤레이터(20)의 더욱 견고한 기술을 사용하여 칩상에서 확장기(165)(및 요소(36))와 함께 집적된다.

바람직하게는 적어도 상기 언급된 세가지의 기능을 갖는 감시기 회로(164)는 마찬가지로 이같은 견고한 기술을 사용하여 함께 집적된다. 본 발명의 범위 내에서 상기 단계의 결과로, 이같은 네 번째 기능에 의해 상기 레귤레이터(20)로부터 감시기 리세트 기능으로 PWROR 신호의 발생을 교환하는 것이 더욱더 가능하게 된다. 이는 도 6에서 전압 레귤레이터(20)와 감시기 기능(164) 사이의 두 선택적 화살표로 표시된다.

이같은 단계는 이상적인 조합으로 다수의 장점을 제공한다.

a. 회로 20(레귤레이터 IC1), (100/100')(송수신기 IC2), 165(웨이크-업 확장기 IC3) 및 164(감시기 IC4)의 실시예에서 서로 연결되며 VBATT 로 부터 일정한 전류를 공급받을 것이고, 따라서 점프-시작, 부하-덤프 또는 잠정적인 VBATT로 부터의 다른 간섭부하로 인한 증가된 위험에 노출되게 된다. 그러므로 이 모든 회로들은 과부하를 견딜 수 있는 전압-레귤레이터 기술을 사용하여 한 반도체 칩상에서 동질의 기술로 결합된다.

그러나 입력 CAN_H/CAN_L 및 IN_1 에서 IN_4까지가 버스 및 응용영역으로 부터의 높은 위험을 내포하는 간섭부하에 노출되는 그와 같은 회로는 따라서 회로(100/100')(IC2) 및 165(IC3)내에 포함된다. 결과의 전체 회로(200)에 대한 이것이 의미하는 것은 전압 레귤레이터에 대하여 입증된 바와 같은 비용절감처리기술을 사용하는 높은 저항에 대한 최적의 실현조건인 것이다.

b. 제어유닛내에 다수 연결의 문제는 적은 수의 단자만을 가지는 한 직렬 인터페이스의 (전압 레귤레이터의 기판상에서) 함께 집적을 통해 본 발명에 따른 회로에서 해결된다.

최대 네 개의 단자를 가지는 한 인터페이스 기능이 바람직하게 이를 위해 제공될 수 있다. 본 발명에 따라 이는 가령 UART 인터페이스, RS 232 인터페이스 또는 스탠다드 직렬/병렬 인터페이스(SPI) 또는 직렬 통신 인터페이스(SCI) 166일 수 있으며 이는 다음에 도 7 및 8 로부터 알 수 있는 바와 같은 한 제어유닛내의 SPI/SCI 버스상에서 가입자 회로로써 이해될 수 있기도 하다. 다수의 연결문제 및 한 상기 제어유닛에 대한 EMC 간섭의 방해 가능성은 이같은 처리에 의해 전체적으로 제거된다.

도 6 에서 일례로써 도시되는 상기 직렬 및 병렬 인터페이스(166)는 상기에서 언급한 바와 같이 스탠다드 SPI(166)이고, 이는 본원 명세서에서 (SPI) 클럭 (CLK)에 대하여는 (166.1), 자료 입력(데이터 IN)에 대하여는 (166.2) 데이터출력(데이터 OUT)에 대하여는 (166.3), 그리고 SPI의 작동(ENSPI)에 대하여는 (166.4)와 같은 완전한 단자 할당을 갖는다. 그러나 EMSPI 입력은 회로(200)와 관련하여서는 요구되지 않는다. 상기 언급된 세 개 내지 네 개의 상응하는 경로는 반도체 회로(200)와 도 7 및 8 에서의 마이크로제어기(21) 사이의 다수의 SPI 경로(201.1)를 형성한다.

가령 SPI 또는 SCI(166) 과 같은 직렬 인터페이스에 의한 확장은 최소 수의 단자를 갖는 반도체 회로(200)를 광범위한 분야에 이용할 수 있게 한다.

가령 다음과 같은 단지 세 개 또는 네 개의 단자를 통해 자유로이 그리고 또는 선택적으로 프로그램될 수 있도록, SPI/SCI(166)에 의하여, 회로(200)의 중요한 특성이 디자인될 수 있도록, SPI/SCI(166)에 의하여, 회로(200)의 중요한 특성이 디자인될 수 있다는 점에서 도 4와 관련하여 이미 입증된 바의 보편성이 더욱더 향상된다.

-가령 POWER ON, POWER DOWN, VCC 모니터링 및 BUSY RESET와 관련한 소위 리세트 동작;

- 마이크로제어기의 BUSY 모니터링(소프트웨어 감시기) 및 시스템 모니터링, 필요에 따라 ENA/NINH 펄스 그리고 감시기 기능에 의해 타이밍 제어하에서 생각될 수 있는 모든 다른 회로기능에 대한 다양한 감시기 시간 및 대기 윈도우;

- 웨이크-업 입력(7.1)의 규정:

응답극성, 응답종류(레벨 감지/에지 감지), 히스테리시스 및 트리거 임계값, 필요하다면 진실 허용의 디지탈 필터링(도 10 및 13 과 관련하여 하기에서 설명되는 바와 같은);

- CAN 송수신기와의 통신:

상기 마이크로제어기의 부분상의 동작모드 제어 STB/EN, 마이크로제어기로의 에러 메세지에 대한 내부 에러 플래그 할당, FAST CAN 및 SLOW CAN 동작 및 버스 검사 루틴에 대한 SR/SRC/SWM/STB/EN을 통한 슬루율 고정;

- 전위 VBATT(전력 고장 식별)로 부터의 전력 전원에서 발생된 한 간섭의 식별과 관련하여 평가종류 뿐 아니라 적용된 전위 VBATT 및 VCC를 모니터하기 위한 제한값;

- 그리고 기타.

이같은 목적을 위해 SPI 166 은 회로(200)내에서 내부경로(166.5)를 통하여 회로영역(100/100')내에 내장된 레귤레이터(20), 감시기 기능(164), 웨이크-업 확장기(165) 및 버스 송수신기 그리고 도 4 에 따른 디버스 기능블럭과 통신한다. 설명을 명료하게 하기 위해 상기 웨이크-업 확장기(165)는 본원의 경우에서 두 개의 입력(7.1)(웨이크-업 IN)만으로 도시된다. SPI 확장덕택으로 웨이크-업 확장기(165)로 부터 마이크로제어기내로의 웨이크-업 신호의 판독은 이 경우에 SPI 버스(201)의 데이터 경로를 통하여 그리고 마찬가지로 버퍼-저장 웨이크-업 요구를 위해 포함된 확장기(165)내 저장수단의 리세트를 통하여 실시되기 때문에 상기 마이크로제어기(21)로의 지정된 다수의 연결(32)을 더 이상 필요로 하지 않는다.

한 웨이크-업 신호의 읽어들이기를 시작하기 위해 확장기(165)는 INTERRUPT 출력(4')를 추가로 가지며 이로 부터 경로(29.5)를 통하여 SPI 능력을 갖는 마이크로제어기(21)가 도 7 에서의 읽어들이기를 실시할 수 있게 된다. 마이크로제어기(21)의 이같은 목적을 위한 주기적인 웨이크-업은 도 5 와 관련하여 상기에서 설명된 바와 같이 본원의 경우에서 감시기 회로 기능(164)에 의해 제어된다. 출력(4')에서의 상응하는 INT 신호는 이점과 관련하여 전력절약방식으로 짧아지는 마이크로제어기의 초기화 과정에서 통계적으로 존재하는 (확장기에 저장되기 때문에) 인터럽트로써 처리된다.

또한 상기 웨이크-업 확장기(165)는 선택적으로 추가로 전력 OFF 출력(32.1)을 가질 수 있으며 이를 통하여 어떤 필요한 사용을 위해 스위치 오프 신호 POWER OFF 가 출력될 수 있으며, 특정 입력 라인을 통하여 특정 웨이크-업 신호에 따라 마이크로제어기 및 가령 그 웨이크-업 주기 모두를 바이패스한다. 이같은 출력은 웨이크-업에서 판독하기 위한 웨이크-업 주기가 마지막으로 매우 긴 시간을 요구하게 되는 경우에 사용될 수 있다.

이같은 경우에 일례로써 콘덴서(169.1) 및 저항기(169.2)가 감시기 기능(164)의 단자(164.9)에서 외부의 시간결정요소로써 제공된다. 물론 주파수 또는 시간선택 컴포넌트 가령 수정발진기, 세라믹공진기, 지연 또는 SAW 필터가 시간 베이스 수단으로써 제공될 수 있기도 하다.

새로운 단자 201(SPI 버스), 32.1(웨이크-업/POWR OFF) 및 (4')(INT/웨이크-업 확장)를 제외하고는 이같은 회로기능의 단자들은 앞서 설명된 바의 것들과 동일하다. 중요한 것은 도 4 의 STBN, EN, ERR/INT, SR, TEST/SRC/SWM 이 이들이 SPI 인터페이스(166)를 통하여 SPI 버스(201)에 의해 제어되거나 대체되기 때문에 이경우에서는 더 이상 노출되지 않는다는 것이다.

하기 설명에서는 도 3 및 4 에 따른 장치의 범위에서 회로(100, 100')가 더 큰 전체 회로기능(200)내에서 집적 컴포넌트로 작용할 때, 이 회로(100, 100')가 송수신기 기능 또는 버스 송수신기로써 언급되기도 한다.

SPI 통신 능력을 갖는 송수신기(100') 및 SPI 통신능력을 갖는 웨이크-업 확장기는 도 5 에서와 유사하게 조합에 의해 확장되는 회로 기능(100.1)으로 이해될 수 있고, 상기 회로 기능(100.1)은 SPI 인터페이스(166), 더욱 보편적인 송수신기 기능(100.2)을 형성한다.

다수 마이크로제어기 동작을위한 상응하는 반도체 회로(200)는 물론 도 28 에서 도시되며 도 5 와 관련하여 유사하게 설명된 바와 같이 다수의 리세트 및 INIF 출력을 가진다.

레귤레이터(20.1)의 상류에 있는 극성 역전 보호요소(19)는 경험적으로 함께 집적되지 않는다. VCC 및 VBATT 로 표시된 필터 콘덴서 161 및 161.4 는 각각 요소(19)를 통해 전류가 더 이상 흐르지 않을 때의 전압강하를 방지를 위해 이들 전위를 지원하며 제어된 전압 유지를 실시하여, 마이크로제어기내의 조절된 프로그램 종료 또는 그 EEPROM 내에서의 데이터 보호가 여전히 가능하게 한다.

SPI 능력을 갖는 마이크로제어기는 CAN 분야에서 널리 사용되며 따라서 낮은 생산비용으로 대량생산될 수 있는 컴포넌트이기 때문에 완전히 고-전압 기술을 사용하여 생산될 수 있는 "슈퍼-칩"은, 저-전압 기술을 사용하여 생산될 수 있을 뿐인 (보호수단 및 방법을 포함한) 완전히 새로운 하이퍼칩과 대비할 때, 모든 면에서 우수한 전체적 효과를 얻을 수 있도록 기존의 경제적이면서도 대량생산가능한 컴포넌트에 연결만 하면 되는 장점을 가진다.

그러나 또한 이같은 코테이션 "슈퍼-칩"의 SPI 인터페이스는 종래의 디지탈 I/O 포트에서 포트 소프트웨어에 의해 제어기내에서 내부적으로 SPI 인터페이스의 시뮬레이션에 의해 SPI 인터페이스조차 갖지 않는 마이크로제어기와의 매우 간단한 상호작용을 허용한다. 따라서 이같은 경우에 "슈퍼-칩"의 SPI 인터페이스는 상기 마이크로제어기의 포트 프로그래밍의 항상 고정된 목적 프로토콜을 나타내며 그 결과로써 상응하는 프로그래밍이 스탠다드 방식으로 용이하게 가능하다.

도 7 은 도 5 에 따른 제어유닛에서 도 6 에 따라 전체 기능(200)의 구현에 의해 발생된 한 제어유닛의 기능블럭구조를 도시한 것이며, 동시에 마이크로제어기(21)와 입출력 인터페이스(163) 또는 인터페이스의 부분(1632, 1633) 에는 SPI 인터페이스가 또한 제공된다.

이같은 설명은 좌측으로 부터 흘러들어가는 CAN 버스 영역으로부터의 간섭에 대한 장벽(1)으로써 회로(200)의 기능을 나타낸다. 상기 회로(200)에 의해 달성된 효과는 과전압, 과도, 무선주파수 간섭등이 더 이상 마이크로제어기(21)와 회로(200) 사이의 점선(301)에 도달하거나 초과할 수 없도록 한다는 것이다.

상기 응용영역으로 부터 흘러들어가는 간섭에 대한 유사한 장벽(2)은 회로(1631, 1632, 1633)의 견고한 기술을 사용하는 유사한 디자인이 제공된다면 인터페이스(163)에 의해 형성될 수 있기도 하다. 결과적으로 달성될 수 있는 효과는 응용영역으로 부터 우측으로 부터 흘러들어가는 간섭 가령 과전압, 과도, 무선주파수 간섭등이 마이크로제어기(21)와 인터페이스(163) 사이의 점선(301)을 더 이상 초과하거나 도달할 수 없다는 것이다.

이와 같은 방법으로, 흘러들어가는 간섭과 관련하여 버스 및 응용영역으로의 연결에 대하여 민감한 마이크로제어기(21)가 효과적으로 스크린된다. 이같은 장점은 미래에서는 더욱더 줄어들게 될 회로구조 기하학적 구조를 갖는 마이크로제어기를 사용할 수 있는 가능성을 열어준다.

상기 응용의 극도로 높은 복잡성의 경우에 조차 매우 높게 클럭된 마이크로제어기에서 방사되는 간섭의 안테나 루프로써 작용하는 단 몇 개의 중요한 연결선이 존재하기 때문에, 이같은 스크린 기능(301)은 상응하여 구성된 제어유닛의 전자기적 높은 호환성에 의해 보충되고 지원된다. 한 복잡한 경우가 도 7 의 예에서 이미 제공되는데 이는 각각 버스 및 웨이크-업 제어 및 인터페이스(163)를 위한 두 개의 독립된 SPI 인터페이스(208.1 및 208.2) 및 각각의 분리된 SPI 버스(201.1 및 201.2)를 갖는 마이크로제어기이다. 그러나 대부분의 경우에 단 한 개의 SPI 인터페이스(208)를 갖는 한 마이크로제어기가 충분할 것이며 두 개의 SPI 인터페이스(208.1 및 208.2)는 표시된 바와 같이 합하여지게 될 것이고 두 개의 버스(201.1 및 201.2)는 또한 도 8 에서 더욱더 도시된 바와 같이 하나의 버스(201)가 될 것이다. 이는 한 제어유닛의 상응하는 프린트 회로기판상에서 마이크로제어기와 환경사이에 도달하는 도선 트랙의 EMC-일치 구성을 위해 얻어지는 공간이 되기 때문에 이점과 관련하여 회로(200)는 상응하는 한 유닛에 대한 스크린 배치의 최소화까지 확장되는 비용절감의 효과를 제공한다.

또한 CAN 송수신기(100/100') 및 마이크로제어기(21) 그리고 SPI 경로(201.1)와 병렬연결된 SR 및 TEST/SRC/SWM 신호에 대한 제어기의 상응하는 포트사이의 선택적 연결경로(29.2 및 172)(도 4 에서 설명된 바와 같은)는 도 7 에서 점선으로 도시된다. 비록 이들 경로가 SPI 경로(201.1)에서 실시될 수 있기도 하나 이같은 종류의 연결은 특별한 목적 가령 하기에서 더욱 설명되는 바와 같은 버스에러분석의 목적을 위한 회로의 동작모드에서 유익할 수 있다. 그러나 한 제어유닛을 위해 여기서 사용된 SPI 아키텍쳐와 관련하여 이들의 실현을 위한 절대적인 필요가 있는 것은 아니다.

한 일반적인 경우가 마이크로제어기(21)와 인터페이스(163) 사이의 연결과 관련하여 설명되었다. 출력단(1631.2) 및 신호습득(1631.3)을 갖는 인터페이스 서브 모듈(1631)이 도 5 과 유사하게 다수 경로(33)의 딘트에 의해 제어기의 I/O 포트를 통해 마이크로제어기(21)와 통신한다. 출력단(1632.2) 및 신호습득(1632.3)을 갖는 상기 인터페이스 서브모듈(1632)은 SPI 능력을 가지며 상기 마이크로제어기의 SPI 포트(208.2) 및 상기 인터페이스 서브모듈의 SPI 포트(1632.6) 사이의 SPI 경로(201.2)를 통하여 마이크로제어기(21)와 통신한다. 출력단(1632.2) 및 신호습득(1632.3)을 갖는 상기 인터페이스 서브모듈(1633)은 SPI 능력을 가지며 마이크로제어기의 SPI 포트(208.2)와 그 SPI 포트(1633.6) 사이의 SPI 경로(201.2)를 통하여 마찬가지로 마이크로제어기(21)와 통신한다. 추가로 이는 ENABLE 입력(1633.4)과 ERROR 출력(1633.5)을 가지고, ENABLE 입력(1633.5)은 경로(211)를 통하여 마이크로제어기(21)에 연결되고, ERROR 출력(1633.5)은 경로(211)를 통하여마이크로제어기(21)에 연결되고, 이로부터 한 에러메세지가 상기 SPI 경로를 지나 마이크로제어기로 통신될 수 있다. 결과적으로 이같은 모듈은 그 EN 입력을 통하여 선택적으로 금지될 수 있다. 또한 상기 모듈(1632 및 1633)은 추가로 도 5 에서의 입력(163.1)에 해당하는 입력(1632.1 및 1633.1) 각각을 가지며, 상기에서 설명된 INIF 신호가 회로(200)내의 감시기 기능으로 부터 경로(168)를 통하여 이들 입력(1632.1 및 1633.1)으로 공급될 수 있어서, 특정의 짧은 시간동안 마이크로제어기의 리세트 경우에 이들 모듈의 출력을 차단하도록 한다.

도 7 에서는 또한 본 발명에 따라 도 5 에서의 비휘발성 메모리(35)에 해당하는 한 비휘발성 메모리(35')가 회로(200)내에 함께 집적될 수 있다. 이는 가령 EEPROM으로 디자인될 수 있다.

이같은 메모리는 회로(200)의 구성을 저장하도록 할 수 있는 한편 이같은 저장을 위해 회로(200)의 기능내에 자동으로 또는 경로(201.1)를 통하여 마이크로제어기(21)로 부터 실시되는 것이 가능하다. 반면에 마이크로제어기 또는 인터페이스(163)의 관련된 구성과 관련된 전체 제어유닛을 위한 초기화 데이터가 또한 이같은 비휘발성 메모리내에 저장될 수 있기도 하다. 이같은 메모리(35')의 사용을 위한 또다른 가능성은 SLEEP 모드에서 CAN_H 또는 CAN_L 에서 에러상태의 저장에 있다. 또한 도 29 에 따른 버스질 또는 버스 에러분석 목적을 위해 확장된 수신기능(120')의 저장셀(127L 및 127H)의 상태가 그와 같은 메모리로 기록될 수 있기도 하다. 64 내지 512바이트는 상기 설명된 목적을 위해 충분하다.

이같은 EEPROM 의 합동집적은 경제적인 목적에서 뿐 아니라 절대적으로 최소로 제한되어질 해당 제어유닛의 프린트 회로기판 및 극도로 작은 공간내에서 수용되어질 각 제어유닛내에서 필요한 모든 요소들을 갖는 마이크로제어기상에서의 연결 및 컴포넌트 수를 허용하는데 우수하다. 이는 다시 EMC 및 비용의 장점을 가져다준다.

도 8 은 마지막으로 신규한 제어유닛기술을 위한 토대로써 반도체 회로(200)가 어떻게 사용되는가를 설명한다. 이같은 기술과 관련하여 상기 유닛은 균일한 메인프레임으로써 디자인될 수 있으며 이같은 균일한 메인프레임은 회로(200) 및 CAN 모듈(22)을 갖는 마이크로제어기(21) 또는 다양한 응용을 위해 사용된 각기 다른 마이크로제어기를 위해 범용으로 디자인된 SMD 용접표면을 포함한다. 응용특정방식으로 개발되어질 확장된 인터페이스(202, 203, 204)가 삽입되고 연결될 필요가 있는 한 확장영역(300)이 제공된다. 다음에 이들은 도 7 에서 인터페이스 서브모듈 1631 에서 1633 까지에 해당하는 것이다.

이들 확장된 인터페이스들은 마찬가지로 점선으로 도시된 바와 같이 SPI 능력을 갖는다. 이들의 입력(206) 및 출력(207)과 관련하여 이들은 응용에 따라 완전히 개별적인 방식으로 보호되도록 구성될 수 있으며 그와 같은 결과로 마이크로제어기를 갖는 "메인프레임"을 통한 한 보호경로가 더 이상 필요하지 않게 되거나 추가로 효과적이도록 된다. 이와 같이하여 상기 응용영역으로 부터 상기 마이크로제어기(21)의 높은 절연을 달성함이 가능하다.

두 개의 각기 다른 반도체 기술(가령 "슈퍼-칩"을 위해서는 60-90볼트 처리, 마이크로제어기를 위해서는 3-5볼트 처리)을 결합하는 상기 메인프레임은 한 위치에서 사전에 제작될 수 있으며 다음에 또다른 위치에서 응용특정방식으로 적절한 마이크로세서와 함께 확장된 인터페이스가 장치되고 프로그램될 수 있다. 이는 논리적인 장점을 제공할뿐 아니라 그같은 아키텍쳐가 수정 수준으로 재순환하기 위한 가능성을 제공하기도 한다.

도 1 은 이제까지 설명되어온 반도체 회로(200)에 의한 반도체 기판의 기능적 할당을 설명할뿐 아니라 그 주변장치에 대한 가장 중요한 연결을 설명한 것이다.

이 경우에 한 반도체 회로(200)가 기본으로 택해지며 이같은 반도체 회로의 감시기 기능(164)에는 다수의 마이크로제어기 또는 마이크로컴퓨터의 제어를 위한 다수의 INIF 출력과 다수의 RESET 출력이 부가적으로 제공된다. 또한 설명 및 도면에서 실시된 SPI 인터페이스 기능(166)은 어떠한 제한을 갖지 않는 일례로서만 이해되어야 할 것이 더욱더 설명된다. 따라서 본 발명에 따라 인터페이스 기능(166)은 SCI(직렬 통신 인터페이스) 인터페이스 기능에 의해 대체될 수도 있으며 이에 의해 UART 또는 RS 232 인터페이스가 광범위하게 이해될 수 있기도 할 것이다. 또한 도 1 에서는 2-선식 버스로 본 발명에 따라 설명의 목적을 위한 기본으로써 CAN 버스가 택하여 졌으나 2-선식 버스와 관련하여서는 어떠한 제한도 구성하여서는 안될 것이다.

온도변화 또는 침식공격으로 인한 특히 높은 스트레스를 받는 응용영역에서는 일정 최소 전류로 센서와 같은 스위칭 접촉을 전력공급할 것이 필요하다. 조사에 의하면 10-50㎃의 전류가 이같은 목적을 위해 충분한 것으로 나타났다. 이같은크기의 전류만이 오랜시간동안에도 스위칭 경로의 신뢰할 수 있는 접촉능력을 보장한다. 이제까지 이같은 전류요구는 제한된 에너지 보존만을 갖는 시스템에서 그와 같은 스위치의 수를 심각하게 제한하여 왔다.

이와 같이하여 도달된 조사는 신뢰할 수 있는 스위칭 능력의 유지가 단지 짧은 시간만 지속하는 전류흐름에 의해 보장되었음을 밝혀주었다.

도 5 및 도 7 에 따른 제어유닛의 설명에서는 입력(7.1)에서 웨이크-업 확장기(165)에 의해 요청되는 그와 같은 스위치 요구가 있을 경우에, 상기 스위치의 상응하는 전력공급이 응용영역에서 실시된다고 가정하였다. 한편으로, 이는 제어유닛 외부에서 상응하는 한 배열을 필요로 한다. 다른 한편으로, 관련된 제어기능의 어떤 면에서도 무시할 수 없는 전류요구가 제어유닛의 작은 전류소모를 선호하는 응용영역내로 이동하는 것으로 나타났다. 이와 같은 스위치가 웨이크-업 확장기(165)로 부터 전류가 공급되면 이는 상응하는 전류요구가 I_IC3로 부터 커버되어야 하기 때문에 시스템 전류 밸런스와 관련하여 아무것도 변경시킬 수 없었다.

상기 제어 유닛이 도 5에 따라 (또는 유사하게 도 7에 따라) 발전된다면, 상응하는 스위치 요청을 위해 발생하는 전체 배열 및 전류소모가 크게 줄어들 수 있다. 이는 도 9에 도시된다. 상기 마이크로제어기(21)는 웨이크-업 전력 H 신호(WUPPH)를 출력시키기 위한 한 출력(32H), 그리고 본원의 경우 일례로써 웨이크-업 전력 L 신호(WUPPL)를 출력시키기 위한 또다른 상응하는 출력(32L)을 가진다.

상기 출력(32H)은 라인(7.4)을 통하여 일례로써 양극형 PNP 트랜지스터로써 구성된 제어가능 전류소스(7.5) 또는 전자스위치의 라인(7.4)을 통해 연결되며 상기 트랜지스터의 에미터는 레귤레이터 입력(20.1)의 전위 VBATT에 의해 공급된다. 제어가능 스위치 또는 전류소스(PNP 트랜지스터)(7.5)의 출력(콜렉터)은 응용영역내 접지 GND 에 대하여 에너지가 공급되어질 모든 웨이크-업 스위치를 위한 공급 버스바아를 구성시킨다.

출력(32L)은 라인(7.6)을 통하여 해당 전자스위치 또는 제어가능 전류 소스(7.7)(이 경우에는 일례로써 양극형 NPN 트랜지스터로 구성된다)의 제어입력으로 연결되며 상기 트랜지스터의 에미터는 접지 GND로 공급된다. 제어가능 스위치 또는 제어가능 전류소스(PNP 트랜지스터의)(7.7)의 출력(콜렉터)은 상기 응용영역내 공급전압 UBATT에 대하여 모든 웨이크-업 스위치가 에너지를 공급받을 수 있도록 공급버스바아를 구성시킨다.

상기 입력(7.1) WUPIN_1 에서 WUPIN_4까지는 도 5 에서의 웨이크-업 입력에 해당한다. 상기 응용영역내 웨이크-업 센서(이 센서는 버스바아(7.2 및 7.3)로부터 전압을 공급받음)으로부터 웨이크-업 신호는, 상기 입력을 통하여 다시 공급된다. 출력 WUPPH 및 웨이크-업 입력 WUPIN_1 사이 및 출력 WUPPL 및 웨이크-업 입력 WUPIN_4 사이의 점선연결(7.8 및 7.9)은, 앞서 언급한 전류 소스(7.5, 7.7) 각각의 경우에, 버스바아(7.2)가 (7.1)로 부터 입력 WUPIN_1로 직접 전기적으로 연결될 수 있으며, 버스바아(7.3)가 (7.1)로 부터 입력 WUPIN_4로 직접 전기적으로 연결될 수 있음을 기호로 나타내게 한다. 각 경우에 필요한 모든 것은 상기 응용영역내 접지GND 또는 UBATT 로 연결된 관련 센서로의 단일 전기적 연결라인 WUPIN_1 및 WUPIN_4 각각이며 이때 웨이크-업 전류 I_WH및 I_WL각각은 입력 WUPIN_1 및 WUPIN_4 각각에 대한 웨이크-업 확장기(165)의 관련 센서 또는 내부입력 회로에 의해 센서상태에 따라 취해진다. WUPIN_4의 경우에서는 평가의 목적을 위해 사용된다.

이같은 제어유닛의 전력제어기능은 도 11 로 부터 명백하게 되며 이때 출력 32H(WUPPH) 및 하이측 스위치(7.5)에 대하여서만 웨이크-업 스위치가 접지 GND 에 대하여 외부로부터 에너지를 공급받도록 하기 위해 전류소모가 웨이크-업 준비시에 시간에 대하여 도시된다. 이 경우에 입력된 전류 및 시간값은 예로써만 이해되어야 할 것이다.

도 5 항목 3과 관련된 설명에 따라 마이크로제어기의 응용 소프트웨어는 상기 마이크로제어기를 낮은 전력 또는 차단모드로 유지시키며 이는 회로(100/100') 및 레귤레이터(20)를 통해 전력 전원의 유지를 위해 STB = "H" 의 출력을 유효하게 하며 이는 결과적으로 스위치 온이 된다. 상기 제어유닛은 이같은 상태에서 약 2㎃만을 취한다. 각 경우에 100ms(t₀에서 t₄까지) 이후에 감시기 회로(164)는 약 20ms(t₀에서 t₁까지) 이후에 종결되는 마이크로제어기(21)의 초기화를 유효하게 한다. 상기 전류소모는 이들 20ms동안 약 20㎃이다.

도 5 에 따르는 경우에서와는 달리 이 경우에는, 마이크로제어기는 감시기(164)에 의한 초기화 후에 출력(32H)에서 지속시간 10ms의 펄스를 제어가능 스위치 - 트랜지스터 - (7.5)로 출력시키며, 이때 트랜지스터의 출력 - 콜렉터 -는 시간간격 t₂-t₁동안 응용영역내에서 에너지가 공급되어질 센서로 접지 GND에 대하여 전원버스바아 VBATT 로 부터의 전류 I_WH를 공급한다. 이와 같이하여 이와 같은 짧은 시간간격 동안에만 비교적 높은 40㎃의 전류소모가 발생된다. 순간 t₂바로 이전에는 예정된 방식(가령 에지 등에 대하여 조사된)으로 처리되고 탐지된 모든 웨이크-업 사건을 상기 마이크로제어기가 웨이크-업 확장기로부터 읽어들이며, 순간 t₂에서는 제어유닛의 전 전류소모가 결과적으로 다시 약 2㎃로 줄어들게 되는 낮은 전력 또는 차단모드로 되돌아간다. 또다른 70ms 이후에 주기는 순간 t₄에서 새롭게 반복된다.

한 출력(32L) 및 전자 스위치(7.7)를 통한 UBATT 에 대한 상응하는 클럭된 센서공급을 무시한다면 단지 약 5㎃의 평균 총 전류소모가 이와 같이하여 발생되며, 따라서 더욱 높은 전류를 갖는 하나 또는 두 외부 웨이크-업 스위치의 상기 언급된 최소 에너지가 포함된다.

상기 공급버스바아 UBATT로 부터 웨이크-업 센서의 접지 GND 에 대한 에너지 공급을 위해 상응하는 전자스위치(7.7)의 클럭키잉은 시간이 엇갈리도록 실시될 수 있다. 20ms의 비교적 긴 초기화 시간(t₁에서 t₀까지) 때문에 상응하는 상보적인 에너지 공급이 t₂에서 즉시 추가된다. 이와 같은 에너지 공급 I_WL은 시간간격 t₃에서 t₂까지에서 점선으로 표시된다. 이와 같이하여 최소의 초기화 에너지 손실이 발생된다.

그러나 이와는 독립하여 높은 측과 낮은 측 웨이크-업 센서의 에너지 공급을 위해 마이크로제어기의 출력(32H 및 32L)에서 출력된 클럭제어신호의 클럭속도는 상이하다. 높은 측 웨이크-업 센서를 위한 상기 웨이크-업 펄스 I_WL의 상응하는 낮은 반복속도는 센서로 할당된 전류소모를 줄일 수 있다.

실제에서는 이같은 타입의 전력절약이 도 7 에 따른 제어유닛에서 제한없이 가능하며, 상기 도 7 은 도 6 에 따른 기능범위 및 아키텍쳐를 갖는 반도체 회로(200)를 포함한다. 이같은 목적을 위해 마이크로제어기(21)에서의 상응하는 제어출력(32H 또는 32L)(WUPPH 또는 WUPPL)을 할당하고 이들을 소프트웨어에 의해 제어하는 것만이 필요할 뿐이다.

설명의 목적으로 스위칭 요소(7.5 및 7.7)는 실제로 전위 VBATT 전위 GND 각각을 이들의 출력(7.2 및 7.3) 각각으로 스위치시키는 스위치일 필요는 없다. 오히려 이들 요소들은 상기 마이크로제어기의 부분에서 구동되는 경우에 최대 전류로써 전류 I_WH및 I_WL를 제공하는 전류소스의 구동기로 똑같이 출력될 수 있다.

대비에 의하면 하기에서 설명될 반도체 회로(200)의 개발은 한 제어유닛의 응용특정 웨이크-업 준비의 경우에 또다른 전력절약뿐 아니라 추가로 웨이크-업 신호대 잡음비에서 그리고 또한 제어유닛내에서 내부적으로 방해가 발생되는 경우에 자료보호(즉 버스를 통한 영향을 갖지 않는)에서의 개선을 제공한다. 이들은 한편으로는 도 5 및 6 으로부터의 웨이크-업 확장기(165)와 관련한 것이며 다른 한편으로는 도 6 으로부터의 전압 레귤레이터(20)와 관련하고 도 16 에서의 기능블럭 도표내에 포함된다.

도 5 및 9 를 출발점으로 하여 회로(200)의 첫번째 개선이 도 10 에 따른 한 상응하는 제어유닛의 유사한 점을 갖는 기능블럭도로 부터 이해될 수 있다.

따라서 한 웨이크-업 확장기(165')가 제공되며, 이는 제어가능 전자스위치 또는 제어가능 전류소스(165.3 또는 165.4)를 포함한다. 상기 제어가능 전자스위치 또는 제어가능 전류소스는 따라서 도 9 에서의 상응하는 스위칭 요소(7.5 및 7.7) 각각을 대신하는 것이다. 요소(165.3 및 165.4)는 따라서 가령 전위 VBATT 전위 GND 각각을 이들의 출력(7.2 및 7.3) 각각으로 스위치시킬 수 있다. 이들 요소들은 똑같이 웨이크-업 확장기에서 상응하는 구동의 경우에 최대 전류로써 전류 I_WH및 I_WL을 제공한다.

여기에서도 입력(7.1) WUPIN_1에서 WUPIN_4는 도 5 에서의 웨이크-업 입력에 해당한다. 상기 버스바아(7.2 및 7.3)로 부터 전압을 공급받는 상기 응용영역에서의 웨이크-업 센서로 부터의 웨이크-업 신호는 상기 입력을 통해 되보내진다. 출력 WUPPH 및 웨이크-업 입력 WUPIN_1 사이의 그리고 출력 WUPPL 및 웨이크-업 입력 WUPIN_4 사이의 점선으로 표시된 연결(7.8 및 7.9)은 이 경우에 전류소스(165.3 및 165.4) 각각의 상기 언급된 경우에서 버스바아 7.2가 7.1로 부터의 입력 WUPIN_1 로 직접 전기적으로 연결되며 버스바아 7.3이 7.1로 부터의 입력 WUPIN_4로 직접 전기적으로 연결됨을 나타내도록 된다. 각 경우에 필요한 모든 것은 상기 응용영역내에 접지 GND 또는 UBATT 에 연결된 관련된 센서로 단일의 전기적 연결선 WUPIN_1및 WUPIN_4이며 이때 웨이크-업 전류 I_WH및 I_WL각각은 입력 WUPIN_1 및 WUPIN_4 에 대한 관련된 센서 또는 웨이크-업 확장기(165')의 내부입력회로에 의해 센서상태에 따라 택하여지고 후자의 경우에서는 평가의 목적을 위해 사용된다. 이같은 경우에 상기 점선은 도 9 에 관련하여 설명된 바와 같은 응용영역으로 부터의 피이드백 기능이 없고 본 발명에 따른 회로(200)가 같은 디자인을 갖도록 된다면 상기 확장기(165')의 안쪽에 똑같이 제공될 수 있으며 가능한한 가장 작은 수의 외부단자를 갖게 된다.

상기 확장기(165')는 한개 이상의 타이머(165.1) 및 한개 이상의 리세트가능 저장 셀 또는 레지스터(165.2)를 포함한다. 상기 타이머는 자동타이머이거나 감시기 회로(164)에 의해 제어되는 타이머일 수 있다((164 및 165') 사이의 상응하는 동작연결(164a)은 여기서 생략되나 도 16 에서는 표시된다). 확장기(165')(IC3) 및 송수신기(100/100')(IC2)는 보다 복잡한 회로기능(100.11)을 형성하도록 결합된다.

저장셀 또는 상기 저장 레지스터(165.2)의 상태는 경로(32a)를 통하여 마이크로제어기(21)의 웨이크-업 상태 입력(32.3)(WST)으로 전달될 수 있다. 이같은 저장셀 또는 이같은 레지스터는 연결(32b)을 통하여 마이크로제어기(21)의 리세트 출력(32.4)으로 부터 리세트될 수 있다. 출력측에서는 확장기(165')가 레지스터(20) 및 감시기(164)의 ENA/NINH 입력(20.3 및 164.3)으로 연결될 수 있다. 또한 출력측에서는 그것이 송수신기(100/100')의 출력(4)과 결합될 수도 있다. 도 12 및 13 에 따른 응용 특정 웨이크-업 준비에서의 동작은 이들의 방법에 의해 가능하다.

타이머(165.1)의 제어에 의해 확장기(165')는 출력(7.2 및 7.3)중 적어도 하나를 제어가능 스위치(165.3 및 165.4)중 한개 이상의 상응하는 구동에 의해 VBATT 또는 접지 GND 각각으로 연결시킨다. 그 결과로 감지전류 I_WH및 I_WL각각이 흐를 수 있다. 10-20㎃ 크기의 전류는 본예에서 채택된다. 이같은 경우에 상기의 연결은 20ms의 시간간격으로 발생된다. 상기 스위칭 타임은 가령 500㎲ 에 불과하다. 확장기(165')를 통해 응용특정 웨이크-업 준비에서 상응하는 한 제어유닛에 의해 택해진 동작전류는 산술수단으로서 단지 0.5㎃에 달할 수 있다.

도 13 에 따라, 상기의 평가는 다음과 같이 발생될 수 있다. 20ms의 시간간격으로 가령 입력 WUPIN_1(7.1)로 연결된 한 스위치 그리고 접지 GND 에 대한 스위치가 가령 (165.3)과 상기 스위치사이의 전류경로과정에서 배치된 레지스터(여기서는 도시되지 않음)를 통하여 신호 WUPPH에 의해 조사되어진다. 이 경우에 상기 신호 WUPPH는 지속시간 t_w를 갖는 매우 짧은 펄스이다. 신호 WUPPH 이상에서는 상기 스위치에 걸리는 전압이 초기에 개방된 상태로 그 다음에 폐쇄된 상태(접지 GND 에 대하여)로 도시된다. 순간 t₀후 약 7ms가 경과한 뒤에 스위치는 개방된 상태에서 폐쇄된 상태로 변경되며 결과적으로 웨이크-업 입력 WUPIN_1 에서의 전위가 "H" 로부터 "L"로 변경된다. 확장기(165')의 논리배치는 활동하는 웨이크-업 신호로서 입력 WUPIN_1에서 상태 "L"을 나타낸다. 신호 WUPPH 아래에는 저장셀 또는 저장 레지스터(165.2)를 부하로 갖는 판독클럭 펄스가 도시된다. 상기 신호 아래에서는 일례로서 라인(4)을 통하여 마이크로제어기(21)로 확장기(165')에 의해 간섭신호 INT출력이 도시된다. 350㎲의 길이를 갖는 판독펄스가 본원 명세서에서 기본으로서 택하여지며 가령 각 경우에 실제 상태 습득은 약 250㎲의 설정시간이 경과된 뒤에 발생된다.

아래의 테이블 라인(1)은 순간 t₀, t₁, t₂등에서 각각 판독된 상태를 도시하며 라인(2)은 이들 시간에서 가정된 저장 레지스터(165.2)에서의 저장셀의 상태를 도시하고 라인(3)은 이들로 부터 유도된 INT 신호의 논리수준을 도시하고 이 경우에 전위 "H→L"는 일례로써 웨이크-업 트리거 간섭신호 에지를 나타낸다.

순간 t₀에서 상태 "H"는 판독되며 순간 t₁에서 새로운 상태 "L"이 판독되고(처음으로) N 저장셀의 첫번째내로 판독된다. 이같은 경우 후에서야 비로소 일례로서 순간 t₂에서 상태 "L"의 제 2 읽어들이기가 저장 레지스터(165.2)에서의 N번째 마지막 저장셀로 기록되고 결과적으로 INT 상태 "H"가 상태 "L"에 의해 대체되게 된다.

웨이크-업 입력 WUPIN_1 에서의 상태변경과 상기 저장에서의 평가 사이에 경과한 시간 t_d가 따라서 샘플링기간 t_s보다 긴 것으로 선택될 수 있다. 이는 간단한 샘플링과 비교할 때 스위치 바운싱 또는 전자기 간섭 때문에 가짜의 신호에 대한 신호대 잡음의 비를 증가시킨다. 이같은 목적을 위해 만약 관련된 지연이 허용된다면 읽어들이기가 계속해서 두 번이상 실시될 때까지는 상태 "L"가 저장되지 않도록 하는 것이 가능하다. 이같은 "디지탈 필터링"의 정도는 숫자 N 으로 규정되며 이는 습득의 진실상태가 평가목적을 위해 저장으로 기록될 때까지 얼마나 자주 웨이크-업 사건이 계속해서 습득되어야 하는가를 명시하며 이때 N = INTEGER ((t_d/t_s)+1)이다. 이같은 경우에 샘플링 주기 t_s는 상기의 수에 영향을 미친다. 상기 샘플링 주기는 확장기(165')의 타이머(165.1)에 의해 유도될 수 있으며 혹은 상기 확장기가 (164a)를 통하여 감시기 기능(164)으로 부터 시간 또는 주파수 기준 신호를 공급받는다면 감시기 기능(164)의 내부기준 신호주기와 일시적으로 상호 연결된다. 본 발명은 상기 설명된 숫자 N가 특정 응용 요구에 따라 WUPIN 입력(7.1)중 적어도 하나에 대하여 프로그램 가능하다는 경우를 포함한다.

그러나 실제에서는 N = 1 (직접샘플링)의 경우에도 가령 이같은 경우에 350㎲의 판독시간내 습득순간의 적절한 선택이 신호대 잡음비를 이미 최적으로 할 수 있다는 것이 밝혀졌으며 그 결과로 반복적으로 동일한, 새로운 판독결과의 입증에 의한 필터링은 많은 응용에서 필요하지 않다.

이같은 개발이 높은 간섭면제와 함께 전력전략이 달성될 수 있도록 함은 명백한 사실이다.

이는 아래의 이유를 가진다. 즉 스위치온 신호가 송수신기(100/100')에 의해 전압조절로 적용되는 한, 즉 예를 들자면 송수신기(100/100')의 동작모드 STANDBY에서, 상승하는 웨이크-업 신호에만 도 5 에 따른 웨이크-업 확장기(165)가 사용될 수 있으며, 이같은 경우에, 마이크로제어기(21)의 사용없이 웨이크-업 확장기(165)가 사용될 수 있으며, 이같은 경우에, 마이크로제어기(21)의 사용없이 웨이크-업 신호가 항상 샘플링되어, 결과적으로 상기 신호의 샘플링 및 식별중에는 완전히 전력을 공급받을 수 없게 될 수 있기 때문이다.

그럼에도 불구하고, 상기 마이크로제어기는 낮은 전력 또는 차단모드로 도 5 에서처럼 전력을 공급받을 수 있으며 이같은 모드로 부터 필요하다면 감시기 기능(164)에 의해 이미 디지탈식으로 사전에 필터된 상기에서 설명된 바와 같은 한 웨이크-업 신호를 입력(32.3)에서 읽어들이기 위한 목적으로 이같은 목적을 위해 충분한 동작준비상태로 전이된다.

한 개나 모든 입력(7.1)에 대해 가령, 응답 극성, 응답 타입(레벨 민감/에지민감), 히스테리시스 및 트리거 임계와 같은 숫자 N 및 웨이크-업 확장기(165')의 남아있는 기능적 특성이 이 경우에 제공되며, 이들은 선택가능하며 프로그램 가능하도록 제공된다. 이 경우에 반도체 회로(200)의 특수한 프로그래밍 수단이 일회프로그램을 가능하게 할 수 있으며, 상기 반도체 회로는 선택적으로 인터페이스(166) 및 직렬 통신경로(210,201'1)를 통하여 한개 이상의 마이크로제어기(21,21')로 초기화될 수 있게 된다.

도 14 는 기능블럭도로서 보다 복잡한 레귤레이터 유닛(20')을 형성하기 위해 레귤레이터(20)를 개발한 것이다. 이는 두 개의 독립된 레귤레이터(20U 및 20A)를 포함하는 한도에서 확장된다. 상기 레귤레이터(20U)는 칩 입력단자(20.1)에서 전위 VBATT로부터 제 1 칩출력단자(20.2.1)에서 마이크로제어기(21)를 위해 제 1동작전압 VCC_U을 발생시킨다. 이는 가령 20 …50㎃의 더욱더 작은 최대 출력전류 I_Umax를 위해 만들어지는 것이 바람직하다.

레귤레이터(20A)는 VBATT 로 부터 제 2 칩출력단자(20.2.2)에서 관련된 제어유닛의 적어도 모든 남아있는 논리회로에 대하여 제 2 동작전압 VCC_A를 발생시킨다. 이는 가령 100…300㎃ 의 더욱더 큰 최대 출력전류 I_Amax를 위해 만들어지는 것이 바람직하다.

상기 레귤레이터(20U 및 20A)는 회로 및 기능 모두의 관점에서 서로 독립되어 있다. 그러나 이들은 서로 결합하여 혹은 기능적인 동작연결로 전자제어하에서 스위치 오프 되기도 하고 스위치 온 될수도 있다. 이같은 경우에 레귤레이터(20U)는 처음으로 스위치 온 되고 마지막으로 스위치 오프 되는 것으로 제공될 수 있다. 이같은 레귤레이터는 선형 레귤레이터로 만들어지는 것이 바람직하다. 레귤레이터(20A)는 선형 레귤레이터로서 또는 하기에서 설명되는 바와 같이 스위치된 모드 레귤레이터로서 만들어질 수 있다. 반도체 회로(200)가 전체적으로 열에 의해 과부하되지 않으며 상응하는 제어유닛의 에너지 효율이 심각하게 손상을 받지 않으면서, 더욱 높은 공급전위 VBATT 로 부터의 응용에 의해 요구된 공급전력(VCC_A× I_A)을 유도할 수 있다.

결함에 의해 발생된 과부하가 있는 경우에, 도 15 에 따르는 감독 및 열적 제어 방식으로 스위치 오프되어질 두개의 레귤레이터를 본 발명이 추가로 제공한다. 이같은 설명에서 기술개발에 따라, 마이크로제어기를 위한 논리공급전압 VCC_U가 관련 제어유닛의 남아있는 전자장치의 논리공급전압 VCC_A보다 낮다는 것은 이미가정된 바 있다. 상기 공급전압 VCC_U에 대한 차단 온도 T_SDU는 공급전압 VCC_A에 대한 차단온도 T_SDA보다 높게 정해진다. 칩기판을 통한 두 레귤레이터의 열적결합이 있는 경우에, 상기 레귤레이터(20A)의 모든 가능한 과부하 상태하에서 그러나 정해진 한계온도 T_LIM이하는 아닌 상태에서 상기 레귤레이터(20U)가 스위치 오프될 수 있음을 본 발명이 보장한다.

상기와 같은 개발은 상기 응용 영역내에서 발생하는 간섭 및 과부하 전원의 경우에 조차 마이크로제어기(21)가 짧은 시간동안 단자(20.2.1)로 부터 전압 VCC_U를 공급받을 수 있도록 하여 마이크로제어기가 자신의 EEPROM 에서 현재의 자료를 아직도 저장할 수 있도록 한다. 따라서 이같은 보호개념은, 결함으로 인해 과도하게 높은 전류흐름이 각 경우에 전압 레귤레이터(20A)에 의해 공급되어지는 컴포넌트에 의해 발생된다는 사실을 기초로 한 것이다. 이는 마이크로제어기의 과도하게 높은 전류흐름 I_U가 오기능으로 부터 기인되며 일반적으로 이같은 오기능은 항상 자료를 더 이상 저장할 수 있는 가능성이 없음을 포함한다.

도 16 에 따른 기능블럭도는 상기 설명된 개발에 의해 확장된 반도체 회로(200)를 설명한다. 상기 웨이크-업 확장기(165')는 일례로서 WUPPH 전류 펄스를 출력시키기 위한 단 하나의 출력(7.2)을 가진다. 일례로서 리세트 및 감시기 기능(164)은 그것이 서로 독립적으로 적어도 두 개의 마이크로제어기를 리세트할 수 있으며 또한 두 개의 각기 다른 금지신호 ININF1 및 INIF2를 출력시킬 수 있을 정도로 확장된다. 연결(164a)은 가령 앞서 이미 설명된 바와 같은 시간결정신호에 대하여 리세트/감시기 기능(164)과 웨이크-업 확장기(165)사이의 동작연결을 나타낸다. 이같은 경우에도 역시 웨이크-업 확장기(165')와 버스 송수신기(100/100')는 더욱 복잡한 회로기능(100.11)을 형성하도록 결합된다.

송수신기(100/100')의 블럭(110)의 전압모니터기능(도 3 과 관련하여 상기 설명되며 #에서 상세히 설명된)은 이 경우에 예를 들어 리세트/감시기 기능(164)에 의해 전체적으로 실현된다. 그러나 이는 SPI 아키텍쳐 때문이 아니라 강제적인 것은 아니다. 개별기능이 칩배치에서 해결되는 정도에 따라 출력 전압 VCC_U및 VCC_A는 마찬가지로 요구조건에 따라 송수신기(100/100')로 할당된 상응하는 확장된 블럭(110)에 의해 마찬가지로 모니터될 수 있다.

도 17 은 반도체 기판의 상응하는 기능할당을 설명한다. 물론 집적의 과정에서 개별기능들은 서로 교차되는 방식으로 부분적으로 실현될 수 있기도 하다. 도 18-20 은 이를 일례로서 명백하게 한다.

따라서 도 18 에 따라 견고함의 관점으로 부터 열적으로 최적화되고 필요에 따라 모니터될 수 있는 단일 전력셀 PC내 외부의 웨이크-업 센서의 클럭된 에너지 공급을 위해, WUPPH 신호를 출력시키기 위한 웨이크-업 확장기(165')의 한개 이상의 제어가능 스위치(165.3)와 레귤레이터(20U)와 (20A)의 작동요소로서 가령 직렬 통과 트랜지스터 T₁및 T₂를 실현하는 것이 가능하다.

상기의 사실은 한 상응하는 회로의 위상적 최적화에 대하여 감시기 및 타이머기능을 리세트하는데도 똑같이 적용된다.

또한 도 19 및 도 20 에 따라 상기 언급된 전력셀 PC 의 활동적 요소들은 동일하게 구성된 구조 또는 같은 전도타입을 갖는 요소로 제한되지 않는다. 오히려 각기 다른 구조 및 각기 다른 전도 타입을 갖는 요소가 사용될 수 있으며 일례로서 클럭 스위치(165.3')를 위해서는 FET 구조 그리고 선형 레귤레이터를 위해서는 양극형 구조, 또는 선형 레귤레이터 또는 스위치모드 레귤레이터가 혼합된 것에 대해서는 양극형 및 FET 구조가 사용될 수 있다.

이점과 관련하여 또다른 개발 세부사항으로서 도 21 은 회로(200)의 범용적용가능성에 대한 전압 조절기능(20')의 회로도를 도시한다. 이미 알려진 칩단자위에 반도체 회로(200)는 이같은 목적을 위해 또다른 칩단자(20A4, 20A6, 20A8, 20A10, 20A11, 20U2 및 20U4)를 가진다. 또한 특수한(SPI-해결된) 단자 1 이 제공될 수 있다.

이같은 경우에 일례로서, 공급전압 VCC_U에 대한 양극형 직렬 통과 트랜지스터 T₁을 포함(선호됨)하는 레귤레이터(20U)는 선형 레귤레이터로 설계되고, 그리고 공급전압 VCC_A에 대한 전계효과 트랜지스터 T₂를 포함하는 레귤레이터(20A)는 프로그램가능한 다수 모드 레귤레이터로 설계된다. 레귤레이터(20U)는 스위치 모드 레귤레이터로서 실현될 수 있기도 하다. 이 경우는 도면에 기재되지 않으며 아래에 설명되지도 않는다. 왜냐하면, 스위치 모드 레귤레이터로서 레귤레이터(20A)와 관련하여 하기에 설명된 모든 것들이 스위치 모드 레귤레이터로 설계된 상응하는 레귤레이터(20U)로 역시 적용될 수 있기 때문이다. 세 개 이상의 마이크로제어기를 갖춘 제어 유닛이나 상당한 전류요구를 갖는 제어기 외부 논리기능의 경우, 또는 이와 같이하여 선택적으로 구성된 제어유닛이 특히 넓은 입력전압 범위내에서 동작될 수 있을 경우, 스위치 모드 레귤레이터로서의 설계가 장점이 될 수 있다. 그러나 특히 간섭 유도의 결여로 인한 그 장점이 특히 비용절감된 유닛 디자인을 가능하게 함에 따라, 한 개나 두개의 마이크로제어기에 전압을 공급하기 위해 선형 레귤레이터가 사용된다. 상기 레귤레이터(20A 및 20U)는 트랜지스터 T₁및 T₂의 전위일치구동을 위한 공지된 바이어스 요소 다시 말해서 전압 디바이더, 오프셋 소스 또는 전압 펌프 등을 추가로 포함한다.

또한 스위치 온 및 스위치 오프 제어(20C)는 레귤레이터의 ENA 입력에서 각 경우에 분리하여 작용하는 레귤레이터(20U 및 20A)를 위해 제공되며 일례로서 SPI 버스(166.5)를 통해 어드레스될 수 있다. 이같은 경우에 상기의 스위치 오프 제어는 일례로서 회로(200)의 추가 단자 1 에서 핀신호 신호 ENA/NINH를 제공한다.

스텝다운 스위치 모드 레귤레이터(Buck Switch Mode)로서의 동작을 위한 레귤레이터(20A)의 프로그래밍 및 외부 회로가 일례로서 도시된다. 이같은 목적을 위해 단자(20.2.2)에서 회로는 프리휠링 다이오드(20A2)까지로 외부로 연결되며 상기 다이오드는 접지 GND 에 대하여 연결되고 출력측에서 저장 콘덴서(161.2)에 작용하며 전압 VCC_A가 상기 저장 콘덴서위에서 탭될 수 있는 저장 인덕터(20A3)에 연결된다. 스텝다운 레귤레이터의 이같은 구성은 상응하는 한 제어유닛이 극도의 온도파동으로 노출되는 때 우수한 것으로 입증이 되는데 이는 이같은 레귤레이터가 저장 콘덴서(161.2)에 최소한의 부하를 적용시키기 때문이다. 이는 이같은 낮은 부하정도는 상응하는 콘덴서의 가능한 가장 긴 수명을 보장케 한다. 이 경우에 적절한 (전해) 콘덴서는 부하에 따라 마이크로제어기 또는 본 발명에 따른 회로보다 상당히 짧은 MTBF를 달성시킬 수 있기 때문에 그와 같은 레귤레이터는 궁극적으로 본 발명에 따른 회로를 가지는 제어유닛의 이용가능성을 최대로 한다.

일례로서 이 경우에 MOSFET 트랜지스터인 조정 트랜지스터의 제어가능 경로가 회로(200)의 단자(24.2.2)와 (20.1) 사이에서 단일 칩으로 연결되며 상기의 트랜지스터는 게이트측에서 VCC_A를 습득하기 위해 입력 SENSE를 가지는 레귤레이터(20A)에 의해 구동된다.

이와 같은 스위치 온 및 스위치 오프 제어는 레귤레이터(20U 및 20A)의 시변스위칭 온 및 오프(상기에서 이미 설명된)를 일체로서 제공할 수 있으며 적절하다면 지연된 레귤레이터(20U)의 열차단을 제공할 수 있기도 하다. SPI-해결방식으로 단자 1 에서 픽오프될 수 있는 ENA/NINH 신호는 상기 언급된 외부의 레귤레이터(20U 및 20A)의 제어경우에 (상기 응용영역에서) 또다른 전력절약 제어목적을 위해 중요하다.

본 발명의 경우에 레귤레이터(20A)는 외부조정 트랜지스터 T₂' 의 선택적 구동을 위한 한 출력 EXDRV, 내부 또는 외부 조정 트랜지스터를 갖는 모드의 프로그래밍을 위한 입력 MODEA, 선형 또는 스위치 모드 레귤레이터로서 모드의 프로그래밍을 위한 입력 MODEB 그리고 상기 레귤레이터를 스위칭 오프 및 스위칭 온 하기 위한 앞서 공지된 입력 ENA를 갖는다.

마찬가지로 상기 레귤레이터(20U)는 실제의 양으로서 VCC_U를 획득하기 위한 하나의 입력 SENSE 그리고 또한 출력 압력 VCC_U의 프로그래밍을 위한 두 개의 입력 VP1 및 VP2를 가진다.

상기 레귤레이터(20A)의 출력 EXTRV 는 경로(20A5)를 통하여 회로단자(20A4)에 연결되고 입력 MODEA 는 경로(20A7)를 통하여 프로그래밍 단자(20A6)에 연결되며 입력 MODEB 는 경로(20A9)를 통하여 프로그래밍 단자(20A8)에 연결되고 그리고 입력 VP 는 프로그래밍 단자(20A10)에 연결된다.

상기 레귤레이터(20U)의 입력 VP1 은 경로(20A11)를 통하여 프로그래밍 단자(20U2)에 연결되고 입력 VP2 는 경로(20U3)를 통하여 프로그래밍 단자(20U4)에 연결되며 그리고 SENSE 입력은 회로(200)의 단자(20A11)에 연결된다. 상기 단자는 회로(200)의 외부에서 저장 인덕터(20A3)와 저장 콘덴서(161.2) 사이의 접합점에 연결된다.

본 경우에서 일례로서 접지 GND 로의 단자(20A6)의 외부연결은 내부 조정 트랜지스터 T₂로 고정되고 접지 GND 로의 단자(20A8)의 외부연결은 그 동작 모드를 스위치 모드 레귤레이터로 고정시킨다.

이와 대비하여 레귤레이터(20U)의 경우에는 접지 GND 로의 두 단자 20U2 및 20U4 의 외부연결이 레귤레이터의 출력전압을 VCC_U= 5볼트로 고정시키며 VBATT 로의 단자(20U2) 및 접지 GND 로의 단자(20U4)의 연결은 이를 3.3볼트로 고정시키고 접지 GND 로의 단자(20U2) 및 VBATT로의 단자(20U4)의 연결은 이를 3.0볼트로 고정시키며 그리고 VBATT 로의 두 단자 20U2 및 20U4 의 연결은 이를 2.8 또는 2.4볼트로 고정시킨다(이들 전압 값은 예로서 정해진 것으로 이해되어야 한다).

레귤레이터(20A)에 대한 출력 전압 VCC_A의 상응하는 프로그램 가능성은 도 22 에서 더욱더 설명된다.

이와 같은 개발은 반도체 회로(200)를 다양한 각기 다른 기술의 각기 다른 마이크로제어기(21)의 각기 다른 공급 요구에 간단한 방식으로 적용될 수 있도록 한다. 본 발명의 범위는 상기 회로의 그와 같은 외부 핀 프로그래밍뿐 아니라 SPI 경로(숨겨진 일회 핀 프로그래밍 HOTPP)를 통하여 상응하는 프로그래밍 유닛을 이용한 특별한 내부수난에 의해 가능하게 될 수도 있는 퓨우즈 또는 퓨우즈 불필요 프로그래밍을 이용한 상기 회로의 상응하는 비휘발성의 일회 고정 프로그래밍까지도 똑같이 포함하는 것으로 이해된다.

상기 프로그래밍 단자는 다음과 같이 이해될 수 있기도 하다. 이 경우에 포함될 수 있는 것은, 정상적인 외부로 부터 연결가능한 회로단자 또는 가령 본드 프로그래밍이나 퓨우즈 또는 퓨우즈 불필요 단자를 위한 반도체 웨이퍼상의 외부에서 접근 불가능한 프로그래밍 단자이다.

도 22 는 레귤레이터(20A)의 증가된 출력 전류 I_A를 갖는 스위치 모드에 대한 더욱 개발된 세부사항 및 선택적 회로(200)의 외부 회로를 도시한 것이다.

상기 레귤레이터(20A)의 선택적 동작 모드는 한 외부의 조정 트랜지스터 T₂'를 갖는 것으로 도시된다. 이같은 동작모드를 위하여 단자(20A6)는 전위 VBATT 에 연결되며 단자(20A8)는 접지 GND 에 연결되고 마찬가지로 VBATT 로의 20A8의 연결은 선형 레귤레이터로서 T2'와의 접합에서 레귤레이터(20A)의 동작모드를 고정시킨다.

또한 출력전압 VCC_A를 위한 프로그래밍 입력(20A10)은 회로(200)에서 표시되며 상기 회로의 입력은 일례로서 접지 GND 에 연결되어 가령 VCC_A를 3.3볼트로 고정시키도록 하고 전위 VBATT 로의 연결 또는 가령 출력 전압 VCC_U를 가지는 단자(20.2.1)로의 연결은 출력전압 VCC_A를 5볼트로 고정시킬 수 있다.

프리휠링 다이오드(20A2')는 마찬가지로 스텝다운 스위치 모드 조정을 위해 회로(200)의 반도체 기판상에서 만들어지며 이같은 다이오드가 회로(200)의 또다른 두 단자(20A12 및 20A13)에 연결됨이 가능하다. 선택적으로 만약 적절하다면 회로내부방식으로 또는 단일칩에서 두 전극중 적어도 하나에 의해 칩단자(20.2.2) 또는 특정 칩단자(13.1)에 연결될 수도 있다. 관련된 제어유닛에서 전류를 전달할 수 있는 시스템 GND 는 도 28 및 도 30 과 관련하여 하기에서 설명되는 바와 같이 중앙접지(적용접지)에 연결된다.

이같은 회로내부 또는 단일칩(다수) 연결의 어느 것을 사용하는가 하는 것은 반도체 회로의 실현기술에 달려있다. 어떤 경우에서든 반도체 회로(200)에서의 개별단자의 배치뿐 아니라 위상 및 열적 칩과의 상호작용으로 상응하는 연결이 SLEEP 모드 외측의 동작조건하에서 송수신기(100, 100')의 수신블럭(120 또는 120')에서 스위칭 스파이크의 가능한한 가장 높은 억압을 제공한다.

바람직하게는 한 내부의 프로휠링 다이오드(20A2')가 가령 100㎃까지의 낮은 출력전류를 위해 사용할 수 있도록 제공될 수 있다. 또한 내부 프로휠링 다이오드(20A2')의 두 전극중 하나에 연결된 한개 이상의 단자 핀이 회로의 단자 핀(20.2.2 또는 13.1)에 바로 인접하여 배치될 수 있으므로써, 가능한한 최소의 누설인덕턴스를 갖는 회로를 장착하는 과정에서 상응하는 제어유닛의 프린트회로기판의 적절한 디자인에 의해 내부 프로휠링 다이오드의 연결을 가능하게 한다. 가령 한 내부의 절연된 프리휠링 다이오드(20A2')는 이와 같이하여 단자 핀(20.2.2 및 20A12) 그리고 단자 핀(13.1 및 20A6)을 위해 프린트회로기판 일측상에서 각 경우에 공통의 연속된 한 단자경로를 제공함으로써 연결될 수 있으며 한 외부 프리휠링 다이오드(20A2)와의 동작을 위해 단지 한개 이상의 그와 같은 단자경로가 두 개의 개별경로로 분해되어질 것이다.

본 발명의 범위는 낮은 출력전류를 위해 제어된 전자프리휠링 스위치 가령 전력 MOS 트랜지스터에 의해 한 내부 프리휠링 다이오드를 대체시킴을 포함하며 이때 상기 트랜지스터는 레귤레이터(20A)(제어된 동기식 밸브)에 의해 전류밀기위상(current thrust phases)중에 턴온되며 그러나 이는 당해 도면에서 더욱더 상세히 설명되지는 않는다. 이와 같은 개발의 경우에 반도체 칩에서 일어나며 이로부터 분산되어지게 되는 열적 전력 손실은 최소화 될 수 있다.

한 외부 스위칭 트랜지스터를 갖는 동작구성을 사용하여 도 22 는 어떻게 충분히 높은 신호대 잡음비가 더욱 높은 출력전류를 가지면서 송수신기(100/100')의 수신블럭(120 또는 120')에서 달성될 수 있는가를 더욱더 설명한다. 입력측에서의 상기 저장 콘덴서(161.4)는 이 경우에 회로(200)의 칩단자(20.1)의 단자 핀에 직접 연결된다. 게이트에 의해 칩단자(20A4)에 동작할 수 있도록 연결되며 제 1 스위칭 경로 단자에 의해 저장 콘덴서(161.4)에 동작할 수 있도록 연결되는 POWER FET 는 제 2 스위칭 경로 단자를 갖는 한 공급노드 SN 으로 전력을 공급한다.

상기 공급 노드 SN 은 한편으로는 외부 프리휠링 다이오드(20A2)의 한 전극 및 저장 인덕터(20A3)의 제 1 단자에 연결되고 관련된 제어유닛의 프린트회로기판상의 특수 경로 CP를 통하여 반도체 회로(200)의 단자(20.2.2)로 연결된다. 저장 콘덴서(161.2) 및 도시되진 않았지만 레귤레이터(20A)의 입력 SENSE 는 상기 저장 인덕터(20A3)의 제 2 단자에 연결된다. 프리휠링 다이오드(10A2) 및 저장 콘덴서(161.2) 모두의 각각의 다른 단자는 반도체 회로(200)상의 단자(13.1)로 직접 연결되며 같은 장소에서 또한 상기 제어유닛의 중앙 접지(적용 접지) 시스템 GND 에도 연결된다.

이같은 경우에 높은 전류를 갖는 스위칭 스파이크는 회로(200)의 칩기판을 향하지 않고 이를 통과하게 되는데 이는 반도체 기판 외측에서의 효과적인 프리휠링 다이오드(20A2)가 노드 SN 으로 부터 인덕터(20A3)의 저장전류를 방전하기 때문이다. 이는 반도체 기판의 전자기 간섭 부하를 최저로 유지시킬 수 있기 위한 선결조건이며 이는 반도체 회로(200)를 지니는 상응하는 제어유닛의 프린트회로기판의적절한 디자인에 의해 만들어질 수 있다. 가령 바람직한 방법으로, 노드 SN 이 (a) 자기차단 표면에 의해 반도체 회로로부터 떨어져 있도록 하고 그리고 (b) 상기 프린트회로기판상의 회로(200) 주위에서 흐르는 간섭주파수에서 전류 흐름의 자기 소멸영역에 놓이도록 하여,경로 CP 및 노드 SN 이 상기 프린트회로 기판상에서 위상학적으로 크기와 위치가 정하여 질 수 있다.

그러나 그와 같은 EMC-최적연결 환경에서 회로를 사용함으로써 스위치 모드 레귤레이터의 간섭에 대하여 송수신기(100, 100')의 수신블럭(120 또는 120')의 충분한 절연을 실현시킬 수 있는 것뿐만 아니다. 이와 같이하여 상기 전압이 가령 단지 2.8 또는 2.4볼트인 때에도 비교적 높은 필터링 배치 없이 상기 마이크로제어기(21)의 높은 기능적 신호대 잡음비를 위해 매우 낮은 간섭으로 선형조정에 의해 얻어질 수 있는 공급전압 VCC_U를 사용하는 것이 또한 가능하다.

본 발명의 범위내에서 이같은 다중모드 레귤레이터는, 가령 외부 트랜지스터 T₂'(아이들 플로트)와 함께 동작하는 경우에 내부 트랜지스터 T_2를작동시키지 않도록 선형 또는 스위치 모드 레귤레이터와 같은 선택적 동작 모드를 위해서 뿐 아니라 내부 또는 외부 조정 트랜지스터와 함께 동작하는 선택적 동작모드를 위해 필요한 모든 스위칭 및 바이어스 수단을 포함한다.

또다른 개발로서 이같은 다중모드 레귤레이터는 추가로 선형 레귤레이터로써 트랜지스터 T₂의 동작경우에 회로단자(20A11) 및 회로단자(20.2.2) 사이의 단락회로를 만들 수 있는 제어가능한 스위치를 추가로 포함한다. 이는 단자(20A8)가 프로그래밍 단자로써뿐 아니라 공급전압 VCC_A의 상응하여 줄어든 신호대 잡음비와 함께 스위치 모드로 단지 일시적으로 증가된 전류출력을 위해 선형 및 스위치 모드사이에서 레귤레이터(20A)의 바람직한 변환을 위해 사용되고자 하는때 사용될 수 있다. 이같은 세부사항은 버스트 모드에서 동시로 때때로 반복되어야 하는 전기적 작동기 또는 다른 부하와 함께 제어유닛에서 사용될 수 있다.

본 발명은 도 21 및 22에서 설명된 바와 같은 MOSFET 스위칭 트랜지스터 T₂또는 T₂' 의 채널형태로 제한되지 않는다. 오히려 상보형 채널타입이 사용될 수 있기도 하다. 본 발명의 범위내에는 적어도 레귤레이터(20A)가 필요한 전압 펌프수단을 포함한다.

전압조정(20')의 상기 설명된 아키텍쳐는 가령 이동수단의 단일칩 전기 네트워크에서 12 내지 48볼트의 특히 넓은 입력전압 범위 VBATT를 가능하게 한다. 뿐만 아니라 이는 상응하는 제어유닛의 정지전류 요구를 넓은 입력전압 범위내 최소로 유지시키기 위해 적합하다.

이는 250㎃의 출력전류에 대하여 적절한 스위치 모드 레귤레이터가 최대 출력전류에 대하여 최대 300㎽만의 총 전력손실이 있는때에 최대 20 내지 40㎂만의 정지전류를 위해 만들어질 수 있기 때문에 가능하다.

한 특수 레귤레이터(20U)로 부터의 마이크로제어기(21)의 전력공급은 적용영역으로 부터 흘러들어가는 간섭에 대하여 상기 마이크로제어기의 리버스 절연을 불가피하게 증가시킨다는 것은 도 23 으로 부터 명백하게 된다.

이점과 관련하여 두 콘덴서(161.1 및 161.2)내로 도 2 및 도 5 에서의 저장 콘덴서(161)가 나누어짐은 중요한 역할을 한다. 더구나 상기 레귤레이터(20U)의 더욱 높은 스위치 오프 온도 T_SDU의 상기 설명된 개념과 관련하여 인터페이스(163)에 의해서만 사용될 수 있는 부분(161.2)과 마이크로제어기(21)에 의해서만 사용될 수 있는 부분(161)으로 저장 콘덴서(161)를 잘 비례분할시킴은 간섭이 있는 경우에 데이터를 보호하도록 한다는 것이 이같은 설명으로 부터 가능하게 된다.

이같은 점과 관련하여 전력공급경로에서의 개발은 더욱더 작은 공급전압의 방향으로 상호작용할 수 있는 마이크로제어기의 기술을 더욱더 개발할 수 있는 여지가 있음을 설명할뿐 아니라 상응하는 제어기의 신호전압의 논리수준이 또한 공급전압이 감소함에 따라 감소하기 때문에 상기 전력전원경로에서의 개발은 미래기술의 제어유닛에서의 충분한 신호대 잡음비를 보장함과 관련하여 더욱 증가하는 요구를 수용할 수 있게 된다.

도 24 는 도 8 에 따른 진보적인 제어유닛 아키텍쳐와 관련하여 어떠한 제한도 주지 않고 전 범위에서 사용될 수 있음을 설명한다.

하기에서 설명될 개발은 개별가입자의 통신능력을 역으로 해롭게 하는 버스에러의 존재가 있는 경우 회로의 기능도를 증가시킨다. 이들은 특히 제어유닛과 상기 버스를 통하여 기준전위로 사용될 수 있는 전위사이의 기생오프셋 전압강하를 발생시키며 버스 레벨이동 및 결과의 통신간섭을 발생시키게 되는 접지에러를 포함할 수 있다.

버스 에러의 분석처리와 관련하여 도 25 에 따라 마이크로제어기(21) 또는 그 프로토콜 모듈(22)과 두 버스코어 연결(11 및 12) 사이의 전송경로를 차단하여 버스가 바람직하지 않은 또는 간섭의 전송접근을 막을 수 있도록 함이 필요하다. 상기에서 언급되고 #에서 설명된 바 있는 동작모드 RECEIVE ONLY 는 이같은 목적을 위해 사용될 수 있다. 이 경우에 이같은 차단은 가령 경로(6)를 통하여 전송출력단(133)으로 전송되는 한 제어비트 EN 을 통해 마이크로제어기로부터 실시된다. 제어비트 EN 이 사전에 설정된 논리레벨을 가질 때에만 버스는 상기 송수신기에 의한 통신접근에 이용될 수 있으며 그렇지 않으면 이용되지 못한다. 도 25 는 이같은 세부내용을 설명한다.

도 26 은 이같은 경우에 마이크로제어기(21)가 버스 매체 이 경우에는 특히 SPI 버스를 통하여 상기 버스송수신기(100')와 통신하고 결과적으로 EN 비트가 버스 송수신기(100')로 로그된 방식으로 전송되기 때문에 그 세부사항이 SPI 실시의 경우에 결국 어떻게 숨겨지는가를 도시한다. 궁극적으로는 이같은 경우에 상기 전송출력단(133)을 가능하게 하거나 금지시키는 EN 비트가 상응하는 버스 송수신기(100' 또는 100.11)의 제어블럭(140')에서 해독하거나 저장되거나 혹은 겹쳐 기록됨으로써 발생되며 상기 제어블럭은 SPI 통신능력을 가진다.

도 26 에서 따라서 그와 같은 SPI 실시의 일부로써 블럭(144 및 145)과 결합되어 설명되고 상기 마이크로제어기로 부터의 지시에 따라 상기 송수신기(100, 100')의 동작모드를 고정시키는 블럭(142)은 더욱 최근의 정보 수신에 의해 겹쳐기록될 때까지 제각기 수신된 동작상태정보를 보유하는 한개 이상의 저장레지스터(142')를 할당받는다. 이같은 저장은 출력단(133)을 위한 상기 언급된 SPI-해독 EN 신호를 위한 한 셀을 포함한다. 이같은 저장으로 부터 상기 블럭(140')내 전송출력단(133)으로의 경로(6)는 실선으로 나타내진다. 상기 EN 비트를 위한 한개 이상의 저장이 도 52에서 역시 도시된다. 버스 송수신기(100, 100')의 RECEIVER ONLY 모드를 작동시키는 이같은 비트는 상기 버스 레벨을 습득하고 모니터하기 위한 진단 소프트웨어에 의해 하기에서 설명된 개발의 사용을 위해 중요하다.

도 28 은 상기 설명된 하부구조 세부사항을 기초로 한 회로(200)의 또다른 개발에 대한 기능블럭도를 도시한다. 이같은 개발은 네트워크를 통하여 버스가입자에서의 기준접지전위 에러의 위치, 탐지 그리고 처리를 허용하도록 한다. 한 설명이 하기에서 제공되는데 이는 자동차의 예를 사용하여 이에 의해 이해되어질 것이다.

자동차의 모든 제어유닛은 자동차 접지라 불려지는 기준접지전위 표면으로써 자동차 동체에 직접 전기적으로 연결된다. 상기 자동차 접지는 한편으로는 부하 및 제어유닛의 동작회로를 폐쇄시키기 위한 분산전도체로써 작용하며 다른 한편으로는 본원의 경우에서처럼 제어 또는 도선버스신호를 위한 기준접지전위 표면으로 작용한다.

제어유닛과 자동차 접지 사이의 동작전류 흐름은 피할 수 없도록 일정한 작은 전압강하를 발생시키는데 이같은 전압강하에 의하여 유닛에서의 내부적인 접지전위(시스템 GND)가 자동차 접지 이상으로 상승된다. 이같은 접지 연결 및 그 속에서의 전류흐름의 디자인에 따라, 그 결과는 유닛내에서 내부적인 다소 다른 접지전위 시스템 GND 가 있게 된다. 그러나 직접적인 결과로써 비록 상기 유닛내 내부적인 한 고정값으로 조정된 공급전압이 모든 제어유닛내에서 정확히 동일하다 하더라도 자동차 접지에 대한 상기 유닛내 내부적인 상응하는 공급 버스바아의 전위는 그렇지 않다. 이는 수신섹션(120, 120')에서의 수신판별회로의 또는 본 경우에서 송수신기(100, 100')의 일부분과 같은 송신섹션(133)에서의 라인구동기(133L 및 133H)의 임계값 또는 우세한 공급전위에 유사하게 적용된다.

동작전류가 흐르는 제어유닛의 접지케이블과 동체사이에 열악한 접점 또는 부식에 손상된 접점이 있다면 다른 제어유닛의 상응하는 내부접지전위와 관련하여 상기 유닛내 내부의 접지전위 시스템 GND의 오프셋 에러는 허용할 수 없을 정도로 커지게 된다. 결과적으로 가령 도 46에서 수신판별회로(121.2 및 121.3)의 임계값 VREF 는 버스특정허용가능 허용범위를 지나 이동하게 되며 결과적으로 이같은 수신기를 위한 역행의 버스레벨 윈도우가 수신이 더 이상 가능하지 않을 정도까지로 이동하기 조차 할 수 있다.

복잡한 동작조건하에서 많은 가입자를 갖는 커다란 2-선식 버스 네트워크의 최대 이용가능성을 가능하게 하기 위하여 본 발명은 회로(200)를 위해 통신능력을 지원하는 그리고 웨이크-업 능력을 실현하는 기능외에도 특히 한 상응하는 버스시스템(라인 네트워크 및 가입자)으로 그와 같은 결함이 있는 버스가입자를 찾아내고 입증하는 능력뿐 아니라 모든 가입자의 동작수준 윈도우의 숨은 검사 및 모니터 능력 즉 한 수준에러에 의해 발생된 고장을 겪게 되기 전에 각 경우에 하나 또는 둘이상의 버스가입자에게 현재 존재하는 마진을 설명하는 대처방안을 얻고 일정하게 갱신시키는 능력(다른 특징에 추가하여 이같은 특징은 버스 품질을 규정함과 관련하여 매우 중요한 것이다)을 부여하는 추가의 기능도를 제공한다.

자동차의 경우에 각 서비스중에 서비스 스테이션은 따라서 서로서로와 관련하여 버스네트워크내 송수신기의 물리적인 통신정합의 전체 상태에 대한 상황을 즉시 얻을 수 있으며, 필요하다면 최소의 배열로 높은 표적을 찾아내는 방법으로 예방의 또는 유지작업을 수행할 수 있다. 자동차 접지에 연결된 많은 제어유닛내의 매우 많은 수의 그와 같은 회로를 갖는 자동차에서 에러상황의 실제 발생이전에 이와 같은 방법으로 지원되는 간섭가능성이 필요한 서비스 배치를 피하고 자동차의 이용가능성을 증가시킴은 분명한 것이다.

이점과 관련하여 상기의 개발은 한편으로 SPI-제어가능인 기능블럭(199)에 의한 확장과 관련하며 다른 한편으로는 적어도 전송블럭에서 정확하도록 할 버스 송수신기(100, 100')에서의 매우 특정된 확장과 관련한다. 최대 검사융통성을 위해 상응하는 확장은 또한 수신블럭(120)에서 제공된다. 이들 확장과 이들이 실현될 수 있는 방법이 하기에서 설명된다.

이같은 예에서 기능블럭(199)(OFFSET 및 BUS TEST MANAGER)은 일례로서 특정 에 칩단자(13.1)를 통해 회로(200)를 지니는 유닛내 기준접지 포인트 SYSTEM GND로 연결될 수 있다. 또한 기능블럭(199)은 바람직하게는 또다른 기능블럭(198) (SENSE/EMI PROTECTION)을 통하여 또다른 특정 칩단자(13.2)를 통해 관련된 유닛의 적용환경으로 부터 한 외부 기준접지전위 REMOTE GND 를 추가로 공급받을 수 있다.라인(196)은 자동차의 상기 설명된 예에서 전류 부하로부터 기본적으로 접지 포인트가 자유로운 관련된 유닛으로 부터 자동차 동체상의 접지포인트로 향하는 한 연결을 나타낸다.

상기 기능블럭(199)은 더욱 복잡하거나 복잡하지 않은 방식으로 다중경로(195)에 의해 표시되도록 된 송수신기(100/100')에 동작할 수 있도록 연결된다. 이같은 기능블럭은 실제 칩디자인에서 수신기 또는 송신기를 포함하는 송수신기(100, 100') 또는 인터페이스(166)의 제어구조로 연결되거나 그와 같은 구조내에 적절히 내장될 수 있기도 하다. 이같은 기능블럭에 의해 가능하게 된 칩기능도를 특정하고 설명하기 위하여 하기에서는 잠정적 에러를 자동으로 찾아내고 결정할 목적을 위해 그리고 적절한 관리 소프트웨어와 협력하여 에러마진을 모니터할 목적을 위해 상기 설명된 인텔리젼스를 전자유닛의 인터페이스(166) 및 마이크로제어기와 함께 가능하게 하도록 이같은 기능블럭과 상호작용하는 특정 송신기 및 수신기 개발에 설명이 제공된다.

(이들 개발에 대한 유용성이 방법과 관련하여 본 출원과 동시에 제출된 한 출원에서 설명된다)

기능블럭(199)에서의 디지털 회로 기능으로 전력을 공급하기 위한 목적을 위해 상기 기능블럭이 레귤레이터(20A)의 출력(20.2.2)으로 부터 전위 VCC_A로 전력이 공급될 수 있다.

이와 마찬가지로 전압조정(20)이 선택적으로 추가로 도 27에서 도시된 바와같은 고정된 공급전류 I_T또는 또다른 공급전위 V_T를 위한 한개 이상의 제 3 레귤레이터(20T)를 포함하며 이로 부터 블럭(199) 그리고 버스송수신기(100, 100')가 전위 VCC_A를 갖는 레귤레이터(20A)의 출력(20.2.2)에 대하여 높은 차단으로 단일칩 공급경로(197)를 통해 공급될 수 있다.

일반적으로 전압 V_T는 기능블럭(199)의 실현에 따라 그리고 어느 다른 특징이 형성되는 정도에 따라(가령 단일회선 또는 2-선식 검사능력, 작거나 큰 스윙수준 검사능력등) 그리고 회로(200)의 생산기술에 따라 VCC_A전압보다 높아질 것이다. 도 28 에서 도시된 칩단자(20.2.3)는 이점과 관련하여 만약 전류 소스 출력이 포함된다면 필터 콘덴서(161.3)의 연결을 위해 즉 다른 외부회로 또는 유닛 컴포넌트로 전력을 공급하기 위해서가 아니라 또는 외부의 모니터 목적을 위해서가 아니라 필터 콘덴서(161.3)의 연결을 위해 제공될 수 있을 뿐이다. 도 27 은 블럭(20T)이 그 출력품질이 상기 SPI 경로(166.5)를 통해 제어접근하에서 전압 V_T와 표현된 전류 I_T사이에서 변환될 수 있도록 만들어질 수 있음을 더욱더 설명한다. 블럭(199)에서 그리고 버스 송수신기(100, 100')에서의 회로구조와 상호작용시에 이와 같은 디자인은 특히 그와 같은 구조를 갖는 기능의 자동변환 또는 스위칭 온 및 오프를 실시할 수 있다.

블럭(199)은 송수신기(100/100')의 출력단(133)의 소위 버스레벨 윈도우가 영향을 받으며 특히 증가될 수 있도록 하는 수단을 포함한다. 이는 도 29에서 설명된다. 이 경우에 199내에 일체로 내장되며 디지털 경로(166.5)를 통해 구동되는 D/A 변환기에는 제어가능 오프셋 전압소스 Q_SG에 작용하는 한 전압값의 내역이 제공된다. 이는 출력단(133)의 역 컴포넌트의 적절한 일체형 절연에 의해 가능한 전위 GND 로의 출력단(133)의 정상적인 접지연결의 전류경로내로 연결되어 나타난다.

출력단(133)의 공급전압 VCC를 일정하게 유지시키기 위해 전압 클램프 또는 전압 레귤레이터 CD 가 상기 출력단과 병렬로 연결된다. 첫 번째 경우에 상응하게 높은 전위 VBATT 또는 VT에서 공급버스바아로부터, 그리고 두 번째 경우에는 (레귤레이터 CD 가 한 실선에 의해 표시된 전압경로 SUPPLY를 통해 상기 공급버스바아에 의해 공급될 수 있는) 레귤레이터 CD 로부터, 전류소스 CS 를 통하여 상기 출력단에 전력이 공급되는 것이 선호된다. 또한 도 27 에 따라 레귤레이터(20T)로 부터의 표현된 전류 I_T에 의해 출력단(133)을 전원공급하는 것이 가능하다면 상기 전류소스 CS가 완전히 삭제될 수 있다.

가장 간단한 경우에, 기본적으로 1:1비의 D/A 변환기(199.2)의 출력전압 스윙을 출력단(133)의 공급전류에 비례하는 소스 임피던스로 변환시키는 임피던스 변환기에 의해 전압소스 Q_SG가 실현될 수 있다.

이와 같은 구성으로 D/A 변환기(199.2)에서의 디지털 내역에 따라 우세한 공급 레벨 윈도우(두 코어 출력단 133L 및 133H 사이의 차이)를 더욱더 높은 전압값 방향으로 이동시키는 것이 가능하며, 이는 전압 클램프 또는 전압 레귤레이터 CD 에 의해 일정하게 유지되고, 가령 버스네트워크와 관련하여 10볼트까지의 공급 H소스레벨을 발생시키도록, 이같은 가변전압스윙을 0 내지 5볼트에 달하는 것이 가능하다. 상기 출력단 입력의 결과적인 가변의 구동전압 스윙을 브리지하기 위해, 표현된 전류 경로에 의해 전송신호 TxD 를 갖는 출력단의 논리구동이 일례로서 본원 명세서에서 제공된다.

상응하게 장치된 전송출력단(133)과 연계하여 앞서의 방식으로 구성된 블럭(199)은 경로(166.5)를 통해 얻어지는 디지털 설정 데이터에 의해 전송단에서 에러전압을 모의(simulation)할 수 있도록 하며, 버스송수신기의 경우에 상기 에러전압은 특히 정상적인 수신의 경우에 접지에러를 갖는 버스가입자에서 정상적인 통신을 허용하지 않는다.

소스 Q_SG의 단자전압의 적절한 크기가 제공된다면 상기 수신간섭을 받게 되는 수신기의 경우에 에러전압이 따라서 전체 버스 단자를 가로질러 적어도 부분적으로는 또는 완전하게 보상을 받을 수 있다. 상기 소스 Q_SG의 단자전압은 정해진 방식으로 조절될 수 있으며 특히 다소 크거나 적은 범위로 디지털 경로(166.5)를 통해 각 내역에 따라 반복해서 계단식 또는 램프식 방식으로 상응하는 계단식 특성을 갖는 단계에서 변경될 수 있다.

도 30 에 따라 전송단과 관련하여 상기의 개발은 똑같이 상기 설명된 것과 상응하는 두 개의 분리된 제어가능한 오프셋 전압 소스 Q_SL및 Q_SH, 소스 SL을 포함하며, 코어 출력단(133L)의 네가티브 공급전위를 상승시키기 위해, 소스 Q_SH는 코어출력단(133H)의 포지티브 공급전위 VCC 또는 VBATT 또는 V_T의 상응하게 디지털식으로 제어가능한 변경을 허용하도록 연결된다. 따라서 이같은 경우에 버스로의 상기 L 소스레벨 공급은 상기 버스로의 H 소스레벨 공급과는 독립적으로 변경될 수 있으며 그 반대도 마찬가지이다.

가령 제어가능한 상기 오프셋 소스 Q_SL은 0 내지 3볼트의 전압스윙을 커버할 수 있으며 제어가능한 오프셋 소스 Q_SH는 3 또는 8 내지 0볼트중 하나를 커버할 수 있다. 상기 오프셋 소스 Q_SH의 공급전위의 크기에 따라 이같은 개발에서는 따라서 0 내지 3볼트의 우세한 L 소스레벨을 조절하고 3 또는 8 내지 0볼트의 우세한 H 소스레벨을 조절하는 것이 가능하다.

도 33 에서의 설명에 따라 두 공급전위중 어느 것을 한 오프셋 전압소스가 언급하는지 하는 것은 중요하지 않다. 가령 5볼트를 갖는 공급버스바아 VCC 아래의 0 내지 3볼트 사이에서 조절될 수 있는 한 오프셋 전압소스 Q_SH는 5 내지 2볼트의 조절범위를 갖는 GND 를 지나는 조절가능한 오프셋 전압소스 Q_VCC'와 동등한 것이다.

본 발명은 도 36 및 37 그리고 도 39 에서 더욱 상세하게 설명되는 바와 같이 두 개의 오프셋 소스 Q_SL및 Q_SH가 선택적으로 사용될 수 있다는 점에서 도 30 에 따른 개발을 커버하는 것이다. 이 경우에 특히 각 경우에서 단 하나의 전압 내역만이 필요할 뿐이며 이점과 관련하여서는 각 경우에 현재 요구되는 내역의 두 선택가능성으로 부터 선택하는 동안 상응하여 충전되거나 방전될 수 있는 단 하나의 D/A 변환기가 필요할 뿐이다.

추가로 본 발명은 두 오프셋 소스 Q_SL및 Q_SH가 도 38 에서 더욱 상세히 설명되는 바와 같이 동시에 그리고 서로 독립하여 사용될 수 있다는 점에서 도 30 에 따른 개발을 똑같이 커버한다. 상기 언급된 바의 세 도면은 하기에서 더욱더 참고로 사용될 것이다.

또한 도 31 에 따른 예시적 실시예는 동시에 사용될 수 있는 적어도 두 개의 오프셋 소스 Q_SL및 Q_SH의 설치를 허용하며 한 D/A 변환기(199.2)가 동 도면에서 제공되어지는 두 오프셋 값의 내역을 위한 두 상응하는 출력을 가진다. 이 경우에 일례로서 한 출력은 소스 Q_SL에 고정하여 할당되고 다른 한 출력은 제 1소스 Q_SH(공급버스바아 V_T또는 VCC) 및 제 2 소스 Q_SHH(더욱 높은 전위 공급버스바아 VBATT 또는 V_T에서)의 선택적 제어를 위해 배타적으로 제공될 수 있다. 앞선 예에서의 경우처럼 한개 이상의 표현된 전류경로에 의한 두 출력단의 논리구동은 이 경우에도 마찬가지로 제공된다.

D/A 변환기(199.2)를 구동시키는 디지털 경로(166.5)는 한 논리배치(199.5)를 더욱더 구동시키며 이는 D/A 변환기(199.2)에 연결되고 한 플립플롭(199.6)을 트리거한다. 상기 플립플롭(199.6)의 서로 변환된 두 출력은 선택에 의해 오프셋 소스 Q_SH및 Q_SHH를 구동시킨다. 상기 플립플롭(199.6)의 상태에 따라 활성의ENABLE 의 신호가 하나 또는 다른 하나의 오프셋 소스로 적용된다. 즉 상기 공급 버스바아 V_T또는 VCC 를 통해 상기 오프셋소스 Q_SH또는 더욱 포지티브인 공급버스바아 VBATT 또는 V_T를 통해 상기 오프셋 소스 Q_SHH가 활성이 되며 따라서 결코 동시에는 일어나지 않는다. 비활성상태에서 상기 오프셋 소스 Q_SH및 Q_SHH각각은 단락회로인 것으로 생각된다(혹은 실제에서는 작은 잔류전압강하를 갖는 소스로 생각된다).

따라서 플립플롭(199.6)이 상태변경의 목적을 위해 트리거되는 경우에 상기 논리배치가 특히 소스 Q_SH또는 Q_SHH에 대한 선택에 의해 한개 이상의 바람직한 각 내역을 방전할 목적을 위해 D/A 변환기(199.2)를 고정시킬 수 있도록 상기 논리배치(199.5)가 구성될 수 있다. 상기 설명으로 부터 도 31 에서 입력된 전압 범위는 자체적으로 설명이 된다. 따라서 이같은 개발은 우세한 H 소스 전위를 허용하며 이는 버스 특정 정상 H 소스 전위 이하 또는 이상에서 선택적으로 놓일 수 있으며 필요에 따라 둘 사이에서 똑같이 키이될 수 있다. 또한 이는 그와 같은 변환이 데이터 신호 TxD 와 상호연결되는 방식으로 가능해질 수 있도록 적절히 논리배치(199.5)를 디자인하는 것이 본 발명의 범위내에 있는 것이며, 이는 논리배치(199.5)로의 실선 신호경로에 의해 표시된다.

이제까지 설명된 개발은 따라서 한편으로는 전류를 전달시키는 기준접지전위로의 결함있는 연결을 가져서 이같은 경우에 자동차의 동체로 버스가입자와 같은 제어유닛의 결함이 있는 접지연결의 경우와 같은 자신의 오프셋 전압강하를 일으키는때 버스가입자의 수신레벨 윈도우가 필요적으로 이동되는 방향으로 하나 또는 두 공급우세소스레벨을 이동시키는 것이 가능하도록 한다.

그러나 다른 한편으로는 하나 또는 두 개이상의 D/A 변환기의 일시적 구동에 따라 상응하는 결함이 있는 버스가입자의 수신레벨 윈도우의 오프셋 또는 상기 이동방향의 반대방향으로 하나 또는 두 더욱 높은 값으로 부터 출발하는 하나 또는 두 공급우세 소스레벨을 이동시키는 것이 역으로 가능하기도 하다. 회로(200)의 이같은 능력은 버스 네트워크내에서 전위 에러 상황의 발생이 있기전 또는 이후 모두에 특정 검사가능성을 제공한다.

많은 수의 가입자를 가지는 전 버스 네트워크에서의 이같은 검사확장은 도 32 에 따른 회로의 개발에서 간단하게 되고 가속된다.

도 33 에 관련하여 이미 설명됨과 같은 것이 제한없이 이같은 개발에 적용될 수 있기도 하다. 이 경우에 한편으로는 D/A 변환기(199.2)가 제공되어 이 경우의 출력 가령 해당하는 오프셋 소스 Q_SL, Q_SH및 Q_SHH로의 세 개의 아날로그 제어 또는 바람직한 값을 허용한다. 이들 값 모두 또는 이들 값중 단지 두 개의 값이 동시에 이용될 수 있다. 이 경우에도 물론 D/A 변환기(199.2)는 SPI 타입의 디지털 경로(166.5)를 통해 구동될 수 있다. 또한 한 논리배치(199.7)가 마찬가지로 디지털 경로(166.5)에 의해 구동될 수 있으며 양방향성 연결(199.8)을 통해 D/A 변환기(199.2)와 상호 작용한다. 상기 논리배치(199.7)는 SPI 클럭신호에 의해 구동될 수 있으며 한 외부 타임 베이스 신호의 공급이 똑같이 제공될 수 있다.

한 상응하는 타임 베이스 신호는 가령 상기 웨이크-업 확장기(165')의 타이머(165.1)에 의해 유도될 수 있다. 혹은 만약 상기 확장기가 감시기 기능(164)으로 부터 164a(도 28)를 통해 한 타임 또는 주파수 신호가 공급받을 경우, 상기 감시기 기능(164)으로부터 (164a)(도 28)를 통해 한 타임 또는 주파수 신호를 공급받을 경우, 상기 상응하는 타임 베이스 신호는 상기 감시기 기능(164)의 내부기준신호 주기와 일시적으로 상호연결될 수 있거나, 도 28 에서의 한 연결브랜치(164a)로 부터 얻어질 수 있다.

또한 전송신호 TxD 는 논리배치(199.7)로 공급될 수 있기도 하다. 이같은 경우에 일례로서 출력단(133L 및 133H)은 전류표현을 갖는 제각기 개별적인 논리경로를 통해 논리배치(199.7)에 의해 구동된다. 유닛내부 칩 또는 접지전위와 외부 기준접지 REM GND 사이의 차이에 해당하는 한 크기를 발생시키기 위해 연결된 측정증폭기(199.8)가 또한 도시된다. 이같은 양은 일례로서 이같은 경우에 D/A 변환기(199.2)로 공급된다.

D/A 변환기(199.2)와 관련하여 상기 논리배치(199.7)의 구성 및 기능은 다음과 같다.

상기 설명에 따라 얻어진 경로(166.5)의 클럭신호 또는 그밖에 다른 클럭신호일 수 있는 한 클럭신호에 의해 구동될 때, 상기 논리배치(199.7)는 특히 경로(166.5)를 통해 수신된 데이터에 따라 상기 D/A 변환기(199.2)를 위한 제어신호를 발생시킨다. 이들 신호들은 D/A 변환기가 경사진 방식으로 제한된 방법에 따라 변경되는 A/D 변환기의 바람직한 값 내역을 발생시키고 제공하도록 하거나 규정된 방식으로 우세한 윈도우 폭을 자유로이 변경시키도록 하고 (소위 버스비트 아이 폭 의 스퀴징) 그리고 상응하는 표적 오프셋 소스 Q_SL, Q_SH또는 Q_SHH의 변환(ENAbling)또는 선택을 실시할 수 있도록 한다.

이같은 경우에 제 1 기능(소위 램핑)은 단일회선 및 2회선 모두를 위해 수행될 수 있으며 제 2 기능(소위 압축)은 상기 언급된 특성을 사용하는 진단 소프트웨어 구성에 따라 2-선식 검사를 위해 제공될 수 있다. 이같은 경우에는 필요하다면 동기식 데이터 신호 TxD 와 선택적으로 시간-슬롯-상호연결된 압축증가 또는 감소를 나타내거나 한 전압 램프를 접근하는 아날로그 전압 레벨을 제공하는 것이 가능하다.

예를 들어, 상기 마이크로제어기(21)로부터 경로(166.5)를 통해 적재될 수 있는 수 M에 따라, 상기 수 M에 의해 그 숫자가 결정되는 다수의 전송비트주기후 가장 빨리 또는 정확히 램프 증가 또는 감소를 실시하는 것이 가능하다. 만약 이같은 수 M이 수신능력을 갖는 모든 버스가입자에 의해 수신될 수 있다면, 상응하여 디자인된 검사 소프트웨어가 이같은 사전에 결정될 수 있는 수 M을 사용하여 버스전체에서 즉각적인 검사주기와 관련한 궁극적으로 엘리먼트 입증 지식을 전달할 수 있다.

하기에서 더욱 상세히 설명되는 수신기 특징과 연계하여, 버스 가입자 내의 가능성 조사가 버스 네트워크의 낮은 적재로 가능하다. 이는 상응하는 검사의 높은 가속에 중요한 키이이다. 이점과 관련하여 회로(200)는 추가로 도면에서 도시되지않은 수단을 포함하며 버스비트 주기보다 짧은 시간주기내에서 실시될어질 오프셋 소스 Q_SH및 Q_SHH사이의 출력단(133H)의 전류기준 변환을 가능하게 한다.

상기 점선 경계내에 포함된 기능의 범위가 블럭(199)내에서 단일 기능(199.2X)에 의해 본 발명 범위내에서 실현될 수 있기 때문에, 상기에서 설명된 몇가지 요소들은 도 32에서 점선으로 경계가 그어지고 (199.2X) 로 지정된다. 도 54 와 관련하여 이에 대한 추가의 설명이 있게 될 것이다.

일례로서 상기 버스로 공급되는 우세한 소스레벨이 도 32 의 예시적 실시예로 변경될 수 있는 방법이 일례로서 도표의 형태로 도 34 에서 간단한 방법으로 도시된다. 도 35 는 오프셋 소스 Q_SH와 Q_SHH사이의 출력단(133H)의 전류기준 변경을 가능하게 하는 상기 언급된 특징이 버스비트 주기보다 짧은 시간내에 가능한때 비트 평면에서의 확대를 도시한다. 이로 부터, 판별목적을 위해 사용될 수 있는 일정 조건하에서는 한 버스코어내로 공급되는 전류 공급이 가능하지 않음이 분명하다.

회로(200)의 적용 스펙트럼에 따라 상기 언급된 특징이 구성되는 정 도는 크게 변화할 수 있다. 모든 경우에서 한 예의 특징은 본 발명의 범위를 벗어나지 않고 다른 예의 특징과 어떠한 제한없이 결합될 수 있다. 도 36-38 은 다수의 실제 예를 도시한 것으로서 간단한 회로도를 사용하여 각기 다른 기능가능성을 나타내도록 한 것이며 이들은 발명에 대한 어떠한 제한도 구성하지 않는 것이다. 오히려 실시기술에 따라 설명된 바의 기능을 달성하기 위해 이들과는 매우 다른 회로도를 실시하는 것이 가능하기도 하다.

도 36 은 블럭(199) 및 버스 송수신기(100, 100') 특히 그 출력단(133) 모드로 할당될 수 있는 조합된 요소가 있는 예시적 회로도를 도시한 것이다. 데이터신호 TxD 와의 오프셋 소스영향의 선택적으로 제공된 상호 연결을 제외하고는 이 실시예는 도 31 에서의 블럭도에서 도시된 것과 같은 기능을 나타낸다.

(1303)은 L 출력단(133L)의 L 스위치이고 이같은 L 스위치는 정상상태에서 GND 에 대하여 스위치 작용을 하며, (1304)는 H 출력단(133H)의 H 스위치이고 상기 H 스위치는 정상상태에서 VCC_A에 대하여 스위치 작용을 한다. 이 경우에 양극형이고 상보형 트랜지스터인 트랜지스터는 표시된 전류 경로(1307A 및 1306A) 각각에 의해 이들의 베이스로 적용된 각각의 데이터 신호 Tx_L 및 Tx_H 을 갖는다. 상기 트랜지스터(1303 및 1304)의 콜렉터는 그 자체는 공지된 방법으로 보호 다이오드 DL 및 DH 각각을 통하여 그리고 필요하다면 작은 보호 저항기 RL 및 RH 각각을 통하여 버스코어 BUS_L 및 BUS_H 각각으로 전력을 공급한다.

상기 트랜지스터(1301 및 1302)는 서로 교대하여 전체적인 트리플 기능을 수행하며 이같은 목적을 위해 이들은 입력측에서 디지털 신호 S₁및 S₂에 의해 제어될 수 있는 아날로그 변환 스위치 S₁및 S₂를 통해 구동될 수 있다.

상기 아날로그 변환 스위치 S₁의 예시적 스위치 위치(1)에서 트랜지스터(1301)는 먼저 전위 V_T로부터 공급되는 전류소스(1994)에 의해 포화상태로 유지되며 그 결과로 트랜지스터(1303)의 에미터는 거의 접지 전위 GND 가 된다.상기 트랜지스터(1301)는 상응하는 오프셋 소스 Q_SL를 활동 정지시킨다.

이같은 방법에 의하여 R₁및 R₂에 의해 형성된 전압 디바이더의 저항기 R 은 두 번째로 GND 에 또한 연결되며 그 결과로 상기 전압 디바이더는 분할비 R₂/(R₁+R₂)를 갖는다.

세 번째로 위치(2)에서 아날로그 변환 스위치 S₂를 통하여 트랜지스터(1302)의 베이스는 레귤레이터(1991)의 출력에 연결된다. 결과적으로 레귤레이터(1991)와 협력하여 상기 트랜지스터(1302)는 오프셋 소스 Q_SH의 출력단으로 작용한다.

레귤레이터(1991)는 공지의 방법으로 구성될 수 있다. 일정 조건하에서 이는 비교기(1992)를 기초로 하여 만들어질 수도 있다. 일례로서 나타내진 콘덴서 C₄는 R₅및 R₆와 결합하여 기술적 조정요구에 따라 비이상적인 트랜지스터(1301 및 1302)의 위상이동 작동에 정합되도록 된다. 상기 비교기의 특성에 따라서는 다른 보상수단이 적당할 수도 있다. EMC 보호 목적을 위해 사용될 수 있는 콘덴서(1308 및 1309)는 다음에 다르게 구성된 레귤레이터에서 바람직할 수 있다.

D/A 변환기(199.2)의 아날로그값 내역이 레귤레이터(1991)로 공급된다. 조정회로가 트랜지스터(1302) 그리고 R₁과 R₂에 형성된 상기 언급된 전압 디바이더를 통해 폐쇄되기 때문에 상기 트랜지스터(1304)의 에미터에서 존재하는 D/C 전압은전위 VCC_A(소스 Q_SH)를 감소시키는 오프셋 전압으로서 조절될 수 있다.

두 개의 아날로그 변환 스위치 S1 및 S2 의 구동이 역전되는때 반대의 상태가 나타나게 된다. 트랜지스터(1302)는 전류소스(1993)에 의해 포화로 유지되고 출력단을 조절하는 기능을 하는 트랜지스터(1301)는 조정회로를 폐쇄시킨다. R₁및 R₂에 의해 형성된 상기 언급된 전압 디바이더가 다음에 VCC_A로 연결되며 분할비율 R₁/(R₁+R₂)를 가진다. R₁= R₂일 때 전압 디바이더는 L 이동의 경우 그리고 H 이동의 경우 모두에서 동일하게 작용하며 일정 조건하에서 단일 회선방식으로 교대하게 되는 검사 목적을 위해 D/A 변환기(199.2)를 방전시킴과 관련하여 유익할 수 있는 곡선 조정 특성곡선을 실시한다.

상기 선택 논리배치 L₃는 한 신호 S₃를 가지는 또다른 아날로그 변환 스위치 S₃를 구동시킨다. 이같은 변환 스위치에 의해 더욱 포지티브 공급 버스바아 V_T로부터 공급받는 트랜지스터(1302)로 부터 트랜지스터(1996)로의 높은 비트 HB 진실이 제공된다면, 상기 레귤레이터(1991)의 출력을 변경하는 것이 가능하며, 이때 트랜지스터(1302)는 활동하지 않게 된다. 다이오드(1998)는 기술에 따라 취해질 수 있다. 트랜지스터(1996)가 포화 가까이에 있게 될 때, V_T와 VCC_A사이에 관련된 차이가 있는 경우에 높은 전압 기술을 사용하여 실현한다면 트랜지스터(1302)의 제너파괴가 배제될 수 있다.

D/A 변환기(199.2)는 논리배치(199.1)에 의해 구동되며 상기 논리배치는 다시 디지털 경로(166.5)를 통해 구동된다. 이같은 경우에 논리배치(199.1)는 디지털 경로(166.5)로의 인터페이스 기능을 가지며 이점과 관련하여 직렬로 수신되는 데이터 텔리그램의 적어도 일부가 일시적으로 유지될 수 있는 한개 이상의 레지스터로 구성될 수 있다. 도 31에서 도시된 플립플롭은 저장셀로서 포함된다. 가령 D/A 변환기 그리고 두 개의 또다른 비트라인 N (정상 또는 오버라이드의 경우) 및 SS (이동선택을 위한)로 가는 비트라인 HB (높은 비트의 경우)는 선택 논리배치 L₃로 이어진다. 한 예시적 실현이 도 37 에서 재생된다. 이는 입력신호의 진실평가에 따라 구성된다.

신호 N 의 진실이 제공되는때 상기 출력단의 동작 상태는 HB 구동이 동시에 실시되는지 여부 또는 두 우세 소스 전위 GND 및 VCC_A중 어느 것이 D/A 변환기(오버라이드 기능)에 따른 오프셋 이동에 의해 조작할 수 있도록 선택되는지와 관계없이 정상 버스 통신을 위해 작동된다.

또다른 구동경로가 논리배치(199.1)로 부터 또다른 아날로그 변환 스위치 S4 로 이어지며, 이를 통하여 D/A 컨버터(199.2) 및 레귤레이터(1991)의 접지단자가, 상기 논리배치(199.1)로 부터의 한 제어신호 S4(기준)에 따라, 외부기준접지전위 REM GND 를 위한 전위 칩 GND 또는 단자(13.2)에 선택적으로 연결될 수 있다.

본 발명을 제한함이 없이, 단일회선방식으로 실시될 수 있으며 어떤 때에는 각 경우에 하나의 공급 우세 소스 레벨에만 영향을 미치는 오프셋을 요구하는 다수의 전위 검사를 이같은 실시예에 따른 기능이 커버한다.

도 38 에 따른 예시적 실시예는 두 공급 우세 소스레벨 모두에 영향을 미치는 동시의 오프셋이 필요한 적용을 위한 한 확장을 구성한다. 이같은 예는 본 발명에 대한 어떠한 제한도 구성하지 않으며 기능을 설명하기 위한 것이다. 이 경우에 일례로서 두 개의 분리된 레귤레이터(1991H 및 1991L)가 제공되며 트랜지스터(1301 및 1302)의 콜렉터에서 실제 오프셋의 분할되지 않은 습득(보조의 전류소스1312 및 1313에 의해 가능하게 된다)이 제공된다. 상기 상응하는 논리배치(199.1)에는 추가의 출력 WM (도선 모드)가 제공된다.

상기 상응하는 논리배치 L4 는 상기 논리배치 L3 과 유사하게 만들어진다. 두 개의 추가 연결(채널 및 스트로브)을 통하여 상기 인터페이스 논리배치(199.1)에 의해 구동되는 신호 지지(2002 및 2003)를 가지고 이 경우 D/A 변환기(199.2)의 하류에 연결되며, 두 개의 출력(2004,2005)을 이용하여 레귤레이터(1991L 및 1991H)의 바람직한 입력값을 공급한다. 한 특수한 특징으로서 트랜지스터(1301)의 분리된 에미터 피치(2000L) 그리고 다이오드(1998)에서의 샘플링 라인(2000H)이 제공된다. 버스에러의 경우에 검사조건하에서 회로(200)를 위한 추가의 한 보호수단으로서, 이들로부터 픽오프될 수 있는 양이 도 14 및 15와 관련하여 이미 설명된 전압 레귤레이터(20U 및 20A)의 열과부하 차단 장치내로 일체로 만들어질 수 있다.

송수신기(100, 100') 또는 기능블럭(199)으로 개별요소를 할당하는 능력은 "오프셋 영향" 특징이 구성되는 정도가 비교적 낮은 때에만 제공된다. 또한 도 39에서 설명된 경우에 (송신 문제를 위하여서만) 송수신기 기능내에 내장될 수 있도록 기능블럭(199)으로 할당돼야 하는 일정요소를 집적하는 것이 적당할 수도 있다.

상기의 예는 동시에 사용될 수 없는 두 개의 오프셋 소스 Q_SL및 Q_SH의 경우 그리고 공급우세 H 전위가 VCC_A보다 클 필요가 없는 특수한 경우에 대한 도 30 에 따른 해결안의 예시적 요소들의 분산을 도시한 것이다.

상기의 해결안 경우에 전위이동을 실시할 수 있는 요소들 즉 트랜지스터(1301 및 1302)가 열적으로 평형한 전송출력단의 컴포넌트들로써 어려움 없이 집적될 수 있음을 인식할 수 있다. 따라서 식별의 관점에서 이들 트랜지스터들은 이 경우에 전송출력단으로 할당된다. 이같은 예시적 실시예는 또한 요소들이 구성되는 분산 또는 해결안을 설명하도록 하며 본 발명을 제한하는 것은 아니다. 따라서 전계효과 구조를 사용하는 상응하는 해결안이 같은 목적을 수행할 수도 있다.

상기 언급된 예시적 실시예는 도 29 내지 33 에서 기호로 표시된 오프셋 소스를 실현하는 통상의 특성을 갖는다.

이는 버스코어 BUS_L 및 BUS_H 를 통해 실제로 실시될 수 있는 전위가 항상 오프셋 소스 Q_SL그리고 보호 다이오드 DL 및 DH 각각 그리고 보호 저항기 RL 및 RH 각각에서의 피할 수 없는 전압 강하 때문에 Q_SH또는 Q_SHH의 조절된 단자전압으로 부터 일정량만큼 항상 이탈됨을 의미한다.

이는 적절한 시험 프로그램에 의해 보상될 수 있다. 즉, 한편으로, 상응하는 고정된 바른 디지털 값의 감산 또는 추가에 의해 상기 마이크로제어기(21)에서 이같은 오프셋이 참작될 수 있으며, 혹은 D/A 변환기 내역에 대하여 평균 오프셋 전압강하만큼 이미 이동된 값들의 목록이 마이크로제어기내에 저장되고 오프셋 소스를 위한 바람직한 값 형성을 위해 사용된다.

다른 한편, 검사의 신속성을 위해 회로(200) 칩 상에 설치되는 기능이 회로를 고도로 이용하여 버스 네트워크를 통한 가장 낮은 신호 출력량을 선호하고 버스 가입자내 마이크로 제어기(21)와 회로(200) 사이SPI 경로의 최소 손실횟수를 선호할 경우, 검사 소프트웨어에 따라, 실용적 측면에서, 네트워크내 가입자의 수가 증가할 때 사용된 D/A 변화기 해상도와 코어전압의 절대 정확성이 덜 중요해진다.

다음의 예시적 실시예는 대조에 의해 최대로 직접적인 그리고 더욱 정확한 코어전압의 규정(전압표현)이 검사목적을 위해 바람직한 응용에 목적을 둔다.

이 경우에 도 40 에 따른 예는 코어 BUS_L 로의 상응하는 전위 내역에 관계한 것이고 도 41 에 따른 예는 코어 BUS_H 로의 상응하는 전위 내역에 대한 것이며 각 경우에 기본적인 요소들만이 일례로서 실시에서 설명된다. 특히 한 오프셋 하에서 버스코어의 전력공급을 허용하지 않는 전위조건이 존재하는 때에는 조정을 막는 요소들은 삭제된다. 상호 상응하는 기능 부분들이 블럭(199)에 기인될 수 있는 한에서는 이들은 이같은 경우에 문자 L 또는 H 로 코어 특정방식으로 서로서로 구분된다.

두 예에 공통인 한 기본적인 요소는 공급단자 GND 및 가령 V_T또는 VBATT 사이에 연결된 샘플 및 홀드회로(2010L 및 2010H)이다.

상기 샘플 및 홀드회로는 각각 버스 코어 BUS_L 및 BUS_H 로 직접 연결된 한입력을 가진다. 또한 한 펄스 트리거 회로(2011L 및 2011H) 각각이 제공되며 이같은 회로는 데이터 신호 TxD 에 의해 완벽하게 에지-트리거되고 데이터 비트 주기내 화살표 클럭에지를 뒤따르는 매우 짧은 샘플링펄스 SP를 발생시키며 일례로서 제 1경우에는 GND를 향하고 제 2 경우에는 V_T또는 VBATT를 향하며 적당한 극성은 사용된 샘플러의 기술에 따른다.

상기 입력측에서의 샘플러외에도 샘플 및 홀드회로(2010L 및 2010H)는 추가로 홀딩 요소를 포함하며 필요하다면 출력측에서의 공지기술에 따라 임피던스 변환수단을 포함한다.

트랜지스터(1303 및 1304) 각각은 샘플링 펄스가 트리거된때 (포지티브 마스킹) 데이터 신호 TxD 의 각 유효활성에지에 의해 이미 스위치온 된다. 이같은 방식에 의해, 스위치온 된 트랜지스터(1303 및 1304)를 통해 샘플링 순간의 짧은 시간이후에 샘플 및 홀드회로의 입력이 닫혀지는한, 출력단 트랜지스터(1301 및 1302) 각각 그리고 다이오드 DL 및 DH 각각 그리고 보호저항기 DL 및 DH 각각을 통하여 제어가능 오프셋 소스 Q_SL및 Q_SH각각의 출력으로 부터 조정회로가 완성된다.

D/A 변환기(199.2L 및 199.2H)로 부터의 필요값 내역과 샘플 및 홀드회로(2010L 및 2010H)에 의한 샘플된 가변출력은 소스를 고정하기 위한 목적을 위해 상기 오프셋 소스 Q_SL및 Q_SH각각으로 연결을 통해 공급된다. 펄스 트리거 회로(2011L 및 2011H)의 활동입력과 오프셋 소스 Q_SL및 Q_SH각각의 비활동 입력에서의 ENA 및 NENA 신호에 의해 오프셋 소스가 단락회로의 목적을 위해 접지 GND 와 버스바아 V_T또는 VBATT 에 대하여 구동될 수 있으며 2011L 및 2011H 각각에서의 샘플링 펄스 발생이 금지될 수 있다. 이같은 상태에서 영향을 받게 된 오프셋 소스 Q_SL또는 Q_SH는 비활성이 된다.

도 41 에 따른 예는 상기에서 이미 도시된 바와 같이 두 개의 상응하는 소스 Q_SH및 Q_SHH로 확장되며 그렇지 않으면 이들을 대체시키는 한 백업공급소스 Q_VCC'를 제공하는 것이 가능하다. 선택적 또는 동시동작을 위해 두 예를 선택적으로 디자인하는 것이 또한 가능하다.

도 42 는 이들 목적을 위해 적합한 샘플러(2015)를 도시하며 간단하고 정확한 방식으로 일체형 집적형태로 실시될 수 있는 버스코어 BUS_H 를 위해 선으로 연결된다.

상기 샘플러는 버스코어 BUS_H 에 연결된 2018 샘플링(표본추출) 다이오드 DS1 그리고 홀딩 레귤레이터(199H)의 입력으로 연결되며 0.55 내지 0.45 의 강제 정방향 전류비를 갖는 보상다이오드 DS2 뿐 아니라 20/9 피치 디자인으로 입력(2016)에서 표본 펄스된 상보형 밸란스 전류 소스 구조(2014)를 사용한다. 필요한 전류 IS 가 매우 작으며 실제에서는 검사모드에서만 표본추출되기 때문에 그리고 상응하는 제어된 전류소스 구조(2015)가 낮은 고유전류 소모를 갖는 단일체로써 디자인될 수 있기 때문에 전력절약 목적을 위해 특수한 구동배치 또는 전류가능 수단이 불필요하다.

샘플링 다이오드 DS1 은, 전위 UBATT 에 대한 단락회로의 경우 또는 버스 코어 BUS_H 로 더욱더 높은 간섭전압의 적용의 경우, 하류로 연결된 레귤레이터를 위한 중요한 보호기능을 수행한다. 버스코어 보호 다이오드 DH 에 따라 다이오드 DS1 및 다이오드 DS2 의 적절한 일체형 실현으로 출력(2017)에서의 샘플링 전압이 출력단 트랜지스터(1304)가 온상태인때 실제 코어전압 U_{BUS_H}에 가까우며 이 결과로 이 경우에 기준의 D/A 변환기(199.2)의 실제 해상 단계보다 작은 잔류 에러는 없어진다.

두 개의 다이오드 경로 DS1 및 DS2 를 포함하는 전류소스구조(2014)는, 전력공급을 위한 단자 VBATT 또는 V_T및 GND 그리고 버스코어 노드(2018)에 추가하여 단 두 개의 또다른 단자(2016 및 2017)를 갖는 샘플링 회로(2015)에 대하여, 균형을 이루면서 저용량으로 소형으로 집적될 수 있다. 본 경우에 관심이 되는 이같은 단지 작은 샘플링 전류의 경우에, 그리고 일체형 집적 형태 설계가 적절히 고려될 때, 셀(2015)내 정류된 전압의 상호 보상을 실현하는 것이 가능하며, 따라서 상기 버스 결합노드(2018)에서의 D/C 전압 변화에 대한 이같은 샘플러의 신속한 반응(가능한 조절의)에도 불구하고 상기 버스코어(EMC)에서의 무선주파수 간섭에 대한 비교적 높은 신호대 잡음비를 달성하는 것이 가능하다.

이같은 해결안은 따라서 피할 수 없는 에러전압이 이같은 경우에 역시 발생되지만 발생의 기초가 되는 같은 물리적인 작용원리를 사용하며 불가피하게 발생된 같은 위치 및 같은 일체형 구조에서 보상이 되는 한은 바람직하다.

상기 에러보상에 대한 열적 불변은 이로 부터 뒤따르며 상기의 열적 불변은넓은 제한내에서 실현될 수 있다. 이와 같은 이유로 회로(200)로 부터의 어떠한 보상 협조없이 또는 계산상의 보상을 위한 목적으로 상기 마이크로제어기(21)를 사용하지 않는 것이 가능하다.

민감한 상기 마이크로제어기(21)에 대한 회로(200)의 절연기능(도 7 및 도 23 과 관련하여 설명된)은 이와 같이 하여 저해되지 않는다. 물론 설명된 바의 샘플러는 본 발명에 어떠한 제한도 구성하지 않으며 오히려 본 발명은 한 버스코어 및 상응하는 오프셋 전압 보상을 통하여 과전압에 대한 두 리버스 절연을 실현하기 위해 다른 해결방법내에서 실시될 수 있다.

도 43 에 따른 예시적 실시예는 다른 한 응용을 실시하며 이때 한 강력한 마이크로제어기가 상기 회로와 협동하고 상기 계산력의 사용과 디지털 경로(166.5)의 사용은 방해의 결과를 갖지 않으며 도 42 에서 도시된 바와 같이 회로(200)에서 실제적인 에러전압 보상을 가지며 상기 설명된 바의 보호를 제공하는 샘플러를 집적하는 것은 가능하지 않다.

상기 버스 코어 BUS_L 에 대한 이같은 예시적 실시예에서 실제 코어 출력단(133L)은 요구된 코어전위에서 공급할 목적을 위해서가 아니라 백업공급을 제공하는 백업스위치(2019)를 구동하기 위한 구동기단으로서만 사용되며 그 부분을 위해 분리된 보호 다이오드 DL' 에 의하여 버스코어 BUS_L 로 연결된다. 따라서 우세한 공급전위로 부터 버스내로 흐르는 전류는 이 경우에 완전히 다른 경로를 택한다. 즉,코어 전위 레귤레이터(1991L)의 출력에서 조정 포인트 RP 로부터 트랜지스터의 스위칭 경로 및 보호 다이오드 DL' 를 통하는 경로를 택한다. 이를 가능하게하기 위해 낮은 저항 변환 스위치 SWL 이 제공되며 이는 상응하는 전위 검사의 지속시간에 대하여 도시된 스위칭 상태로 작동될 수 있다.

한 D/A 변환기(199.2L)가 레귤레이터(1991L)로 조정 포인트 RP 에서 고정되어질 전압을 위한 바람직한 값의 전압을 공급한다. 전류의 흐름으로 인한 요소(2019 및 DL')에서 강하되는 에러전압 U_ERR은 또다른 증폭기(2023)에 의해 탐지되며 이는 측정 증폭기(1991EL)를 형성하도록 연결되고 상응하는 아날로그 출력전압 U_Diff가 도 7 및 도 23 에서의 마이크로제어기(21)의 A/D 입력으로 공급된다.

따라서 상기 마이크로제어기(21)는 디지털로 변환된 에러전압 U_Diff로 부터 버스코어 전압의 값과 D/A 변환기(199.2L)의 계단식 특성에 의해 정해진 방법으로 D/A 변환기(199.2)에 대한 현재의 디지털 값 내역을 계산할 수 있다. 버스코어 BUS_L 에 대한 에러전압 U_ERR의 보상과 협력하여 상기 레귤레이터(1991L)는 200㎃의 최대전류를 갖는 전류제한전압소스를 실현하며 상기 최대전류가 도달되는때 공급소스 전압이 차단된다.

증폭기(2023)의 아날로그 출력에 대한 단자(2022)와는 별도로, 변환 스위치 SWL가 회로(200) 바깥측에서 실현될 때 또다른 단자(2020 및 2021)가 회로(200)에 필요하다. 버스코어 BUS_H 로의 상응하는 연결을 위한 수단은 상기에서 설명된 것과 일치한다.

도 44 에 따른 예시적 실시예는 마이크로제어기를 통해 상기 제 1 언급된 단자 및 보상경로를 피한다. 즉, 샘플 및 홀드회로(2010L')에 의해, 코어전압 U_{BUS_L}이 아닌 측정 증폭기(1991EL)의 상기 언급된 출력전압을 표본추출하고 유지시킨다. 데이터 신호 TxD 와 상호연결된 샘플링 펄스 SP 는 상기 신호의 활성에지가 펄스 트리거 회로(2011L')에 의해 상기 샘플 및 홀드회로로 적용된 후에 발생된다. 본 발명을 제한하지 않으면서, 이는 에지-트리거 단한정 멀티바이브레이터(Egde-triggered monostable multivibrator) STMF일수 있다.

에러 전압 UERR 에 상응하며 2010L' 에 의해 유지되는 에러의 양은 간섭양으로써 코어전위 레귤레이터(1991L)로 보내지고 아날로그 형태로 계수되어, 이와 같이 하여 D/A 변환기(1992L)의 해상범위내에서, 레귤레이터 출력전압 Ua 및 각 에러 전압 U_ERR의 합계로서 디지털 경로(166.5)에서 사전에 결정된 양에 해당하는 한 코어전압 U_{BUS_L'}를 얻도록 한다.

도 45 에 따른 예시적 실시예에 대하여는 상기의 설명이 똑같이 적용될 수 있으며, 이는 에러전압의 탐지를 포함하지 않고 마이크로제어기(21)로부터의 디지털 경로(166.5)를 통해 필요한 값 내역내의 고정된 추가 오프셋 값을 참작함으로써 상기의 전압값을 설명한다. 이점과 관련하여 이같은 예시적 실시예는 도 29-33 및 36-39 에 따른 실시예로 부터 이미 설명된 원리를 기초한 것이다.

도 46 은 일례로써 수신목적을 위해서뿐 아니라 통신 에러의 확인을 위한 송수신기(100/100')의 일부로 한 수신블럭(120')을 도시한다. 가령, 송수신기(100/100')에서 출력단(133)의 상호 작용하는 레벨 이동 특징 및블럭(199)의 앞서 설명된 기능과 협력하여 이같은 수신 블럭을 포함하는 전자유닛의 기준접지전위 에러를 확인할 수 있다.

상기 수신블럭(120')은 아날로그 작용의 정면단(121), 디지털 평가 논리회로(128) 및 판독 및 제어논리회로(129)를 포함한다.

상기 정면단(LEVEL DISCRIMINATING SECTION:레벨 판별섹션)은 세 개의 아날로그 액션 레벨 판별회로(121.1-121.3)를 포함한다. 이들 판별기는 비교기로써 만들어지며 버스라인 레벨을 서로서로에 대하여 그리고 또한 기준전위 VREF 에 대하여 아날로그 비교함으로써 신호레벨 및 디지털식으로 더욱 처리될 수 있는 신호레벨 및 에지를 발생시킨다.

상기 평가 논리회로(처리 및 분석섹션)는 회로기능(122')를 포함하며, 상기 회로기능은 한편으로는 상기 규정된 신호레벨 및 에지로부터의 디지털식으로 정상화된 비트 스트링으로써 직렬 버스 정보 RxD 를 찾아내며, 다른 한편으로는 라인코어 종속방식으로 버스 에러를 식별할 수 있다. 이같은 목적을 위해 상기 회로기능(122')은 단일회선 수신을 위해 만들어 질 수 있기도 하다(GND를 지나).

평가논리배열(128)은 디지털 회로기능(123H, 123L)을 포함하여서, 사전설정된 수의 연속 비트에러가 도달 또는 통과될 때 (비트에러 깊이 판별기 또는 비트에러 축적 판별기), 할당된 버스코어(BUS_H/CAN_H 또는 BUS_L/CAN_L)를 각각 표시하는 에러신호가 출력될 수 있게 한다. 이를 위하여 회로기능(123H, 123L)은 회로기능(122')에 다중연결된다.

판독 및 제어 논리배열(판독 및 온칩제어)은 제어 인터페이스(124)를 형성하도록 조합되는 기능을 포함하며, 상기 기능은 도 6, 16 및 26 에 따라 디지탈 SPI 인터페이스(166)의 일부일 수 있으며, 또는 설정입력(127H1,127L1), 재설정 입력(127H2, 127L2) 및 상태출력(127H3, 127L3)을 각각 갖는 적어도 두 개의 저장셀(127H, 127L)과 조합될 수 있다. 전체회로내에서 이들 소자들은 회로위상기하학 측면에서 도 5, 7, 9, 10 및 23 의 EEPROM(35)과 관련하여 더 큰 에러메모리의 일부일 수 있다.

예컨대, 이산 저장셀(127H, 127L)의 리세트 입력(127H2, 127L2)과 상태출력(127H3, 127L3)은 제어 인터페이스(124/166)에 연결된다. 에러 신호가 회로기능(123H)으로 부터 설정 입력(127H1)에 적용될 수 있다. 에러신호는 회로기능(123L)으로 부터 설정입력(127L1)에 적용될 수 있다. 연결(126H, 126L)은 비트에러 깊이 측면에서 설정정보가 판별될 수 있게 하며 비트에러 횟수 측면에서 정보가 축적될 수 있게 하며 두가지 판별방법의 선택측면에서 제어 인터페이스(124/166)로 부터 회로기능(123H, 123L)으로 정보가 전달될 수 있게 한다. 연결부(125)는 설정정보가 제어 인터페이스(124/166)로 부터 (한개 이상의 저장, 이동 또는 계수 레지스터를 포함할 수 있는) 회로기능(122')으로 전달될 수 있게 한다.

보조적으로, 제어 인터페이스는 전방단부(121)와 평가 논리배열(128)에서 슬루속도에 영향을 주는 수단(170.2)에 연결될 수 있으며 SPI 버스(166.5)를 통해서 수신블럭(120') 환경과 통신할 수 있다.

슬루속도는 버스 네트워크나 버스가입자에 대한 전자기 간섭으로 인한 통신간섭과 버스네트워크의 정전용량성 간섭의 경우에 송수신기(100/100')의 출력 스테이지(133)의 상호작용 레벨이동 특징과 버스 테스트 매니저(199)와 오프셋 기능과 상호작용하여 코어 특이성 비트에러에 대한 분석을 돕는다.

송수신기(100')의 이러한 수신블럭(120')은 적당한 버스 관리 소프트웨어 하에서 정상 버스 수신기능에 추가적으로 버스회선 특이적 방식으로 SPI 제어하에서 에러 분석을 보조할 수 있다.

앞서 기술된 오프셋과 버스 테스트 매니저(199)의 기능과 출력스테이지(133)의 상호작용 레벨 이동특징과 관련하여 수신블럭(120')은 기준-어스-전위-에러에 기초한 통신간섭을 갖는 버스가입자의 판단에 있어서 반도체 회로(200)의 전체기능, 즉 모니터링 및 진단기능을 팽창시킬 수 있다. 상기 수신블럭은 버스의 테스트 시스템 일부로서 작동될 수 있으며 하드웨어 측면에서 버스 네트워크의 복수의 송수신기에 의해 좌우된다.

수신블럭(120')은 섹션(128, 129)에 있어서 상이하게 구축될 수 있으며, 또한 이러한 지점에서 기술된 판별 특징을 실현하기 위해서 실시예와 상이한 기능 블럭을 포함한다.

도 47 에 따라 개발된 수신 블럭(120')으로, 부정확한 버스레벨의 존재하에서 에러분석을 보조할 수 있다. 앞서 기술된 블럭과 유사하게 수신블럭은 정상적 2-와이어 및 단일-와이어 수신기능을 부여한다. 적당한 진단 소프트웨어의 제어하에서, 블럭(120")에 할당된 오프셋 및 버스테스트 매니저(199')의 기능과 출력 스테이지(133)의 레벨이동 특징에 관련하여 기준 어스전위 에러, 버스레벨 및 버스윈도우를 능동적으로 보조한다.

이 경우에 수신블럭(120")은 아날로그 작용 레벨 탐지 섹션(121A), 한계값 지정 및 이동 섹션(121B), 논리적 전류 연결 섹션(121C), 디지탈 평가 논리배열(128A) 및 전송단부에만 영향을 주는 오프셋 경우보다 더욱 경사진 기능을 가지는 오프셋 및 버스테스트 매니저(199')를 포함한다.

레벨 탐지 섹션(레벨 판별섹션)은 3개의 아날로그 작용 레벨 판별기(121.1∼121.3)를 포함한다. 이들은 비교기로서 설계된다.

비교기(121.1)는 두 개의 버스라인 레벨을 비교함으로써 제 1 디지탈 출력신호를 발생한다. 비교기(121.2)는 버스코어(BUS_H/CAN_H)의 레벨을 제 1한계값 소스(121.4)의 제 1한계 전압(VT_H)과 비교함으로써 제 2 디지탈 출력신호를 발생한다. 비교기(121.3)는 버스코어(BUS_L/CAN_L)의 레벨을 제 2 한계값 소스(121.5)의 제 2 한계 전압(VT_L)과 비교함으로써 제 3 디지탈 출력 신호를 발생한다. 모두 3개의 비교기는 더욱 디지탈 처리될 수 있는 신호레벨 및 에지를 발생한다.

도 46 과 대조적으로, 판별기(121.1∼121.3)는 칩기판에 대해 더 높고 더 낮은 전위의 공급단자로 전기적으로 "상승"되도록, 즉 "부동"할 수 있도록 구축된다. 이것은 반도체 칩 구조의 절연성 및 일체형 집적 형태 구축에 의해 보장되고, 도면에서 하향하는 정점을 갖는 삼각형으로 표시된 더 낮은 전위의 공급단자와 도면에서 정사각형으로 표시된 더 높은 전위의 공급단자가 전기적으로 상호연결된다는 사실에 의해 보장된다. 이러한 유닛(121.20)은 도면에서 빗금친 밑면을 가진다. 사각형으로 표시된 단자는 공급단자(121.14)에 연결되고 하향하는 정점을 갖는 삼각형으로 표시된 단자는 3개의 공급 단자(121.15)에 연결된다. 비교기가 일정한 공급전압을 가지도록 하기 위해서 구조(121.20)는 공급단자(121.14, 121.15) 사이에 연결되며 전류소스(121.10)을 통해 전위(VBATT, V_T)로 부터 공급받을 수 있는 전압 제어기(121.16)를 포함한다.

한계값 지정 및 이동 섹션(한계 레벨 이동섹션)은 한계전위(VT_H)를 위한 제 1 한계 전압원(121.4), 한계전위(VT_L)를 위한 제 2 한계 전압원(121.5)을 포함하며, 이들은 제어 경로(CVTH, CVTL)를 통해 조정될 수 있으며 필요시 상승될 수도 있는 음의 전용 기준-어스 전위 버스바아(121.13)(상향하는 정점을 갖는 삼각형으로 표시된)로 표시된다. 예컨대, 한계 전압원(121.4, 121.5)은 전류원(121.11, 121.12)으로 부터 공급받는다. 후자를 공급할 목적으로 전위(VBATT 또는 V_T)중 하나로부터 섹션(121B)이 이송된다.

게다가, 이 섹션은 구동에 의해 조절되며 섹션(121A)에서 음의 공급단자(121.15)에 출력을 공급하는 오프셋 소스(121.7)가 할당된다. 그래서 비교기(121.1∼121.3)의 공급 전압이 요소(121.16)에 의해 일정하게 유지될 경우 이 섹션은 상기 비교기의 음의 공급전위를 한정된 오프셋만큼 상승되게 한다. 이를 위하여 이 소스는 입력이 특수블럭(121.8)에 의해 도출되며 조절 증폭기의 출력이 피이드백 되는 증폭기로서 설계될 수 있다. 회로 단자(13.1, 13.2)로부터, 기능블럭(121.8)은 유닛에서 나오는 어스전위를 공급받을 수 있고, 또한 응용환경의 기준 어스전위로 부터 공급받을 수 있다.

기능블럭(121.8)은 제어경로(195.1)를 통해 오프셋 및 버스 테스트 매니저(199')에 연결된다. 블럭(121.8)으로 부터 오프셋 소스(121.7)는 켜지고 꺼질 수 있으며 필요하다면 경로(195.5)를 통해 단락될 수 있고 제어경로(195.1)를 통해 기능블럭(199')에서 습득된 필요한 지정값으로 구동될 수 있다.

블럭(121.8)의 또다른 기능은 어스전위 및 기준-어스 전위의 선택에 있다. 도 48 에 도시된 블럭에서 모든 기능이 동시에 구축될 필요는 없다. 추가로, 이들중 몇 개만이 한 번의 프로그래밍에 의해 선택될 수 있다. 그러므로, 블럭(121.8)은 경로(195.1)를 통한 구동에 따라서 수신블럭(120")에 도시된 전위기준을 가능화시키는 수단을 포함한다. 블럭(121.8)은 제어가능한 아날로그 전환 및 선택 경로(S₅∼S₈)를 포함할 수 있다. 게다가 보정용 마이크로컨트롤러에 의해 소프트웨어를 수단으로 필요에 따라 블럭(199')으로 부터 이들 경로가 켜지고 꺼지게 하거나 전환되게 할 수 있는 수단이 있다.

비교기(121.1∼121.3)의 출력은 논리전류경로(121.17, 121.18, 121.19)를 통해 평가논리배열(128)에 연결된다. 이 경우에 전류경로는 선택적 신호간섭을 위해서 상태 라인(121.17(BD), 121.18(BH), 121.19(BL))을 통해 연결될 수 있다.

평가 논리 배열(논리 데이터 조절 및 에러 판별섹션)은 도 46 의 회로기능(122)에 대응하며 앞서 기술된 기능을 수행하며 2-와이어 및 단일-와이어 수신을 위해 접지를 가로질러 설계된 회로기능(122')을 포함한다. 또한 요소(123L,123H)가 2-와이어 모드에서 에러분석을 위해 설계될 수 있다.

도 4 및 46 의 회로기능(124, 170, 170.2)과 도 28 의 블럭(199)의 기능이 오프셋 및 버스 테스트 매니저(199')에 집적된다. 이 경우에 저장셀(127H, 127L)은 SPI 데이터 버퍼 저장용 블럭(199)에 포함된 더 큰 레지스터의 일부로서 구축될 수 있다. 또한, 도 5, 7, 9, 10, 23 에 따른 EEPROM(35)과 관련하여 에러 메모리의 일부 성분이 블럭(199')에 할당될 수 있다.

제어 경로(195.1)는 다중 제어 경로이며 실제 회로에서 여러 구동조건에 블럭(199')을 조화시키는 아날로그 및 디지탈 기능요소를 포함할 수 있다. 예컨대 제어경로는 전류경로(195.4)를 통한 논리 전류 경로(121.17∼121.19)와는 다르게 제어 경로(195.3)를 통해 섹션(128)의 고정된 전압 논리 배열(전위(VCC_A)로 부터 공급받는)을 구동하는데 필요할 수 있다. 이것은 한계값 오프셋 소스(121.4, 121.5)나 경로(195.2)를 통한 슬루속도에 영향을 주는 "부동"레벨 판별 섹션(121.20)과 다르다.

게다가, 전환 및 제어경로(195')는 블럭(199')으로부터 전송출력 스테이지(133) 또는 전송의 경우에 효과적인 오프셋 소스(Q_SL, Q_SH, Q_SHH)에 인도된다. 중심 요소로서 디지탈 경로(166.5)를 통한 통신능력을 갖는 블럭(199')은 디지탈 신호를 아날로그 신호로 전환하는 수단(199.2X)을 포함한다. 그러나, 이 경우에 본 발명은 반대 전환 방향을 포함한다. 후자의 경우에 디지탈 경로(195.1)의 디자인에 따라서 전환경로의 일부가 블럭(121.8)으로 상류 변위될 수 있다(비고, 도53).

따라서 블럭(199')은 에러에 의해 초래되거나 테스트를 위해 발생된 오프셋 조건하에서 에러 검사의 결과로서 에러 신호의 인식과 수신 또는 전송 수단의 영향에 관련된 기능을 단일화 할 수 있어서 전위에러에 의해 손실된 또다른 버스 가입자와의 통신능력을 재개할 목적으로 반도체 회로(200)가 위치된 관찰 가입자에서 "비정상" 전송 및 수신조건을 발견하여 설정하거나 "테스트 수신기" 또는 "테스트 전송기" 이후에 진단 소프트웨어 하에서 수신 또는 전송 수단을 작동시킨다.

이러한 수신 블럭(120")은 트랜시버(100')의 일부로서 앞서 기술된 오프셋 및 버스 테스트 매니저(199')의 기능과 출력 스테이지(133)의 레벨 이동 특징과 연결하여 마이크로컨트롤러를 수단으로 SPI 제어하에서 에러 분석을 보조한다. 이 경우에 테스트 대상에 따라서 특수 장치 특징만을 구축해서 활성화시키는 것으로 충분할 수 있다. 수많은 가능성이 도 49-52 에 기술된다.

도 49 에 따르면, 전압 조절기(CD)에 의해 전압(VCC)을 일정하게 공급받는 전체 수신블럭(120', 120")은 오프셋 소스(Q_SG)에 따라 0…5볼트만큼 상승될 수 있다. 이 경우에, 수신블럭내의 한계 전압(VT_H, VT_L)은 네트워크 한정 고정 "편차값" 또는 스위치(S₆)가 폐쇄되는 도 48 의 경우(4)에 해당하는 변수에 따라 고정 또는 변경되며; 설정 신호(CVTH, CVTL)는 전류신호에 의해 실현된다. 이 경우에 입력 비교기와 함께 부동하는 디지탈 평가배열이 기준으로 취해져서 그 일부에 대해서 신호 흐름 측면에서 출력면상에서 논리 전류 경로를 통해 회로 환경에 연결되는한 이실시예는 도 47 의 변형예가 된다.

도 50 에 따르면, 음의 공급단자(DG)는 어스접지에 연결된다. 즉, 칩 GND 의 전위를 가진다. 비교기(121.2, 121.3)의 한계 전압원만이 테스트 조건에 따라 설정되거나 아래에 놓이는 오프셋이 주어진다. 이를 위하여 비교기(121.1)와 평가 논리 배열(128)간의 디지탈 경로(121.17)가 도 47 의 (121.17) 과 BD(195.4) 에 대응하게 필요에 따라 인터럽트될 수 있다.

도 51 에 따른 실시예는 도 47 과 도 48(1) 및 (5)(a) 에 따른 실시예에 대응하며, 한계 전압(VT_H, VT_L)은 예정된 불변량이며 기준점 오프셋 소스(Q_SG)를 수단으로 판별 섹션(121.20)의 상승에 의해서 어스전위와 함께 이동될 수 있다.

도 52 는 어스전위 에러 분석에 필요한 구성을 나타내는데, 이러한 구성에서 아날로그작용 판별섹션(121.20)과 전송출력 스테이지(133)의 공급단자는 동일한 전압 조절기로 부터 공급받으며 이러한 측면에서 기준점 오프셋 소스(Q_SG)를 수단으로 전위 GND 이상으로 상승될 수 있다. 전송 및 수신단부에서 디지탈 신호(TxD, DH, DD, DL)의 신축성 전위 연결을 시키는 전류 경로가 출력 스테이지(133)를 금지시키기 위해 (버스 접근 금지) (142')로 표기된다.

도 53 에 따른 실시예는 도 32 및 47 과 관련하여 언급된 기능블럭(199')의 최적화를 위한 회로도를 보여준다. 이 경우 레지스터(2030, 2031)로 한정된 이득을 위해 측정 증폭기(199.8)가 배선되며 이의 출력에 아날로그/디지탈 전환 수단(199.3)이 제공된다. 이 수단은 논리배열(199.1)에 연결되어 SPI 경로(166.5)에 대한 인터페이스로 작용하며, 그래서 시스템 GND 와 REM GND 간의 차이가 마이크로제어기에 디지탈 통신될 수 있게 한다. 상기 차이는 아날로그 형태로 획득된다. 이들 요소는 도 47 의 블럭(121.8)에 동일하게 할당될 수 있다.

지금까지 설명된 모든 구체예는 디지탈 경로(166.5)를 통해 수신된 데이터에 따라서 필요한 아날로그 값을 제공하는 한개 이상의 D/A 전환기에 따라 좌우된다.

도 54 에 따르면, 실제 버스 테스트 루틴에 필요한 오프셋 소스를 위해 모든 필요한 값지정 및 활성화 지령이 도 47 에 표시된 팽창된 기능(199)의 필수부분인 중심 회로기능(199.2X)에 의해 반도체 회로(200)에서 발생된다. 이러한 기능범주내에서 터미날 칩 또는 시스템 GND(13, 13.1)과 REM GND(13.2)간의 전압차이를 설명할 수 있다. 게다가, 버스코어전압 측정능력은 이러한 기능의 고유한 것이다. 그러므로 많은 가입자를 갖는 버스네트워크의 자가진단용 소프트웨어 하에서 전송 및 수신 측면에서 통신레벨 윈도우의 경사 및 압축조건을 만족시키기 위해서는 지금까지 기술된 모든 구체예의 D/A 전환기가 기능블럭(199.2X)으로 대체될 수 있다.

이러한 기능블럭은 도 54 에 도시된 바와 같이 다음을 제공할 수 있도록 구축된다:

(1) 도 29 에 따라서 전송 및 수신 측면에서 오프셋 소스(Q_SG); 도 30, 31, 32, 33 에 따라서 오프셋 소스(Q_SL, Q_SH, Q_SHH, Q_VCC'); 도 47 에 따라서 (121.7/Q_DG, 121.4/VT_H, 121.5/VT_L)를 활성화 및 억제시키는 가능화 신호;

(2) 도 29 에 따른 Q_SG; 도 30, 31, 32, 33 에 따른 Q_SL, Q_SH, Q_SHH, Q_VCC; 도47 에 따른 121.7/Q_DG, 121.4/VT_H, 121.5/VT_L에 대해서 버스특정 표준값에서 차이가 나는 지정값 또는 설정값;

(3) 도 4 에 따른 전송단부(170.3)에서 슬루속도에 영향을 주거나 도 47 에 따른 제어가능한 논리 경로(121.17(BD), 121.18(BH), 121.19(BL)에 대해서 버스특정 기준신호의 수신기단부 평가에 영향을 주거나 도 4 및 47 에 따른 (슬루속도 설정(170.2), 슬루속도 일치 타이밍 또는 기울기(195.3))에 관련한 슬루속도 개조(195.2)나 수신 에러 판별(126L(L_에러 탐지포맷), 126H(H_에러 탐지포맷))에 영향을 주는 설정 또는 전환신호;

(4) 도 48 에 따라서 전환 또는 선택가능(S₅∼S₈)을 실현시키는 설정 또는 전환신호.

본 발명의 개발도 버스 가입자에 의해 판별될 수 있는 버스레벨에 교대로 또는 동시에 영향을 줄 수 있다. 게다가 이러한 기능은 전송단부, 수신단부, 전송 및 수신 단부의 조합에 영향을 준다.

실현된 블럭(199, 199')의 기능은 선형 증폭기 및 디지탈/아날로그 또는 아날로그/디지탈 전환수단, 출력(20.2.2)에 의해 공급받거나 전위(V_T또는 VBATT, 197 또는 194)로 부터 공급받을 수 있는 전용 기준 전압 소스를 포함할 수 있다. 이 경우에 인터페이스 기능을 가지는 인터페이스 논리 배열(199.1)을 통해 인터페이스(166)에 연결되도록 디지탈/아날로그 및 아날로그/디지탈 전환수단을 실현시킬 수 있다.

네트워크 관리 또는 진단 소프트웨어는 이러한 하드웨어를 활용하여, 한편으로 어스에러를 갖는 버스 가입자를 포함한 칩(200)이 설비된 제어유닛의 결함있는 통신을 초래하고 이를 식별하고, 다른 한편으로 확인을 위해, 어스 에러를 갖지 않은 버스 가입자를 정상 통신에서 배제시킨다. 도 25,26, 52와 관련하여 수신전용 모드에서 전송접근을 중단시키는 능력은 에러가 없는 버스 가입자에서 버스 가입자로부터 버스로 전위의 흐름으로 인해(예컨대 CAN의 경우 긍정응답 비트나 에러 프레임의 방송으로 인해) 영향을 받는 블랭크 버스레벨에 이득이 되게 활용될 수 있다.

도 3 과 관련하여 트랜시버(100/100')의 블럭(110)의 전압 모니터 기능 또한 리셋/감시기능(164)에 의해 완전히 실현될 수 있다. 이 경우에 칩 디자인에서 각 기능이 분해되는 정도에 따라서 출력전압(VCC_U, VCC_A)은 팽창블럭(110)에 의해 모니터 되며, 이것은 트랜시버(100/100')의 다른 기능도 수행한다.

도 7 과 관련하여 상술된 바와 같이 비휘발성 메모리 영역(35')이 활용될 수 있다(도 16, 23, 28).

게다가, 모든 보조 메모리 영역은 회로(200) 구성 프로그램 데이터를 저장할 수 있다. 블럭(110, 170.1, 120, 120', 123H, 123L, 170.2, 130, 170.3, 140, 170; 164, 165, 165', 199)의 기능 및 효과나 신호(ENA/NINH, PWROR; EN, STB, SR, TEST/SRC/SWM, RESET, RESET1, RESET2, INIF, INIF1, INIF2, BUSY, INT 24.1, INT 24.2, WUPPH, WUPPL, t_w, t_s, N)의 특성 및 효과나 이의 값, 응답 시간, 참조건이상술된다.

게다가, 이러한 메모리 영역에 도 48 에 따라서 수신블럭(120")의 구성과 도 29-33, 49-52 에 따라 회로요소 또는 기능의 특정 선택이 데이터 형태로 저장될 수 있다.

대응 데이터는 이러한 메모리에 폐쇄된 데이터 기록으로 저장된다. 회로는 메모리 제어를 위한 특정 수단을 추가로 포함할 수 있다. 상기 메모리 제어 수단은 앞서 언급한 데이터 기록을 반도체 회로(200)로 판독하게 하고, 이러한 방식으로 회로의 특서어 기능이 복제될 수 있게 한다. 이를 위하여, 비휘발성 메모리 영역(35')은 인터페이스(166)를 통해 마이크로제어기(21)에 의해 기록 또는 변경된다.

출력전압(VCC_U, VCC_A, V_T)을 프로그램하고 도 48 에 따라 수신 블럭(120")을 구성하고 도 29-33, 49-52 에 따라 작동가능한 회로섹션의 선택을 위해서 회로는 단지 한 번 이러한 프로그래밍을 하는 수단을 포함할 수 있다.

이러한 1회 프로그래밍은 회로 캐리어로서 해당 전자유닛의 특정 용도에 따라서 위에서 언급된 블럭, 기능 및 신호에 대해서 제공될 수 있다. 예컨대, 이러한 반도체 회로가 사용되는 버스 시스템이 응용 특이적 방식으로 고정되거나 앞서 기술된 구성의 개시 센서가 사용된다면 일회 프로그래밍은 확장된 송수신기(100.11, 100', 165') 지역에서 매우 편리하다. 이러한 프로그래밍은 버스(201)와 인터페이스(166)를 통해 개시될 수 있다.

도 28-54 에 따른 모든 개발을 집적시킨 반도체 회로(200)의 기판의 기능적 할당이 도 55 에 도시되는데, 버스 트랜시버(100/100')와 오프셋 및 버스테스트 매니저(199)간의 연결이 표시되어 있다. 빗금친 영역(193)은 기능의 할당을 표시한다.

이중 화살표(164a)에서, 개시 확장기(165, 165') 및 감시 기능(164)(169.1 또는 169.2를 필요로 하는)을 위한 중앙 시간 측정수단, 파일럿 오실레이터나 클럭발생기는 실현기술 및 칩디자인이 허용한다면 개시 확장기(165')의 회로 레이아웃에 위치될 수 있다.

이것은 인터페이스(166)와 트랜시버(100') 및 오프셋 및 버스 테스트 매니저(199)에 있는 전송 및 수신수단 사이에서 트랜시버 근처에 있는 인터페이스 하위기능에도 적용된다.

따라서, 수신 블럭(120')의 제어 인터페이스(124)와 이의 선택수단(123H, 123L)은 칩상에 수신블럭(120')의 저장수단(127H, 127L)과 디지탈 평가 논리 배열(128)과 수신기 전방단부(121)의 설정수단(170.2)과 함께 슬루속도에 영향을 주는 제어블럭(170)을 포함할 수 있다. 또한, 전송수단의 설정기능(170.1, 170.3)을 더욱 포함할 수 있다.

오프셋 및 버스 테스트 매니저(199, 199')의 기능은 할당된 제어 인터페이스(124)와 함께 송수신기에 연결될 수 있다. 아날로그/디지탈 전환수단(199') 때문에 기능(199, 199')은 직렬 제어 인터페이스(166)와 동일할 수 있다.

도 28 의 빗금친 영역(193)에서 트랜시버 기능(100, 100')의 실현이 기능 블럭(198)과 오프셋 및 버스 테스트 매니저(199, 199')의 실현과 상호작용할 수 있음을 보여준다.

본 발명은 다르게 표준화된 2-와이어 버스를 포함한다. 따라서 J1850 또는 유사한 표준에 따라 설비된 제어 유닛에도 사용될 수 있다.

버스라인에 대한 중립 표기(BUS_H, BUS_L)와 CAN_H 및 CAN_L 은 CAN에 따른 구체예에도 적용된다.

기능 블럭(199, 199')에 의한 2-와이어 버스 트랜시버의 전송 및 수신수단의 보충에 있어서 이러한 보충은 전압조절기와의 집적에 국한되지 않는다.

Claims (13)

1. 한 개이상의 마이크로제어기(21,21')를 가지는 전자제어유닛용 반도체 회로로서, 상기 한 개 이상의 마이크로제어기(21,21')와 제어유닛의 회로(163; 1631, 1632, 1633)에 한 개 이상의 제 2 고정 공급전압(VCC; VCC_U, VCC_A)을 제 1 공급전압(VBATT)으로부터 제공하기 위한 수단(20; 20A, 20U)이 상기 반도체 회로에 포함되고, 이때 상기 제어 유닛의 회로(163; 1631, 1632, 1633)는 상기 한 개 이상의 마이크로 제어기(21,21')와 상호 작용하는 관계에 있으며,

   상기 한 개 이상의 제 2 고정된 공급전압(VCC; VCC_U, VCC_A)을 제공하는 수단에 추가하여, 상기 회로와 상호작용하는 마이크로제어기(21)를 2-선식 버스(BUS_H /BUS_L)에 결합시키기 위한 송신 및 수신수단(130, 133; 120; 120', 120")를 갖는 송수신기 기능(100, 100')을 일체형 집적 형태로 또한 포함함을 특징으로 하는 반도체 회로.
2. 제 1항에 있어서,

   한 개 이상의 마이크로제어기(21; 21')와 반도체 회로(200) 사이의 데이터 또는 제어신호의 직렬 교환(201, 201.1)을 위한 한 개의 인터페이스(166; SPI, SCI, RS 232, UART등)가 상기 반도체 회로에 일체형 집적 형태로 또한 포함되고, 이때 한 개 이상의 마이크로제어기(21; 21')는 송수신기 기능(100,100')과 상호작용하는 관계에 있는 것을 특징으로 하는 반도체 회로.
3. 제 1항에 있어서,

   한개 이상의 제 2 공급전압(VCC; VCC_U, VCC_A)을 제공하는 상기 수단이 한 개의 전압 레귤레이터(20; 20',20U,20A)를 형성하고, 이때 상기 전압 레귤레이터(20; 20', 20U, 20A)는 다수의 동작모드(MODEA, MODEB)를 구현할 수 있는 것을 특징으로 하는 반도체 회로.
4. 제 1항에 있어서,

   한 개 이상의 제 2 공급전압(VCC; VCC_U, VCC_A)을 제공하기 위한 수단이, 이 공급전압을 각각 스위치 온 및 스위치 오프할 목적으로, 한 개의 제어신호(ENA/NINH)에 의해 작동 및 비작동될 수 있도록 함을 특징으로 하는 반도체 회로.
5. 제 10 항에 있어서,

   다수의 선택가능 출력전압으로 부터 한 개의 특정 출력전압(VCC; VCC_U, VCC_A)으로 고정되기 위해 전압 레귤레이터(20U, 20A)가 구동되거나 프로그램될 수 있음을 특징으로 하는 반도체 회로.
6. 제 1항에 있어서,

   고정된 기준접지전위(GND)에 대해 한 개 이상의 버스코어(BUS_H, BUS_L) 상에서 2-선식 또는 단일 회선식으로 선택적으로 송신 및 수신할 수 있도록, 송신 및 수신수단(130, 133; 120, 120')과 관련하여 그리고 한 개의 제어수단(142; 157; 172/SWM)과 관련하여 상기 송수신기 기능(100,100')이 구성됨을 특징으로 하는 반도체 회로.
7. 제 1항에 있어서,

   버스 네트워크내 신호 전송에서의 에러를 탐지하고 에러를 나타내는 신호를 발생시키기 위한 수단(122')이 상기 수신수단(120; 120')을 포함되는 것을 특징으로 하는 반도체 회로.
8. 제 1항에 있어서,

   상기 반도체 회로에 한 개의 동작상태(RECEIVE ONLY)가 제공되며, 이때 한개 이상의 제 2 공급전압(VCC; VCC_U, VCC_A)을 제공하기 위한 수단이 스위치 온 되고, 상기 수신수단(120, 120')이 작동되고 상기 송신수단은 비작동(140', 142', 6)되며, 이때 버스(BUS_H/BUS_L)는 아무런 영향을 미치지 않음을 특징으로 하는 반도체 회로.
9. 제 1항에 있어서,

   상기 반도체 회로에 한 개 이상의 동작상태(SLEEP)가 제공되며, 이때 송수기 기능(100,100')의 송신수단(133)은 버스(BUS_H/BUS_L)에 아무런 영향을 미치지 않고, 한 개 이상의 제 2 공급전압(VCC; VCC_U, VCC_A)을 제공하기 위한 수단이 작동되지 않거나 스위치 오프(VCC; VCC_U, VCC_A= zero)됨을 특징으로 하는 반도체 회로.
10. 제 1항에 있어서,

    상기 반도체 회로는 모니터 수단(110; 164)과 출력수단을 일체형 집적 형태로 추가로 포함하고,

    상기 모니터수단(110; 164)은 한 개 이상의 제한값에 대해 제 1 공급전압(VBATT) 및 한 개 이상의 제 2 공급전압(VCC; VCC_U, VCC_A)으로 부터 한 개 이상의 전압을 모니터하고, 그리고

    상기의 제한값이 목표값에 미치지 못하거나 초과된때에, 상기 송수신기 기능(100, 100')와 상호 작용하는 마이크로제어기(21, 21')에 INTERRUPT 신호(143, 145) 또는 RESET 신호(164, 164.1)를 출력시키는 것을 특징으로 하는 반도체 회로.
11. 제 1항에 있어서,

    상기 반도체 회로는 송수신기 기능(100, 100')과는 독립적으로 작용하는 자동수단(165, 165')을 일체형 집적 형태로 추가로 포함하고,

    상기 자동수단은 한 개 이상의 마이크로제어기(21, 21')의 감소 또는 증가된 활동시간주기로 한 개 이상의 웨이크-업 신호를 탐지하는 것을 특징으로 하는 반도체 회로.
12. 제 1 항에 있어서,

    상기 수신수단(120")이 두 임계값(VT_H, VT_L)을 명시하기 위한 수단(121.4, 121.5)을 가지고, 상기 수단(121.4, 121.5)이 기준접지전위 버스바아(FTG; 121.13)로 언급되며, 이 기준접지전위 버스바아가 한 기준접지 전위 단자에 동작될 수 있도록 연결되거나, 또는 이 기준접지전위 버스바아가 상기 회로의 두 개 이상의 선택적 기준접지 전위 단자(13,13.1, 13.2)로 동작할 수 있도록 연결될 수 있음을(S7)특징으로 하는 반도체 회로.
13. 제 1 항에 있어서,

    상기 수신수단(120")이 공급기준포인트(121.15)로 일컬어지는 판별수단(121.1, 121.2, 121.3)을 가지며, 이 공급기준포인트가 기준접지전위 단자에 동작 할 수 있도록 연결되거나, 또는 이 공급 기준 포인트가 상기 회로의 두 개 이상의 선택적 기준접지전위 단자(13, 13.1, 13.2)로 동작할 수 있도록 연결될 수 있음을(S₈) 특징으로 하는 반도체 회로.