DE102016203271A1 - Mikrocontroller und Verfahren zum Modifizieren eines Übertragungssignals - Google Patents

Mikrocontroller und Verfahren zum Modifizieren eines Übertragungssignals Download PDF

Info

Publication number
DE102016203271A1
DE102016203271A1 DE102016203271.2A DE102016203271A DE102016203271A1 DE 102016203271 A1 DE102016203271 A1 DE 102016203271A1 DE 102016203271 A DE102016203271 A DE 102016203271A DE 102016203271 A1 DE102016203271 A1 DE 102016203271A1
Authority
DE
Germany
Prior art keywords
transmission signal
error injection
microcontroller
signal
injection module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102016203271.2A
Other languages
English (en)
Inventor
Jayakrishna Guddeti
Deepa Chandran
Shivaprasad Sadashivaiah
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102016203271.2A priority Critical patent/DE102016203271A1/de
Priority to US15/438,908 priority patent/US10509711B2/en
Publication of DE102016203271A1 publication Critical patent/DE102016203271A1/de
Priority to US16/704,219 priority patent/US11080158B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • G06F11/263Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2215Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test error correction or detection circuits

Abstract

Ein Mikrocontroller umfasst eine Signalschnittstelle zum Übertragen von Signalen. Der Mikrocontroller umfasst ferner ein Fehlerinjektionsmodul. Das Fehlerinjektionsmodul ist dafür ausgelegt, ein der Signalschnittstelle zugeordnetes Übertragungssignal anzuzapfen. Das Fehlerinjektionsmodul umfasst eine Synchronisationseinheit. Die Synchronisationseinheit ist dafür ausgelegt, in dem angezapften Übertragungssignal ein Auftreten eines Synchronisationsereignisses zu detektieren. Ferner ist das Fehlerinjektionsmodul dafür ausgelegt, das angezapfte Übertragungssignal durch Hinzufügen mindestens einer Störung zu dem Übertragungssignal synchron mit mindestens dem detektierten Auftreten des Synchronisationsereignisses zu modifizieren.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Offenbarung betrifft allgemein Mikrocontroller und Verfahren, und insbesondere einen Mikrocontroller und ein Verfahren, zum Modifizieren eines Übertragungssignals.
  • STAND DER TECHNIK
  • Die Komplexität von Kraftfahrzeugelektronik – als ein Beispiel für die Mikrocontroller-Verwendung – nimmt weiter zu. Ferner gibt es Sicherheitsanforderungen für das Prüfen von Mikrocontrollern und der umgebenden Komponenten. Einige Validierungen müssen auf Systemebene durchgeführt werden, auf der ein Mikrocontroller mit anderen Komponenten ein System bildet, um eine oder mehrere Funktionen zu liefern. Um einige Sicherheitsanforderungen zu validieren, ist es entscheidend, unter Verwendung von Schnittstellenprotokollen, die mehrere Komponenten im System miteinander verbinden, Realwelt-Szenarien zu erzeugen. Solche Protokolle wären zum Beispiel, aber ohne Beschränkung darauf, I2C, CAN, PSI5, PSI5s, SENT, MSC und so weiter. Es ist bekannt, Mikrocontrollern oder den umgebenden Komponenten fehlerhafte Signale zuzuführen. Verwendet werden zusätzliche Elemente oder Vorrichtungen, die sich außerhalb des Systems befinden und die schwierig zu verwenden sind, wenn sich der Mikrocontroller oder das System am Einsatzort befindet und installiert ist. Die Verwendung dieser Vorrichtungen mit einem getrennten Mikrocontroller oder System kann es schwierig oder unmöglich machen, Realwelt-Szenarien zu erzeugen.
  • KURZFASSUNG DER ERFINDUNG
  • Bei einer Ausführungsform umfasst ein Mikrocontroller mindestens eine Signalschnittstelle zum Übertragen von Signalen. Der Mikrocontroller umfasst ferner mindestens ein Fehlerinjektionsmodul. Das Fehlerinjektionsmodul ist dafür ausgelegt, ein der Signalschnittstelle zugeordnetes Übertragungssignal anzuzapfen. Das Fehlerinjektionsmodul umfasst mindestens eine Synchronisationseinheit. Ferner ist die Synchronisationseinheit dafür ausgelegt, in dem angezapften Übertragungssignal das Auftreten mindestens eines Synchronisationsereignisses zu detektieren. Das Fehlerinjektionsmodul ist dafür ausgelegt, das angezapfte Übertragungssignal durch Hinzufügen mindestens einer Störung zu dem Übertragungssignal synchron mit mindestens dem detektierten Auftreten des Synchronisationsereignisses zu modifizieren.
  • Bei einer anderen Ausführungsform umfasst ein Verfahren zum Modifizieren eines Übertragungssignals mindestens die folgenden Schritte: das Übertragungssignal wird angezapft. In dem angezapften Übertragungssignal wird ein Auftreten mindestens eines Synchronisationsereignisses detektiert. Ferner wird das angezapfte Übertragungssignal modifiziert durch Hinzufügen mindestens einer Störung zu dem Übertragungssignal synchron mit mindestens dem detektierten Auftreten des Synchronisationsereignisses.
  • Die Einzelheiten einer oder mehrerer Ausführungsformen werden in den beigefügten Zeichnungen und in der nachfolgenden Beschreibung dargelegt. Andere Merkmale, Aufgaben und Vorteile werden aus der Beschreibung und den Zeichnungen und aus den Ansprüchen hervorgehen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Für ein vollständigeres Verständnis der vorliegenden Offenbarung und ihrer Vorteile wird nun auf die folgenden Beschreibungen in Verbindung mit den beigefügten Zeichnungen verwiesen. Es zeigen:
  • 1 eine schematische Ausführungsform eines Mikroprozessors.
  • 2 schematisch eine Ausführungsform eines Fehlerinjektionsmoduls.
  • 3 eine Auflistung verschiedener Synchronisationsereignisse zum Decodieren eines Datenprotokolls eines Übertragungssignals.
  • 4 eine Auflistung einer Definition für ein beispielhaftes Protokoll.
  • 5 eine Auflistung einer anderen Definition für ein Protokoll, auf dem ein Übertragungssignal basiert.
  • 6 eine Logikblockdarstellung einer Ausführungsform eines Fehlerinjektionsmoduls.
  • 7 ein Beispiel für ein Übertragungssignal und das jeweilige modifizierte Übertragungssignal mit einem unterdrückten Hoch-Impuls.
  • 8 ein Beispiel für ein Übertragungssignal und das jeweilige modifizierte Übertragungssignal mit einem unterdrückten Niedrig-Impuls.
  • 9 eine Ausführungsform einer Logik zur Bewirkung einer Flankenverzögerung.
  • 10 ein Übertragungssignal und das modifizierte Übertragungssignal mit einer verzögerten Flanke.
  • 11 eine Ausführungsform, die Anstiegs- oder Abfallzeitvariationen ermöglicht.
  • 12 eine Ausführungsform einer Logik zum Hinzufügen von Glitches zu Übertragungssignalen.
  • 13 verschiedene Szenarien für eine Glitches hinzufügende Logik.
  • 14 ein Übertragungssignal und ein modifiziertes Übertragungssignal mit hinzugefügten Glitches.
  • AUSFÜHRLICHE BESCHREIBUNG BEISPIELHAFTER AUSFÜHRUNGSFORMEN
  • Im Folgenden werden die Herstellung und Verwendung der derzeit bevorzugten Ausführungsformen ausführlich besprochen. Es versteht sich jedoch, dass die vorliegende Erfindung viele anwendbare erfindungsgemäße Konzepte bereitstellt, die in vielfältigen spezifischen Kontexten realisiert werden können. Die besprochenen spezifischen Ausführungsformen veranschaulichen lediglich spezifische Weisen der Herstellung und Verwendung der Offenbarung und beschränken nicht den Schutzumfang.
  • 1 zeigt einen Mikrocontroller 1 mit Signalschnittstellen 2, 3 zum Übertragen von Signalen. Die Pfeile geben an, dass die fünf Signalschnittstellen 2 auf der linken Seite des Mikrocontrollers 1 dem Mikrokontroller 1 erlauben, Signale zu empfangen. Diese Signalschnittstellen 2 dienen somit als Eingangssignalschnittstellen. Die drei Signalschnittstellen 2 auf der rechten Seite des Mikrocontrollers 1 dienen als Ausgangssignalschnittstellen 3 für den Mikrocontroller 1.
  • Der Mikrocontroller 1 umfasst ferner bei der gezeigten Ausführungsform vier Fehlerinjektionsmodule 4. Das Fehlerinjektionsmodul 4 auf der linken Seite ist über einen Multiplexer 5 mit den fünf Signalschnittstellen 2 verbunden, die bei der gezeigten Ausführungsform als Eingangssignalschnittstellen dienen. Die übrigen drei Fehlerinjektionsmodule 4 sind direkt mit den Signalschnittstellen 3 verbunden, die als Ausgangssignalschnittstellen dienen.
  • Die Fehlerinjektionsmodule 4 sind dafür ausgelegt, Übertragungssignale anzuzapfen, die den Signalschnittstellen 2, 3 zugeordnet sind. Daraus folgt, dass das einzige Fehlerinjektionsmodul 4 links Eingangssignale anzapft, die durch die Signalschnittstellen 2 empfangen werden, und dass die drei Fehlerinjektionsmodule rechts Ausgangssignale anzapfen, die durch den Mikrocontroller 1 auszugeben sind und die bei der gezeigten Ausführungsform durch die Signalverarbeitungseinheit 6 bereitgestellt werden. Die Ausgangsübertragungssignale werden hier externen Komponenten 7 zugeführt.
  • 2 zeigt eine Ausführungsform eines Fehlerinjektionsmoduls 4, das eine Synchronisationseinheit 40 umfasst. Die Synchronisationseinheit 40 ist ausgelegt zum Detektieren eines Auftretens mindestens eines Synchronisationsereignisses in dem angezapften Übertragungssignal. Auf der Basis des detektierten Übertragungssignals modifiziert das Fehlerinjektionsmodul 4 das angezapfte Übertragungssignal durch Hinzufügen mindestens einer Störung zu dem Übertragungssignal synchron mit mindestens dem detektierten Auftreten des Synchronisationsereignisses.
  • Somit modifiziert das Fehlerinjektionsmodul 4 ein angezapftes Übertragungssignal und verwandelt dieses Signal in ein fehlerhaftes Signal. Das modifizierte Signal erlaubt daher das Prüfen entweder einer Komponente des Mikrocontrollers 1 oder einer externen Komponente.
  • Das in 2 gezeigte Fehlerinjektionsmodul 4 umfasst eine Fehlerinjektionseinheit 41, die die Störung zu dem angezapften Signal hinzufügt. Der Multiplexer 43 erlaubt dem Fehlerinjektionsmodul 4 entweder, das Übertragungssignal durch das Fehlerinjektionsmodul 4 durchzulassen oder das modifizierte Übertragungssignal auszugeben. Bei der gezeigten Ausführungsform umfasst das Fehlerinjektionsmodul 4 außerdem eine Protokolldetektionseinheit 42 zum Detektieren des Protokolls, gemäß dem das Übertragungssignal gegeben ist. Dadurch kann das Fehlerinjektionsmodul 4 das Übertragungssignal richtig analysieren und das richtige Synchronisationsereignis verwenden.
  • Der Mikrocontroller 1 umfasst bei einer Ausführungsform ein On-the-Fly-Fehlerinjektionsmodul 4 in dem Mikrocontroller 1 und bei einer anderen Ausführungsform außerhalb des Mikrocontrollers 1. Ein solches On-the-Fly-Fehlerinjektionsmodul 4 zapft die Schnittstellensignale an und injiziert auf der Basis der Fehlerinjektionsanforderungen für die Prüfung Protokoll- und elektrische Fehler. Das On-the-Fly-Fehlerinjektionsmodul 4 ist bei einer Ausführungsform in der Nähe der Schnittstellen (z. B. Anschlussstellen) platziert, bevor das Übertragungssignal durch andere Logik im Mikrocontroller 1 verbraucht wird. Das Fehlerinjektionsmodul kann bei einer Ausführungsform dafür ausgelegt sein, Fehler in Ausgangssignale des Mikrocontrollers 1 zu injizieren, um andere Komponenten (Slave-Vorrichtungen) im System zu prüfen. Bei einer Ausführungsform des Mikrocontrollers 1 gibt es mehrere Instanzen von Fehlerinjektionsmodulen, diese können gleichzeitig verwendet werden, um Fehler entweder auf Eingangssignalen oder Ausgangssignalen auf mehreren Protokollen zu injizieren. Ferner wird bei einer Ausführungsform ein Fehlerinjektionsmodul 4 mit mehreren Signalschnittstellen oder verschiedenen Einheiten in dem Mikrocontroller 1 gemultiplext, um Auswahl von Fehlerinjektion auf einem bestimmten Protokoll und auf einer bestimmten Signalschnittstelle 2, 3 (Pin/Anschlussstelle) zu ermöglichen. Dies gewährleistet große Flexibilität zum Prüfen verschiedener Schnittstellenprotokolle und verschiedener Pins/Anschlussstellen an dem Package durch Verwendung einer kleineren Anzahl von Fehlerinjektionsmodulen in einem Mikrocontroller 1.
  • Durch Unterdrückung von Impulsen oder Verzögern der Flanken ändert das Fehlerinjektionsmodul 4 Datenbit in dem Rahmen oder dem Übertragungssignal und verursacht Framing-Fehler. Eine Verzögerung von Flanken kann bei einigen Protokollen elektrische Fehler verursachen. Zum Beispiel verursacht in einem Übertragungssignal, das dem SENT-Protokoll zugeordnet ist, Verzögerung der Impulsflanke um mehr als einen Taktzyklus, dass der Nibble-Wert geändert wird, was Protokollfehler verursacht. Wenn die Verzögerung einer Flanke eines Impulses innerhalb einer Toleranzgrenze liegt, bewirkt sie elektrische Variation auf dem Schnittstellenprotokoll. Jedes Schnittstellenprotokoll weist ein spezifisches Framing-Format und einen spezifischen Datencodierungsmechanismus auf. Dementsprechend ist bei einer Ausführungsform das Fehlerinjektionsmodul 4 dafür ausgelegt, verschiedene Arten von Fehlern (einen oder mehrere Fehler) über jeweilige Störungen zu injizieren, um Protokollfehler und/oder elektrische Fehler auf dem Schnittstellenprotokoll zu verursachen.
  • Nochmalige Beschreibung der Ausführungsformen von 1 und 2 in anderen Worten: Es ist eine Ausführungsform von On-the-Fly-Fehlerinjektion gezeigt. Das Übertragungssignal wird durch das Fehlerinjektionsmodul 4 geleitet, und wenn kein Fehler injiziert wird, erreicht dasselbe Übertragungssignal das Ziel des Signals. Während das Übertragungssignal auf der Leitung übertragen wird, wird das Übertragungssignal durch den Block, der die Protokolldetektionseinheit 42 und die Fehlerinjektionseinheit 41 umfasst (auch als Block „Rahmendecoder und Fehlerinjektion” bezeichnet), überwacht. Die Protokolldetektionseinheit 42 (oder der Decoderblock) erkennt verschiedene Phasen des Protokollrahmens, zum Beispiel Rahmenanfang, Status- oder Kennungsphase, Daten- und Prüfsummenphase und so weiter. Die Fehlerinjektionseinheit 41 verwendet diese Framing-Informationen, um zu identifizieren, wann eine Störung als ein Fehler zu injizieren ist. Daher wird die Störung oder der Fehler synchron mit mindestens einem Synchronisationsereignis in dem Übertragungssignal hinzugefügt. Wenn das gestörte oder fehlerhafte Übertragungssignal angefordert wird, modifiziert das Fehlerinjektionsmodul 4 das Übertragungssignal (auf der Basis der Art von Fehler) und wählt den Ausgangsmultiplexer 43 zum Routen des fehlerhaften oder modifizierten Übertragungssignals zum Ziel anstelle des ursprünglichen Übertragungssignals aus. Wenn das ursprüngliche Übertragungssignal angefordert wird, schaltet das Fehlerinjektionsmodul 4 den Ausgang wieder auf das ursprüngliche Übertragungssignal, das daher lediglich durch das Fehlerinjektionsmodul 4 durchgeleitet wird.
  • 3 zeigt ein Beispiel für Synchronisationsereignisse und ihre Verwendung zum Identifizieren verschiedener Phasen in dem Übertragungssignal. Die Phasen der verschiedenen Protokolle werden durch Detektieren der Ereignisse identifiziert. Die Ereignisse werden alleine oder in Kombination miteinander, z. B. durch Verwendung logischer Verknüpfungen, verwendet. Die Phasen sind zum Beispiel Anfang eines Rahmens, Anfang der Daten, Prüfsumme usw.
  • 4 zeigt ein Beispiel, bei dem nur fallende Flanken von Impulsen in dem Übertragungssignal verwendet werden. Die fallenden Flanken sind hier die Synchronisationsereignisse zum Identifizieren verschiedener Phasen in einem SENT-Protokoll (Single Edge Nibble Transmission).
  • Ein komplexes Szenario wird durch 5 gegeben. Hier wird mehr als ein Synchronisationsereignis (zum Beispiel Zählung von Takt-Ticks und Flankenübergang) mit logischem Operator zu ihrer Verknüpfung zum Detektieren einer Protokollphase verwendet.
  • 6 zeigt ein Beispiel für ein Fehlerinjektionsmodul 4 und beschreibt verschiedene Subeinheiten in dem Fehlerinjektionsmodul 4. Das angezapfte Signal (genannt Input-Rahmen) wird einer Synchronisationseinheit 40 (als Sync-Detektionseinheit bezeichnet) zugeführt, die Anfang eines Rahmens detektiert und gegebenenfalls etwaige andere Synchronisationsereignisse in dem Rahmen. Um den Anfang des Rahmens eindeutig zu identifizieren, ist das Fehlerinjektionsmodul 4 dafür ausgelegt, den Protokolltyp (SENT, PSI5, CAN, usw.) zu identifizieren. Der Protokolltyp wird durch eine Anwendung, die das Fehlerinjektionsmodul 4 verwendet, als Teil des Freigebens des Fehlerinjektionsmoduls konfiguriert. Rahmenanfang kann für verschiedene Protokolle verschieden sein, und daher muss das Sync-Detektionsmodul dafür ausgelegt sein, Rahmenanfang für ein bestimmtes Protokoll zu detektieren. Die Sync-Detektionseinheit 40 enthält Logik zur Unterstützung von generischem programmierbarem Sync-Detektionsmechanismus, der auf der Basis des Protokolltyps konfiguriert werden kann. Die Synchronisationseinheit 40 gibt auf der Basis des detektierten Auftretens des Synchronisationsereignisses ein Synchronisationssignal an den Rest des Fehlerinjektionsmoduls 4 und an den Abtasttaktgenerator 47 aus. Der Abtasttaktgenerator 47 ist eine Takterzeugungseinheit, die mit verschiedenen Frequenzen konfiguriert werden kann. Bei Empfang von Sync-Signal von der Sync-Detektionseinheit 40 richtet der Abtasttaktgenerator den Takt auf das Sync-Signal aus und stellt auf das Synchronisationssignal von der Synchronisationseinheit 40 ausgerichtete Taktsignale bereit. Dieser synchronisierte Takt 47 wird von anderen Einheiten in dem Fehlerinjektionsmodul 4 verwendet.
  • Der Rahmendecoder ist bei dieser Ausführungsform dazu konfigurierbar, verschiedene Ereignisse für jede Protokollphase auszuwählen und mehrere Ereignisse unter Verwendung von logischen Operatoren zu verknüpfen, um komplexe Bedingungen zu bilden. Die generische Protokollrepräsentationseinheit stellt Speicher zum Speichern der konfigurierbaren Bedingungen und zum Anwenden dieser Bedingungen auf Protokollsignale bereit. Die Protokollphaseninformationseinheit unterhält einen Verlauf von Protokollphasen und beliebige andere Informationen, die erforderlich sind, um eine nächste Phase im Protokoll eindeutig zu identifizieren. Die Kontrollautomateinheit überwacht die Protokollphaseninformationen und nimmt Fehlerinjektionsbedingungen (entweder von Zufallsfehlerinjektion oder vordefinierten Bedingungen) und steuert Fehlerinjektionseinheiten, um diese Fehler auf das Eingangssignal anzuwenden. Die Komponenten des Fehlerinjektionsmoduls 4 fallen in verschiedene Kategorien. Es gibt Synchronisationsereignis-Detektionseinheiten, Protokollrepräsentations- und Steuerlogikeinheiten und Fehlerinjektionseinheiten 41. Das gezeigte On-the-Fly-Fehlerinjektionsmodul 4 enthält mehrere Fehlerinjektionseinheiten 41, die, abhängig von der Art von Übertragungssignal oder abhängig von der Art von durch die Fehlerinjektion durchzuführender Prüfung, nacheinander zu verwenden sind oder von denen mehrere gleichzeitig zu verwenden sind.
  • 7 und 8 zeigen Übertragungssignale und modifizierte Übertragungssignale nach Unterdrückung von Impulsen. In 7 sind Hoch-Impulse unterdrückt, und in 8 ist ein Niedrig-Impuls unterdrückt. Die Unterdrückung erfolgt gemäß der zu dem Übertragungssignal hinzugefügten Störung.
  • 9 zeigt eine Flankenverzögerungs-Injektionslogik als Teil einer Fehlerinjektionseinheit 41. Der Steuerautomat empfängt Daten über die aktuelle Phase des Übertragungssignals und steuert den Verzögerungsinjektions-FSM, um Verzögerung an dem Signal für eine bestimmte Dauer oder auf der Basis eines Ereignisses, ansteigender/fallender Flanke, zu injizieren. Die Verzögerungsinjektionseinheit enthält mehrere Verzögerungselemente 45 (die jeweils auf der Basis der Implementierung eines Ausbreitungsverzögerung im Rahmen von Picosekunden oder Nanosekunden aufweisen können). Diese Verzögerungselemente 45 sind sequentiell oder in Reihe geschaltet, mit Zwischenanzapfungen, um verschiedene Verzögerungsanzapfungspunkte zu erzeugen. Das (durch den dicken Pfeil gezeigte) Verzögerungsauswahlsignal wählt auf der Basis einer an einem bestimmten Fehlerinjektionspunkt zu injizierenden Verzögerung die Ausgabe aus.
  • 10 zeigt das Ergebnis einer verzögerten ansteigenden Flanke eines Impulses. Die obere Reihe zeigt das angezapfte Übertragungssignal. Wie in der unteren Reihe zu sehen ist, ist die Flanke des Impulses in der Mitte verzögert. Dementsprechend beginnen die Impulse in der modifizierten Übertragungsleitung später.
  • 11 zeigt ein mögliche Implementierung einer Anstiegs-/Abfallzeit-Variationslogik als ein Beispiel für eine Fehlerinjektionseinheit 41. Die Fehlerinjektionseinheit 41 umfasst verschiedene RC-Elemente 46 mit verschiedener Anstiegszeit. Daher weisen die RC-Elemente 46 verschiedene Anstiegs-/Abfallszeiteigenschaften auf. Das angezapfte Übertragungssignal (Pfeil links) wird durch diese RC-Elemente 46 geleitet, und eines der modifizierten Übertragungssignale mit einer entsprechend modifizierten Form der Impulse wird für die Ausgabe des Multiplexers auf der rechten Seite ausgewählt. Der Pfeil von unten, der an dem Multiplexer endet, bedeutet die Auswahl des gewünschten modifizierten Übertragungssignals, und hierüber die Auswahl der gewünschten Anstiegs-/Abfallzeit. Auf der Basis der Konfiguration werden entweder ein bestimmtes modifiziertes Signal für ein Protokoll oder verschiedene Anstiegs-/Abfallzeiten mit der Zeit ausgewählt. Dies kann Variationen der Anstiegs-/Abfallzeit für verschiedene Impulse im Protokollrahmen erzeugen.
  • 12 zeigt eine Ausführungsform einer Fehlerinjektionseinheit 41 mit Verzögerungselementen 45 und einer Glitch-Injektionslogik durch Verwendung der Verzögerungselemente 45 und von XOR-Gattern. Die Glitches werden entweder an der ansteigenden Flanke oder fallenden Flanke eines Impulses (siehe 14) injiziert. Die mehreren verzögerten Signale werden unter Verwendung von XOR- oder OR-Verknüpfungen verknüpft, um Glitches (einen oder mehrere) an der ansteigenden Flanke eines Impulses zu injizieren. Ein ähnlicher Ansatz wird zur Glitch-Injektion an den fallenden Flanken von Impulsen in dem Übertragungssignal verwendet. Bei einer anderen Ausführungsform wird Glitch-Injektion in der Mitte eines Impulses (entweder eines Hoch- oder Niedrig-Impulses) durchgeführt, indem ein Zyklus zusätzlicher Impuls als Eingabe für Verzögerungselemente verwendet und kleine breite Impulse abgeleitet werden, diese können mit dem Originalsignal AND/OR-verknüpft werden, um Glitch in der Mitte von dem Protokollimpuls zu erzeugen. 13 zeigt verschiedene Szenarien für die XOR-Logik von 12 zum Hinzufügen von Glitches zu dem Übertragungssignal.
  • Die Offenbarung bezieht sich außerdem auf ein Verfahren zum Modifizieren eines Übertragungssignals. Das Verfahren umfasst mindestens die folgenden Schritte: das zu modifizierende Übertragungssignal wird angezapft. In dem angezapften Übertragungssignal wird ein Auftreten mindestens eines Synchronisationsereignisses detektiert. Ferner wird das angezapfte Übertragungssignal durch Hinzufügen mindestens einer Störung zu dem Übertragungssignal synchron mit mindestens dem detektierten Auftreten des Synchronisationsereignisses modifiziert.
  • Obwohl einige Aspekte im Kontext einer Vorrichtung beschrieben wurden, ist klar, dass diese Aspekte auch eine Beschreibung des entsprechenden Verfahrens repräsentieren, wobei ein Block oder eine Vorrichtung einem Verfahrensschritt oder einem Merkmal eines Verfahrensschritts entsprechen. Analog repräsentieren im Kontext eines Verfahrensschritts beschriebene Aspekte auch eine Beschreibung eines entsprechenden Blocks oder Postens oder Merkmals einer entsprechenden Vorrichtung.
  • Da sich die Beschreibung auf beispielhafte Ausführungsformen bezieht, soll die vorliegende Beschreibung nicht im einschränkenden Sinne aufgefasst werden. Fachleuten werden bei Durchsicht der Beschreibung verschiedene Modifikationen und Kombinationen der beispielhaften Ausführungsformen sowie andere Ausführungsformen einfallen. Es ist deshalb beabsichtigt, dass die angefügten Ansprüche jegliche solche Modifikationen oder Ausführungsformen einschließen.

Claims (17)

  1. Mikrocontroller (1), umfassend: mindestens eine Signalschnittstelle (2, 3) zum Übertragen von Signalen, und mindestens ein Fehlerinjektionsmodul (4), wobei das Fehlerinjektionsmodul (4) dafür ausgelegt ist, ein der Signalschnittstelle (2, 3) zugeordnetes Übertragungssignal anzuzapfen, wobei das Fehlerinjektionsmodul (4) mindestens eine Synchronisationseinheit (40) umfasst, wobei die Synchronisationseinheit (40) dafür ausgelegt ist, in dem angezapften Übertragungssignal ein Auftreten mindestens eines Synchronisationsereignisses zu detektieren, und wobei das Fehlerinjektionsmodul (4) dafür ausgelegt ist, das angezapfte Übertragungssignal durch Hinzufügen mindestens einer Störung zu dem Übertragungssignal synchron mit mindestens dem detektierten Auftreten des Synchronisationsereignisses zu modifizieren.
  2. Mikrocontroller (1) nach Anspruch 1, wobei das Übertragungssignal der Signalschnittstelle (2, 3) dergestalt zugeordnet ist, dass das Übertragungssignal durch die Signalschnittstelle (2, 3) ausgegeben wird.
  3. Mikrocontroller (1) nach Anspruch 1, wobei das Übertragungssignal der Signalschnittstelle (2, 3) dergestalt zugeordnet ist, dass das Übertragungssignal durch die Signalschnittstelle (2, 3) empfangen wird.
  4. Mikrocontroller (1) nach einem der Ansprüche 1 bis 3, wobei das Synchronisationsereignis durch die Flanke eines Impulses des angezapften Übertragungssignals gegeben wird.
  5. Mikrocontroller (1) nach einem der Ansprüche 1 bis 4, wobei das Fehlerinjektionsmodul (4) dafür ausgelegt ist, einen Impuls des angezapften Übertragungssignals als eine zu dem angezapften Übertragungssignal hinzugefügte Störung zu unterdrücken.
  6. Mikrocontroller (1) nach einem der Ansprüche 1 bis 5, wobei das Fehlerinjektionsmodul (4) dafür ausgelegt ist, eine Flanke eines Impulses des angezapften Übertragungssignals als eine zu dem angezapften Übertragungssignal hinzugefügte Störung zu verzögern.
  7. Mikrocontroller (1) nach einem der Ansprüche 1 bis 6, wobei das Fehlerinjektionsmodul (4) dafür ausgelegt ist, einen Glitch zu einem Impuls des angezapften Übertragungssignals als eine zu dem angezapften Übertragungssignal hinzugefügte Störung hinzuzufügen.
  8. Mikrocontroller (1) nach einem der Ansprüche 1 bis 7, wobei das Fehlerinjektionsmodul (4) eine Fehlerinjektionseinheit (41) umfasst, wobei die Fehlerinjektionseinheit (41) mindestens ein Verzögerungselement (45) umfasst, und wobei das Verzögerungselement (45) dafür ausgelegt ist, eine Verzögerung zu einem Impuls des angezapften Übertragungssignals hinzuzufügen.
  9. Mikrocontroller (1) nach einem der Ansprüche 1 bis 8, wobei das Fehlerinjektionsmodul (4) eine Fehlerinjektionseinheit (41) umfasst, wobei die Fehlerinjektionseinheit (41) mehrere Verzögerungselemente (45) umfasst, und wobei mindestens zwei Verzögerungselemente (45) der mehreren Verzögerungselemente (45) in Reihe geschaltet sind.
  10. Mikrocontroller (1) nach einem der Ansprüche 1 bis 9, wobei das Fehlerinjektionsmodul (4) eine Fehlerinjektionseinheit (41) umfasst, wobei die Fehlerinjektionseinheit (41) mindestens ein RC-Element (46) umfasst, und wobei das RC-Element (46) ausgelegt ist zum Modifizieren einer Form eines Impulses des angezapften Übertragungssignals.
  11. Mikrocontroller (1) nach einem der Ansprüche 1 bis 10, wobei die Synchronisationseinheit (40) dafür ausgelegt ist, auf der Basis des detektierten Auftretens des Synchronisationsereignisses ein Synchronisationssignal bereitzustellen, wobei das Fehlerinjektionsmodul (4) mindestens einen Abtasttaktgenerator (47) umfasst, und wobei der Abtasttaktgenerator (47) dafür ausgelegt ist, auf das Synchronisationssignal von der Synchronisationseinheit (40) ausgerichtete Taktsignale bereitzustellen.
  12. Mikrocontroller (1) nach einem der Ansprüche 1 bis 11, wobei das Fehlerinjektionsmodul (4) dafür ausgelegt ist, auf der Basis des angezapften Übertragungssignals durch Modifizieren des angezapften Übertragungssignals ein modifiziertes Signal zu produzieren, und wobei das Fehlerinjektionsmodul (4) so ausgelegt ist, dass entweder das Fehlerinjektionsmodul (4) das modifizierte Signal ausgibt oder das Übertragungssignal durch das Fehlerinjektionsmodul (4) durchgeleitet wird.
  13. Mikrocontroller (1) nach einem der Ansprüche 1 bis 12, wobei das Fehlerinjektionsmodul (4) eine Protokolldetektionseinheit (42) umfasst, wobei die Protokolldetektionseinheit (42) dafür ausgelegt ist, ein dem Übertragungssignal zugeordnetes Datenprotokoll zu detektieren, und wobei das Fehlerinjektionsmodul (4) dafür ausgelegt ist, das angezapfte Übertragungssignal auf der Basis des detektierten Datenprotokolls zu modifizieren.
  14. Mikrocontroller (1) nach einem der Ansprüche 1 bis 13, wobei der Mikrocontroller (1) mehrere Fehlerinjektionsmodule (4) umfasst, und wobei die Fehlerinjektionsmodule (4) der mehreren Fehlerinjektionsmodule (4) dafür ausgelegt sind, Übertragungssignale zu modifizieren, die verschiedenen Datenprotokollen zugeordnet sind.
  15. Mikrocontroller (1) nach einem der Ansprüche 1 bis 14, wobei der Mikrocontroller (1) mehrere Signalschnittstellen (2, 3) umfasst, und wobei das Fehlerinjektionsmodul (4) mit mehr als einer Signalschnittstelle (2) verbunden ist.
  16. Mikrocontroller (1) nach einem der Ansprüche 1 bis 15, wobei das Fehlerinjektionsmodul (4) direkt mit der Signalschnittstelle (2, 3) verbunden ist.
  17. Verfahren zum Modifizieren eines Übertragungssignals, umfassend: Anzapfen des Übertragungssignals, Detektieren eines Auftretens mindestens eines Synchronisationsereignisses in dem angezapften Übertragungssignal; und Modifizieren des angezapften Übertragungssignals durch Hinzufügen mindestens einer Störung zu dem Übertragungssignal synchron mit mindestens dem detektierten Auftreten des Synchronisationsereignisses.
DE102016203271.2A 2016-02-29 2016-02-29 Mikrocontroller und Verfahren zum Modifizieren eines Übertragungssignals Pending DE102016203271A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102016203271.2A DE102016203271A1 (de) 2016-02-29 2016-02-29 Mikrocontroller und Verfahren zum Modifizieren eines Übertragungssignals
US15/438,908 US10509711B2 (en) 2016-02-29 2017-02-22 Microcontroller and method for modifying a transmission signal
US16/704,219 US11080158B2 (en) 2016-02-29 2019-12-05 Microcontroller and method for modifying a transmission signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016203271.2A DE102016203271A1 (de) 2016-02-29 2016-02-29 Mikrocontroller und Verfahren zum Modifizieren eines Übertragungssignals

Publications (1)

Publication Number Publication Date
DE102016203271A1 true DE102016203271A1 (de) 2017-08-31

Family

ID=59580259

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016203271.2A Pending DE102016203271A1 (de) 2016-02-29 2016-02-29 Mikrocontroller und Verfahren zum Modifizieren eines Übertragungssignals

Country Status (2)

Country Link
US (2) US10509711B2 (de)
DE (1) DE102016203271A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021103884A1 (de) 2021-02-18 2022-08-18 Bayerische Motoren Werke Aktiengesellschaft Testen mindestens eines Fahrzeug-Steuergeräts

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016203271A1 (de) * 2016-02-29 2017-08-31 Infineon Technologies Ag Mikrocontroller und Verfahren zum Modifizieren eines Übertragungssignals
DE102019131677B4 (de) * 2019-11-22 2021-07-22 Infineon Technologies Ag Phasenmessung in einem radar-system
US11550681B2 (en) * 2020-11-02 2023-01-10 Nxp Usa, Inc. System and method for error injection in system-on-chip

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002009313A2 (en) * 2000-07-21 2002-01-31 Interdigital Technology Corporation Communication transmission impairment emulator

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5471176A (en) * 1994-06-07 1995-11-28 Quantum Corporation Glitchless frequency-adjustable ring oscillator
US5513029A (en) * 1994-06-16 1996-04-30 Northern Telecom Limited Method and apparatus for monitoring performance of optical transmission systems
DE19611942C2 (de) * 1996-03-26 2003-02-20 Daimler Chrysler Ag Halbleiterschaltkreis für ein elektronisches Steuergerät
US7454521B2 (en) * 2003-10-23 2008-11-18 Microsoft Corporation Byzantine fault quantifying clock synchronization
NO20051782D0 (no) * 2005-04-11 2005-04-11 Geir Monsen Vavik Signal Repeater System
EP2588930A4 (de) * 2010-06-30 2016-04-27 Metso Flow Control Oy Messanordnung für feldgeräte
US8650447B1 (en) * 2011-07-14 2014-02-11 Altera Corporation Apparatus and methods for controlled error injection
TW201324180A (zh) 2011-12-07 2013-06-16 Wistron Corp 整合一行動通訊裝置以及一可攜式電子裝置的方法及其可攜式電腦模組
JP6259428B2 (ja) * 2015-07-31 2018-01-10 ファナック株式会社 機械指令に応じたフィルタを学習する機械学習装置、機械学習装置を備えたモータ駆動装置及びモータ駆動システム並びに機械学習方法
DE102016203271A1 (de) * 2016-02-29 2017-08-31 Infineon Technologies Ag Mikrocontroller und Verfahren zum Modifizieren eines Übertragungssignals

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002009313A2 (en) * 2000-07-21 2002-01-31 Interdigital Technology Corporation Communication transmission impairment emulator

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021103884A1 (de) 2021-02-18 2022-08-18 Bayerische Motoren Werke Aktiengesellschaft Testen mindestens eines Fahrzeug-Steuergeräts

Also Published As

Publication number Publication date
US20170249225A1 (en) 2017-08-31
US11080158B2 (en) 2021-08-03
US20200110682A1 (en) 2020-04-09
US10509711B2 (en) 2019-12-17

Similar Documents

Publication Publication Date Title
DE4429433C1 (de) Adreßzuordnungsverfahren
DE102006034754B4 (de) Vorrichtung und Verfahren zum Testen eines Halbleiterbauelements und Eye-Mask-Generator
DE102016203271A1 (de) Mikrocontroller und Verfahren zum Modifizieren eines Übertragungssignals
DE102010012904B4 (de) Systeme zum Durchführen eines Tests
DE602005002931T2 (de) Prüfung eines Testobjekts mit Abtastung vom Taktsignal und vom Datensignal
DE102012207642A1 (de) Verbindungsverfahren für Bus-Controller und Kommunikationssystem
DE102015004436B3 (de) Verfahren zum Betreiben eines Ein-Draht-Testdatenbusses
DE3702408A1 (de) Verfahren und pruefvorrichtung zum pruefen einer integrierten schaltungsanordnung
DE102015103888A1 (de) Matrix-Tastatur-Eingabeschnittstelle
DE102005025703B4 (de) Vorrichtung zur Adressierung und Positionsbestimmung eines Gerätemoduls
DE102005057448A1 (de) Vorrichtung und Verfahren zum Erzeugen eines Hochfrequenzsignals
DE102014101141B4 (de) Empfänger und Verfahren
DE102009010886B4 (de) Erkennung der Verzögerungszeit in einem eingebauten Speicherselbsttest unter Anwendung eines Ping-Signals
DE102011011682A1 (de) Programmierbare Steuerung zum parallelen Ausführen einer Vielzahl von unabhängigen Ablaufprogrammen
EP3744033B1 (de) System zum erzeugen eines datenstroms auf basis redundanter informationen
DE102014205810A1 (de) Kostengünstiges Anschlusssynchronisierungsverfahren in Mehrfachanschluss-Ethernet-Einrichtungen
DE202010009357U1 (de) Anbindung eines Sicherheitsgeräts an eine Sicherheitssteuerung
DE102015100843A1 (de) Kontaktzustand-Überwachungsvorrichtung zur Überwachung von Kontaktzuständen eines Konnektors
DE102009033229A1 (de) Verfahren zur Erkennung von Doppeladressierungen in AS Interface Netzen
DE10214356B4 (de) Messsteuerungsvorrichtung
DE102016203270B3 (de) Mikrocontroller und Verfahren zum Testen eines Mikrocontrollers
DE19932692A1 (de) Verfahren zur Abtastung biphase codierter digitaler Signale
DE102017115775A1 (de) Fahrzeug-Bord-Steuervorrichtung
DE102014223362A1 (de) Steuerungseinrichtung für I²C-Slave-Einrichtungen
DE10331829B4 (de) Verfahren und Vorrichtung zur Erzeugung einer Referenzspannung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication