KR100317893B1

KR100317893B1 - 액정표시장치및그제조방법

Info

Publication number: KR100317893B1
Application number: KR1019980058665A
Authority: KR
Inventors: 노리후미 사또
Original assignee: 닛본 덴기 가부시끼가이샤
Priority date: 1997-12-25
Filing date: 1998-12-24
Publication date: 2002-09-17
Also published as: US6072554A; JPH11183931A; US6115096A; JP3019053B2; US6144436A; KR19990063460A; US6160601A; US6128062A; TW438987B

Abstract

제1 기판(110), 제1 기판으로부터 일정 간격 떨어져서 제1 기판에 대향하는 제2 기판(140), 제1 기판과 제2 기판의 사이에 개재된 액정층(130), 제1 기판 상에 형성된 제1 전극(101), 및 제1 기판 상에 형성되고 제1 전극과 함께 화소를 형성하는 제2 전극(102)을 포함하고, 제1 전극과 제2 전극 간에 전계를 발생시켜서 평면내 스위칭(in-plane switching)을 행하는 액정 표시 장치에 있어서, 적어도 제2 전극의 하부에는 형성되어 있지만, 적어도 제1 전극의 하부에는 형성되어 있지 않은 층간 절연막(111)을 구비하고, 제1 전극의 적어도 일부의 상부 표면과 액정층 사이에 형성된 유전체층의 단위 면적당 커패시턴스가 제2 전극의 적어도 일부의 상부 표면과 액정층 사이에 형성된 유전체층의 단위 면적당 커패시턴스와 거의 같도록 설계되어 있는 것을 특징으로 하는 액정 표시 장치가 제공된다.

Description

액정 표시 장치 및 그 제조 방법{LIQUID CRYSTAL DISPLAY AND METHOD OF FABRICATING THE SAME}

본 발명은 액정 표시 장치 및 그 제조 방법에 관한 것으로, 특히 액정에 인가될 전계가 기판에 대해 수평면에 발생되는 평면내 스위칭을 행하는 액정 표시 장치 및 그 제조 방법에 관한 것이다.

트위스트 네마틱(twisted nematic)을 사용하는 종래의 액정 표시 장치는 가시각이 좁은 문제점이 있었다. 이러한 문제점을 해결하기 위하여, 액정에 인가될 전계가 기판에 대해 수평면에 발생되는 평면내 스위칭(in-plane switching; IPS)형 액정 표시 장치가 제안되었었다.

평면내 스위칭형 액정 표시 장치는 예를 들면 일본 특허 공개 공보 제7-128683호, 제7-159786호 및 제8-220518호에 개시되어 있다.

도 1은 일본 특허 공개 공보 제7-128683호에 개시된 평면내 스위칭형 액정 표시 장치의 상부 평면도이고, 도 2는 도 1의 라인 II-II을 따라 절단한 단면도이며, 도 3은 평면내 스위칭형 액정 표시 장치의 단면도이다. 도 1 내지 도 3 각각은 화상 신호 라인(861)과 주사 라인(862)의 교차점에 위치한 화소를 도시한다.

도 1 내지 도 3에 도시된 바와 같이, 액정 표시 장치는 기판(810), 이 기판(810) 상에 형성되며 금속 등의 전기 도전층으로 이루어진 빗(comb) 형태의 제1 전극(801), 빗 형태의 제1 전극(801)과 기판(810)을 도포하는 층간 절연막(811), 이 층간 절연막(811) 상에 형성되며 금속 등의 전기 도전층으로 이루어진 빗 형태의 제2 전극(802), 액정을 배향하기 위하여 빗 형태의 제2 전극(802)와 층간 절연막(811) 상에 형성된 배향층(820), 칼라층(도시되지 않음), 블랙 매트릭스(도시되지 않음) 등으로 형성된 대향 기판(840), 액정을 배향하기 위하여 대향 기판(840)의 하부 표면 상에 형성된 배향층(821), 배향층들(820)과 (821) 간에 개재된 액정층(830) 및 액정을 구동하기 위한 박막 트랜지스터(TFT; 863)를 포함한다.

도 2와 도 3에서 알 수 있는 바와 같이, 빗 형태의 제1 및 제2 전극들(801, 802)은 별도의 제조 단계에서 형성된 전기 도전층들이다. 이 빗 형태의 제1 및 제2 층들(801, 802)은 층간 절연막(811)에 의해 서로 분리된다.

동작에 있어서, 주사 라인(862)이 선택될 때, 화상 신호 라인(861) 상의 전압은 박막 트랜지스터(863)를 통하여 빗 형태의 제2 전극(802)에 전송된다. 그 결과, 전계는 화상 데이타에 따라 빗 형태의 제1 전극(801)과 제2 전극(802) 간에 발생된다.

액정층(830) 내의 액정 분자들은 배향층들(820, 821)에 의해 도 3의 수평면에 거의 수직한 방향으로 미리 배향된다. 이 액정 분자들은 도 3에 도시된 바와 같이, 전계에 따라 배향된다. 따라서, 평면내 스위칭이 수행된다.

도 4와 도 5는 전술된 일본 특허 공개 공보 제7-128683호에 개시된 평면내 스위칭형 액정 표시 장치를 도시한다. 도 4는 액정 표시 장치의 상부 평면도이고, 도 5는 도 4의 라인 V-V을 따라 절단한 단면도이다.

도시된 액정 표시 장치에 있어서, 공통 라인(903)은 콘택 홀(904)를 통하여 빗 형태의 제1 전극(901)에 전기적으로 접속된다. 따라서, 빗 형태의 제1전극(901) 및 제2 전극(902)은 기판(910) 상의 공통 전기 도전층에 형성된다. 주사 라인(962)이 선택되는 경우, 화상 신호 라인(961) 상의 전압은 박막 트랜지스터(963)를 통하여 빗 형태의 제2 전극(902)에 전송된다. 그 결과, 제1 및 제2 전극들(901)과 (902) 간에 전계가 발생된다. 이렇게 발생된 전계는 평면내 스위칭을 행한다.

전술된 공보에 제시된 액정 표시 장치에 따라, 빗 형태의 제1 전극(901)은 도 5에 도시된 바와 같이, 빗 형태의 제2 전극(902)의 높이와 동일한 높이를 가지게 되어, 평면내 스위칭을 행하는 전계의 평행 정도가 향상된다.

전술된 특허 공개 공보 제7-159786호는 배향층과 절연막이 액정층의 유전율 보다 작은 유전율을 가지도록 설계함으로써 향상된 수평 전계를 생성하고, 절연막과 배향층이 동일 재료로 구성됨으로써 제조 프로세스의 효율을 향상시키며, 평면내 스위칭용 전계가 수평을 이루는 액정 표시 장치를 제시하고 있다

전술된 특허 공개 공보 제8-220518호는 액정층에 접하는 표면의 요철 부분을 적게 하여 더 높은 콘트라스트비를 가진 액정 표시 장치가 제시되어 있다.

그러나, 디스플레이 특성에 관련하여, 평면내 스위칭형 액정 표시 장치는 잔상의 문제점이 수반되며, 이는 트위스트 네마틱형 액정 표시 장치에서도 발견되지만, 그 정도가 작다. 평면내 스위치형 액정 표시 장치에서 잔상의 문제는 전술된 일본 특허 공개 공보 제7-157986호에서도 지적하고 있다.

그러한 잔상은 액정과 기판 소자 간의 계면 및/또는 배향층에 잔류하는 전하가 원인이 된다고 말하고 있다. 액정이 빗 형태의 제1 및 제2 전극들 간의 교류에의해 구동되고, 포지티브 전압의 절대치가 교류의 네가티브 전압의 절대치와 실질적으로 동일한 경우, 잔상이 발생되지 않는 것으로 사료된다.

그러나, 본 발명의 발명자는 빗 형태의 전극 상에서 발견되는 뇨전(flexo-electric) 효과가 잔상 발생과 밀접한 관계가 있다는 것을 발견하였다.

일반적으로, 바(bar) 형태의 액정 분자들이 방사적으로 배향되거나 스프레이 배향되는 경우, 방사 배향 형상의 내측과 외측 간에는 분극이 발생된다. 이것은 뇨전 효과라고 불리운다. 뇨전 효과의 정도는 방사 배향 형상 퍼지는 정도에 따라 좌우된다.

도 1 내지 도 3에 도시된 종래의 액정 표시 장치에 있어서, 빗 형태의 제1 전극(801)과 액정층(830) 간에는 층간 절연막(811)과 배향층(820)이 삽입되는 반면에, 도 3에 도시된 바와 같이, 빗 형태의 제2 전극(802)과 액정층(830)간에는 유전적 거리 배향층(820)만이 개재된다.

바꾸어 말하자면, 빗 형태의 제1 전극(801)의 상부 표면과 액정층(830) 간의 유전적 거리는 빗 형태의 제2 전극(802)의 상부 표면과 액정층(830) 간의 유전적 거리와는 층간 절연막(811)의 두께만큼 다르다. 여기서, 유전적 거리는 단위 면적 당 커패시턴스로서 정의되며 가상 전극들 간에 삽입될 때 구해진다.

그 결과, 빗 형태의 제1 전극(801) 상의 배향층(820) 근방에서의 액정의 배향의 방사 형상의 확장 정도는 빗 형태의 제2 전극(802) 상의 배향층(820)의 근방에서의 액정 배향의 방사 형상과 다르다. 액정은 방사 구성에 따라 뇨전 효과를 발생하여 분극화된다. 빗 형태의 제1 전극(801) 상의 액정의 방사 구성이 빗 형태의 제2 전극(802) 상의 액정의 방사 구성과 동일한 경우, 액정의 분극은 균형을 이루고, 빗 형태의 제1 및 제2 전극(801, 802) 상에 전하가 축적되는 경우, 직류에 기초한 전압은 평면내 스위칭이 정지된 후에도 빗 형태의 제1 및 제2 전극(801, 802) 양단에 남아있지 않고, 잔상의 발생에 영향을 미치지 않을 것이라고 사료된다.

그러나, 빗 형태의 제1 전극(801) 상의 액정의 방사 구성이 빗 형태의 제2 전극(802) 상의 액정의 방사 구성의 확장과는 다른 정도로 확장하는 경우, 액정의 분극은 균형을 이루지 못한다. 그 결과, 평면내 스위칭을 수행할 시 전하가 남게되어 잔상의 문제를 일으킨다.

도 4와 도 5에 도시된 액정 표시 장치에 있어서, 빗 형태의 제1 및 제2 전극들(901, 902)은 이들 간에 형성되는 층간 절연막이 형성되지 않기 때문에, 공통 막 형성 단계시 형성될 수 있다. 그러나, 도 6에 도시된 바와 같이, 빗 형태의 제1 및 제2 전극들(901, 902)이 형성되는 전기 도전층을 형성하는 사진 식각 단계에서, 패터닝 결함(970)은 사진 식각의 에칭 잔류물 또는 부정확성으로 인해 발생될 수 있다. 도 6에 도시된 패터닝 결함(970)이 발생하는 경우, 빗 형태의 제1 전극(901)이 빗 형태의 제2 전극(902)과 즉시 단락될 것이다.

즉, 도 4와 도 5에 도시된 액정 표시 장치는 잔상의 발생을 억제하는 이점이 있지만, 전술된 바와 같이 제조 수율의 감소라는 문제가 수반된다.

본 발명의 목적은 2개의 빗 형태의 전극들로부터 생기는 뇨전 효과(flexo-electric effect)의 불균형에 기인하는 잔상의 발생을 억제하고 제조 수율을 향상시킬 수 있는 구조의 액정 표시 장치 및 그 제조 방법을 제공하는 데 있다.

본 발명의 제1 국면에서는, (a) 제1 기판, (b) 상기 제1 기판으로부터 일정 간격 떨어져서 상기 제1 기판에 대향하는 제2 기판, (c) 상기 제1 기판과 제2 기판의 사이에 개재된 액정층, (d) 상기 제1 기판의 상기 액정층에 대향하는 표면에 형성된 제1 전극, 및 (e) 상기 제1 기판의 상기 액정층에 대향하는 표면에 형성되고, 상기 제1 전극과 함께 화소를 형성하는 제2 전극을 포함하고, 상기 제1 전극과 제2 전극 간에 전계를 발생시켜서 평면내 스위칭(in-plane switching)을 행하는 액정 표시 장치에 있어서, (f) 적어도 상기 제2 전극의 하부에는 형성되어 있지만, 적어도 상기 제1 전극의 하부에는 형성되어 있지 않은 층간 절연막을 구비하고, 상기 제1 전극의 적어도 일부의 상부 표면과 상기 액정층 사이에 형성된 유전체층의 단위 면적당 커패시턴스가 상기 제2 전극의 적어도 일부의 상부 표면과 상기 액정층 사이에 형성된 유전체층의 단위 면적당 커패시턴스와 거의 같도록 설계되어 있는 것을 특징으로 하는 액정 표시 장치가 제공된다.

본 발명의 제2 국면에서는, (a) 제1 기판, (b) 상기 제1 기판으로부터 일정 간격 떨어져서 상기 제1 기판에 대향하는 제2 기판, (c) 상기 제1 기판과 제2 기판의 사이에 개재된 액정층, (d) 상기 제1 기판의 상기 액정층에 대향하는 표면에 형성된 제1 전극, 및 (e) 상기 제1 기판의 상기 액정층에 대향하는 표면에 형성되고, 상기 제1 전극과 함께 화소를 형성하는 제2 전극을 포함하고, 상기 제1 전극과 제2 전극 간에 전계를 발생시켜서 평면내 스위칭을 행하는 액정 표시 장치를 제조하는방법에 있어서, (a) 상기 제1 기판 상에 제1 금속층을 형성하는 단계, (b) 상기 제1 금속층을 패터닝하여 상기 제1 전극을 형성하는 단계, (c) 상기 제1 전극에 층간 절연막을 피복하는 단계, (d) 상기 층간 절연막 상에 제2 금속층을 형성하는 단계, (e) 상기 제2 금속층 상에 절연층을 형성하는 단계, 및 (f) 상기 제2 금속층 및 상기 절연층을 패터닝하여 상기 제2 전극 및 상기 제2 전극과 거의 동일한 평면 형상을 갖는 뇨전 완화층을 형성하는 단계의 순서로 이루어지는 것을 특징으로 하는 액정 표시 장치의 제조 방법이 제공된다.

상기 단계 (e)와 (f)는, 상기 제2 금속층 및 상기 층간 절연막 모두를 에칭함으로써 상기 제2 금속층 및 상기 층간 절연막 모두를 패터닝하여 상기 제2 전극을 형성하고 상기 제2 전극의 하부에 위치하는 영역 이외의 영역의 상기 층간 절연막을 박막화하거나 제거하는 단계로 대체될 수도 있다.

또한, 상기 방법은, (a) 상기 제1 기판의 표면에 적어도 1 이상의 요부 및 철부를 형성하는 단계, (b) 상기 제1 기판 상에 또는 상기 제1 기판의 상기 철부 상에 제1 금속층을 형성하는 단계, (c) 상기 제1 금속층을 패터닝하여 상기 제1 전극을 형성하는 단계, (d) 상기 제1 전극에 층간 절연막을 피복하는 단계, (e) 상기 층간 절연막 상에 제2 금속층을 형성하는 단계, 및 (f) 상기 제2 금속층을 패터닝하여 상기 제1 기판의 상기 요부 내에 또는 상기 철부가 형성된 영역 이외의 영역 위에 상기 제2 전극을 형성하는 단계의 순서로 이루어질 수도 있다.

상기 액정 표시 장치에 따르면, 제1 전극과 액정층 사이의 유전적 거리(dielectric distance)가 제2 전극과 액정층 사이의 유전적 거리와 거의 같도록 설계된다. 따라서, 제1 및 제2 전극들에 미치는 뇨전 효과의 균형을 유지하는 것이 가능하고, 그에 따라 잔상의 발생을 억제할 수 있다.

또한, 층간 절연막이 제1 전극과 제2 전극을 서로 전기적으로 절연시키기 때문에, 패터닝 결함으로 인해 제1 전극과 제2 전극이 단락되는 것을 방지하여, 높은 제조 수율이 확보될 수 있다.

상기 방법들에 따르면, 상기 액정 표시 장치를 제조할 수 있다. 또한, 제2 전극과 뇨전 완화층이 공통 단계에서 형성되기 때문에, 또는 제2 전극이 형성되는 단계에서 층간 절연막도 박막화되거나 제거되기 때문에, 액정 표시 장치의 제조 공정을 단축시킬 수 있다.

도 1은 제1 종래예의 액정 표시 장치의 화소를 나타낸 상부 평면도.

도 2는 도 1의 라인 II-II를 따라 절단한 단면도.

도 3은 제1 종래예의 액정 표시 장치를 나타낸 단면도.

도 4는 제2 종래예의 액정 표시 장치의 화소를 나타낸 상부 평면도.

도 5는 도 4의 라인 V-V을 따라 절단한 단면도.

도 6은 제2 종래예의 액정 표시 장치를 나타낸 단면도.

도 7은 제1 실시예에 따른 액정 표시 장치의 화소를 나타낸 상부 평면도.

도 8은 도 7의 라인 VIII-VIII를 따라 절단한 단면도.

도 9은 제1 실시예에 따른 액정 표시 장치를 나타낸 단면도.

도 10은 제2 실시예에 따른 액정 표시 장치의 화소를 나타낸 상부 평면도.

도 11은 도 10의 라인 X-X를 따라 절단한 단면도.

도 12는 제3 실시예에 따른 액정 표시 장치의 화소를 나타낸 상부 평면도.

도 13a는 도 12의 라인 XIII-XIII을 따라 절단한 단면도.

도 13b는 내지 도 13e는 도 12의 라인 XIII-XIII을 따라 절단한 단면도들로서, 제3 실시예에 따른 액정 표시 장치의 가능한 구조를 도시한 도면임.

도 14는 제4 실시예에 따른 액정 표시 장치의 화소를 나타낸 상부 평면도.

도 15a는 도 14의 라인 XV-XV을 따라 절단한 단면도로서, 제4 실시예에 따른 액정 표시 장치를 제조하는 방법을 도시한 도면임.

도 15b 내지 도 15d는 도 14의 라인 XV-XV을 따라 절단한 단면도들로서, 제4 실시예에 따른 액정 표시 장치의 가능한 구조를 도시한 도면임.

도 16은 제5 실시예에 따른 액정 표시 장치의 화소를 나타낸 상부 평면도.

도 17은 도 16의 라인 XVII-XVII을 따라 절단한 단면도.

도 18a는 제6 실시예에 따른 액정 표시 장치를 나타낸 단면도로서, 그 제조 방법의 단계를 도시한 도면임.

도 18b 내지 도 18f는 제6 실시예에 따른 액정 표시 장치의 가능한 구조들을 도시한 단면도.

<도면의 주요 부분에 대한 부호의 설명>

101 : 제1 전극

102 : 제2 전극

103 : 뇨전 완화층

111 : 층간 절연막

120, 121 : 배향층

130 : 액정층

163 : 박막 트랜지스터

[제1 실시예]

도 7 내지 도 9는 제1 실시예에 따른 액정 표시 장치를 도시한다. 도 7은 액정 표시 장치의 화소의 상부 평면도이고, 도 8은 도 7의 라인 VIII-VIII을 따라 절단한 단면도이고, 도 9는 제1 실시예에 따른 액정 표시 장치의 단면도이다. 도 7 내지 도 9는 화상 신호 라인(161)과 주사 라인(162)의 교차점에 놓여진 화소를 도시한다.

도 7 내지 도 9에 도시된 바와 같이, 제1 실시예에 따른 액정 표시 장치는 기판(110), 이 기판(110) 상에 형성되며 금속 등의 전기 도전층으로 이루어진 빗 형태의 제1 전극(101), 빗 형태의 제1 전극(101)과 기판(110)을 도포하는 층간 절연막(111), 이 층간 절연막(111) 상에 형성되며 금속 등의 전기 도전층으로 이루어진 빗 형태의 제2 전극(102), 이 빗 형태의 제2 전극(102) 상에 형성된 뇨전 완화층(flexo-electric relieving layer)(103), 뇨전 완화층(103)과 층간 절연막(111) 상에 형성되어 액정을 배향하는 배향층(120), 칼라층(도시되지 않음), 블랙 매트릭스(도시되지 않음) 등으로 형성된 대향 기판(140), 이 대향 기판(140)의 하부 표면 상에 형성되어 액정을 배향하는 배향층(121), 배향층들(120, 121) 간에 개재된 액정층(130) 및 액정을 구동하기 위한 박막 트랜지스터(TFT)(163)로 이루어진다.

제1 실시예에 따른 액정 표시 장치의 동작에 있어서, 주사 라인(162)이 선택되는 경우, 화상 신호 라인(161) 상의 전압은 박막 트랜지스터(163)를 통하여 빗 형태의 제2 전극(102)에 전송된다. 그 결과, 평면내 스위칭은 공통 전압이 인가되는 빗 형태의 제2 전극(102)와 빗 형태의 제1 전극(101) 사이에서 수행된다.

박막 트랜지스터(163)는 주사 라인 또는 게이트 전극(162)이 화상 신호 라인(161) 하부에 놓여진 일명 하부 게이트형 박막 트랜지스터이다.

빗 형태의 제1 전극(101), 빗 형태의 제2 전극(102), 화상 신호 라인(161) 및 주사 라인(162)은 모두 금속의 전기 도전층으로 형성된다. 빗 형태의 제1 전극(101)과 주사 라인(162)은 공통의 전기 도전층으로 형성된다. 도 8에 도시된 바와 같이, 빗 형태의 제2 전극(102)과 화상 신호 라인(161)은 공통의 전기 도전층으로 형성된다.

도 7을 참조하면, 빗 형태의 제1 전극(101)은 도 7의 좌측 상부 끝단과 우측 상부 끝단 양단에 공통 버스 섹션을 가지도록 설계되어 인접한 화소들의 빗 형태의 전극들에 접속된다.

도 8을 참조하면, 빗 형태의 제1 전극(101)을 구성하는 전기 도전층은 기판(110) 상에 직접적으로 형성된다. 기판(110)은 유리(glass), 절연체 등으로 구성된다. 기판(110)은 표면에 절연막이 형성되고, 이 경우, 빗 형태의 제1 전극(101)은 절연막 상에 형성된다.

층간 절연막(111)은 빗 형태의 전극(101)과 기판(110)을 도포하도록 형성된다. 층간 절연막(111) 상에는 빗 형태의 제2 전극(102)과 화상 신호 라인(161)을 구성하는 전기 도전층이 형성된다.

빗 형태의 전극(102) 상에 뇨전 완화층(103)이 빗 형태의 제2 전극(102)과 오버랩되도록 절연막으로 구성된 뇨전 완화층(103)을 형성한다. 즉, 뇨전 완화층(103)은 빗 형태의 제2 전극(102)과 거의 공존한다.

제1 실시예에 있어서, 뇨전 완화층(103)은 빗 형태의 제1 전극(101) 상에 형성된 층간 절연막(111)의 두께와 동일한 두께를 가지도록 설계된다.

전술된 제1 실시예에 따른 액정 표시 장치를 제조하는 방법이 이하에 설명된다.

우선, 예를 들면 크롬으로 이루어진 금속막이 스퍼터링 장치에 의해 기판(110) 상에 피착된다. 기판(110)의 표면에 절연막이 형성될 수 있는데, 이 경우 금속막은 절연막 상에 피착된다.

다음으로, 금속막은 사진식각 단계와 플라즈마 에칭 단계를 포함하는 포토 마스크 단계에서 빗 형태의 제1 전극(101)과 주사 라인(162)으로 패터닝된다.

다음으로, 빗 형태의 제1 전극(101)과 기판(110) 상에 층간 절연막(111)이PCVD(plasma-enhanced chemical vapor deposition)에 의해 피착된다. 층간 절연막(111)은 예를 들면 실리콘 산화물 또는 실리콘 질화물로 구성된다.

다음으로, 박막 트랜지스터(163)과 이 박막 트랜지스터(163)을 구동하는데 필요한 오믹(ohmic)층들이 형성된다.

다음으로, 크롬과 같은 금속으로 구성되고, 빗 형태의 제2 전극(102)을 구성하게 될 전기 도전막과, 예를 들면 실리콘 산화물 또는 실리콘 질화물로 구성되고, 뇨전 완화층(103)을 구성하게 될 절연막은 스퍼터링과 PCVD에 의해 연속적으로 피착된다. 다음으로, 그렇게 형성된 전기 도전막과 절연막은 사진식각 단계와 에칭 단계로 이루어진 포토마스크 단계에서 각기 빗 형태의 제2 전극(102)과 뇨전 완화층(103)으로 연속 패터닝된다.

포토마스크 단계에서 절연막만을 패터닝하고 포토레지스트를 제거하여 뇨전 완화층(103)을 형성하고 나서, 마스크로서 사용되는 이미 형성된 뇨전 완화층(103)으로 전기 도전막을 에칭하여 빗 형태의 제2 전극(102)를 형성할 수 있다.

전술된 방법에 따르면, 뇨전 완화층(103)은 도 8에 도시된 바와 같이, 화상 신호 라인(161) 상에도 형성된다. 그렇게 형성된 뇨전 완화층(103)이 뇨전 효과의 밸런스에 직접적으로 영향을 미치지 않는다고 할지라도, 뇨전 완화층(103)은 다른 화소 행들이 주사되는 동안, 화상 신호 라인(161)으로부터 발생된 전압 잡음이 나머지 화소 행들에서 발생되는 것을 방지한다

커버 절연막(도시되지 않음)은 뇨전 완화층(103)의 상부 및 측면, 빗 형태의 전극(102)의 측면 및 층간 절연막(111)의 표면을 도포하도록 형성될 수 있다.

도 9에 도시된 셀은 전술된 구조를 가지는 산물을 사용하여 제조된다. 도 9에 도시된 바와 같이, 배향막(120)은 전술된 구조를 가지는 산물의 상부 표면 상에 형성된다. 유사하게, 배향막(121)은 칼라층, 블랙 매트릭스 등을 가진 대향 기판(140)의 하부 표면 상에 형성된다.

액정층(130)은 배향막들(120, 121) 간에 개재된다. 액정층(130)의 액정 분자들은 배향막들(120, 121)에 의해 도 9의 평면에 거의 수직한 방향으로 미리 배향된다. 빗 형태의 제1 전극(101)과 빗 형태의 제2 전극(102) 간에 전계를 발생시킴으로써, 평면내 스위칭은 도 9의 수평면 방향으로 수행된다.

도 9에 도시된 바와 같이, 빗 형태의 제1 전극(101) 상의 배향막(120)의 근방에서 액정 분자의 방사 형상의 확산 정도는 빗 형태의 제2 전극(102) 상에서와 거의 동일한다. 따라서, 빗 형태의 제1 전극(101) 상에 발생된 뇨전 효과의 강도는 빗 형태의 제2 전극(102) 상에 발생된 뇨전 효과의 강도와 동일하다. 바꾸어 말하자면, 빗 형태의 제1 및 제2 전극들(101, 102) 상에 발생된 뇨전 효과는 밸런스를 이룬다. 따라서, 평면내 스위칭이 과잉된다고 할지라도, 빗 형태의 제1 전극(101) 상에 잔류하는 전하량은 빗 형태의 제2 전극(102) 상에 잔류하는 전하량과 거의 동일하다. 그 결과, 직류에 기초한 전압은 잉여되지 않고 잔상의 발생을 확실히 방지한다.

이는 배향막(120)과 층간 절연막(111)이 빗 형태의 제1 전극(101)과 액정층(130) 사이에 삽입되고, 배향막(120)과 뇨전 완화층(103)이 빗 형태의 제2 전극(120)과 액정층(130) 사이에 삽입되어, 빗 형태의 제1 전극(101)과액정층(130) 간에 형성된 유전층의 유전적 거리가 빗 형태의 제2 전극(102)과 액정층(130) 간에 형성된 유전층의 유전적 거리와 거의 동일하게 되도록 하기 때문이다. 전술된 바와 같이, 유전적 거리는 단위 면적 당 커패시턴스로서 정의되고, 가상 전극들 간에 삽입될 때 구해진다.

층간 절연막(111)의 두께 대 유전율의 비율은 뇨전 완화층(103)과 동일한 것이 바람직하다. 그 비율이 층간 절연막(111)과 뇨전 완화층(103) 간에 공통이 아니라고 할지라도, 뇨전 완화층(103)의 존재는 빗 형태의 제1 및 제2 전극들(101, 102) 상에서 발견된 뇨전 효과가 동일 정도로 밸런스되는 결과로 인해 전술된 유전적 거리가 서로 거의 동일하게 되도록 한다.

제1 실시예에 따르면, 층간 절연막(111)이 빗 형태의 제1 전극(101)과 빗 형태의 제2 전극(102)을 전기적으로 분리하기 때문에, 빗 형태의 제1 및 제2 전극(101)은 형성(formation) 처리 동안 패터닝 결함을 포함한다고 할지라도, 빗 형태의 제1 및 제2 전극들(101, 102)이 서로 단락되는 것을 회피할 수 있다.

또한, 빗 형태의 제2 전극(102)과 뇨전 완화층(103)이 공통의 포토마스크 단계에서 형성될 수 있기 때문에, 제1 실시예에 따른 액정 표시 장치는 뇨전 완화층(103)이 없는 종래의 액정 표시 장치에 비해 제조 단계의 증가없이 제조될 수 있다.

[제2 실시예]

도 10 및 도 11은 제2 실시예에 따른 액정 표시 장치를 나타낸다. 도 10은 액정 표시 장치의 픽셀의 상부 평면도이고 도 11은 도 10의 라인 XI-XI을 따라 절단한 단면도이다. 도 10 및 도 11은 영상 신호 라인(161a)과 주사 라인(162a)의 교차점에 배치된 픽셀을 나타낸다.

도 10 및 도 11에 도시된 바와 같이, 제2 실시예에 따른 액정 표시 장치는 기판(110a)과 기판 상에 형성되고 금속으로 된 도전층, 기판(110a) 상에 형성된 영상 신호 라인(161a), 빗 형태의 제1 전극(101a)과 영상 신호 라인(161a)과 기판을(110a)을 도포하는 층간 절연막(111a)으로 구성된 빗 형태의 제1 전극(101a)과, 층간 절연막(111a) 상에 형성되고 금속으로 된 도전층으로 구성된 빗 형태의 제2 전극(102a), 도전상기 빗 형태의 제2 전극(102a) 상에 형성되고 전기 절연체로 구성된 뇨전 완화층(103a), 뇨전 완화층(103a) 상에 층간 절연막(111a) 위에 형성된 액정을 배향하기 위한 배향 층(도시되지 않음), 배향 층과 액정 구동용 박막 트랜지스터(TFT, 163a) 사이에 개재된 액정 층(도시되지 않음)을 포함한다.

제2 실시예에 따른 액정 표시 장치의 동작에 따르면, 주사 라인(162a)이 선택되면, 영상 신호 라인(161a)의 전압이 박막 트랜지스터(163a)를 통해 빗 형태의 제1 전극(101a)에 전달된다. 그 결과, 빗 형태의 제1 전극(101a)과 빗 형태의 제2 전극(102a) 사이에 평면내 스위칭이 수행되어 공통 전압이 인가된다.

박막 트랜지스터(163a)는 소위 상부 게이트 타입의 박막 트랜지스터이고 거기에는 주사 라인 또는 게이트 전극(162a)이 영상 신호 라인(161a) 상에 배치된다.

제2 실시예에서 하부 층에 배치된 빗 형태의 제1 전극(101a)과 상부 층에 배치된 빗 형태의 제2 전극(102a)에 의해 수행되는 기능들은 제1 실시예와 비교할 때 픽셀 동작 관점에서 뒤바뀐다. 제1 실시예에서 공통 전압이 빗 형태의 제1전극(101a)에 인가되고 영상 신호가 빗 형태의 제2 전극(102a)에 인가되는 반면에, 제2 실시예에서는 공통 전압이 빗 형태의 제2 전극(102a)에 인가되고 영상 신호가 빗 형태의 제1 전극(101a)에 인가된다.

그러나, 제2 실시예는 제1 실시예와 같은 이로운 효과를 제공한다. 즉, 빗 형태의 제1 및 제2 전극들(101a, 102a) 상에서 발견되는 뇨전 효과는 제1 실시예와 유사하게 평형화된다.

[제3 실시예]

도 12 및 도 13a 내지 도 13e는 제3 실시예에 따른 액정 표시 장치를 나타낸다. 도 12는 액정 표시 장치의 픽셀의 상부 평면도이고 도 13a는 도 12의 라인 XIII-XIII을 따라 절단한 단면도로서, 제3 실시예에 따른 액정 표시 장치를 제조하는 방법의 한 단계를 나타낸다. 도 13b 내지 및 도 13e는 도 12의 라인 XIII-XIII을 따라 절단한 단면도로서, 제3 실시예에 따른 액정 표시 장치의 가능한 구조를 나타낸다.

도 12를 참조하면, 주사 라인(262)이 선택되면, 영상 신호 라인(261) 상의 전압이 박막 트랜지스터(163)를 통해 빗 형태의 제2 전극(202)에 전달된다. 그 결과, 빗 형태의 제2 전극(202)과 빗 형태의 제1 전극(201) 사이에 평면내 스위칭이 수행되어 거기로 공통 전압이 인가된다.

빗 형태의 제1 전극(201)을 구성하는 도전층은 유리 또는 절연체로 구성된 기판(210) 상에 형성된다. 대안적으로, 도전층이 기판(210) 상에 절연층을 개재하여 형성될 수 있다.

제3 실시예에 따른 액정 표시 장치의 제조에 있어서, 도 13a에 도시된 바와 같이, 빗 형태의 제1 전극(201)이 먼저 기판(210) 상에 형성된다. 그런 다음, 층간 절연막(211)이 빗 형태의 제1 전극(201)과 기판(201) 상에 피착된다. 그런 다음, 빗 형태의 제2 전극(202)이 층간 절연막(211)상에 형성된다.

그 후, 다음과 같은 제조 단계들을 구현하므로써 도 13b 내지 도 13e에 도시된 바와 같은 다양한 구조들이 얻어질 수 있다.

도 13b에 도시된 구조는 층간 절연막(211)이 빗 형태의 제1 전극(201) 상에 형성된 제1 두께의 층간 절연막(211) 부분을 갖고 빗 형태의 제2 전극(201) 아래에 형성된 제2 두께의 층간 절연막(211) 부분을 갖도록 설계되고, 제1 두께가 제2 두께보다 더 작다는 점에 특징이 있다.

도 13a에 도시된 구조를 얻기 위해, 다음의 단계들이 구현된다. 첫째, 금속 층이 스퍼터링 장치에 의해 기판(210)이나 기판(210) 상에 형성된 절연막 상에 피착된다. 그런 다음, 금속 막이 포토-마스크 단계에 의해 빗 형태의 제1 전극(210)과 주사 라인(262)이 패턴화된다.

그런 다음, 층간 절연막(211)이 빗 형태의 제1 전극(201), 주사 라인(262), 및 기판(210) 상에 피착된다. 박막 트랜지스터(263)가 제조된 후, 금속 층이 스퍼터링 장치에 의해 피착된다. 그런 다음, 도 13a에 도시된 바와 같이, 금속 층이 포토-마스크 단계에서 빗 형태의 제2 전극(202)으로 패턴화된 후, 층간 절연막(211)이 같은 포토-마스크 단계에서 패이게 된다.

예를 들어, 층간 절연막(211)은 빗 형태의 제2 전극(202)을 마스크로써 사용하여 에칭하거나, 또는 빗 형태의 제2 전극(202)을 형성하는데 사용되었던 포토레지스트를 사용하여 빗 형태의 제2 전극(202) 상에 남아있는 충간 절연막(211)을 에칭하여 패이게 된다.

도 13b에 도시된 구조를 포함한 액정 셀은 층간 절연막(211)이 빗 형태의 제1 전극(201) 상에서 빗 형태의 제2 전극(202) 아래에서의 제2 두께보다 작은 제1 두께를 갖지 않는 경우의 액정 셀보다 상기 빗 형태의 제1 및 제2 전극(201, 202) 상에서 발견되는 뇨전 효과가 상당한 정도로 평형화되는 것을 보장한다.

도 13c에 도시된 구조는 빗 형태의 제1 전극(201)의 상부 표면이 나타날 때까지 층간 절연막(211)을 더 스크랩핑함으로써 얻어질 수 있다.

도 13c와 도 13d에 도시된 구조들은 도 13b에 도시된 구조보다 빗 형태의 제1 및 제2 전극(201, 202) 상에서 발견되는 뇨전 효과가 더 많은 정도로 평형화되는 것을 보장한다. 그러나, 도 13c 및 도 13d에 도시된 구조들에 있어서, 빗 형태의 전극들에 또는 그 근처에 형성되는 단계들이 있다. 이러한 단계들은 액정 배향에 해로운 영향을 주어, 이에 따라, 층간 절연막(211)을 스크랩핑(scraping)하는 최적의 정도를 결정하는 것이 필요할 것이다.

도 13a, 도 13b, 도 13c 또는 도 13d에 도시된 구조 위에 형성된 커버 절연막은 빗 형태의 제1 및 제2 전극(201, 202) 상에서 발견되는 뇨전 효과가 완화되는 것을 보장하여, 보다 더 안정한 뇨전 평형을 초래한다.

예를 들어, 도 13e는 도 13a에 도시된 구조와 도 13a의 구조 상에 피착된 커버 절연막(212)을 포함한 액정 셀을 나타낸다.

제3 실시예에 따른 액정 표시 장치에서는, 층간 절연막(211)이 빗 형태의 제1 전극(201)을 빗 형태의 제2 전극(201, 202)으로부터 전기적으로 분리시켜, 빗 형태의 제1 및 제2 전극들(201, 202)이 패터닝 결함을 포함하더라도 빗 형태의 제1 및 제2 전극들(201, 202)이 단락되지 않도록 보장한다.

[제4 실시예]

도 14 및 도 15a 내지 도 15d는 제4 실시예에 따른 액정 표시 장치를 나타낸다. 도 14는 액정 표시 장치의 픽셀의 상부 평면도이고 도 15a는 도 14의 라인 XV-XV을 따라 절단한 단면도로서, 제4 실시예에 따른 액정 표시 장치를 제조하는 방법의 한 단계를 나타낸다. 도 15b 내지 및 도 15d는 도 14의 라인 XV-XV을 따라 절단한 단면도로서, 제4 실시예에 따른 액정 표시 장치의 가능한 구조를 나타낸다.

도 14를 참조하면, 주사 라인(362)이 선택되면, 영상 신호 라인(361) 상의 전압이 박막 트랜지스터(363)를 통해 빗 형태의 제2 전극(302)에 전달된다. 그 결과, 빗 형태의 제2 전극(302)과 빗 형태의 제1 전극(301) 사이에 평면내 스위칭이 수행되어 거기에 공통 전압이 인가된다.

제4 실시예는 층간 절연막이 빗 형태의 제2 전극(302)이 형성되는 포토 마스크 단계가 아닌 포토-마스크 단계에서 패인다는 점에 특징이 있다.

제1 내지 제3 실시예와 동일하게, 층간 절연막(311)이 빗 형태의 제1 전극(301)과 빗 형태의 제2 전극(302)을 전기적으로 분리시키기 때문에, 빗 형태의 제1 및 제2 전극들이 패터닝 결함을 포함할 지라도, 빗 형태의 제1 및 제2 전극들이 전기적으로 상호 단락되지 않는다는 점은 분명하다.

제4 실시예에 따라서 액정 표시 장치를 제조하기 위한 공정에서, 도 15a에 도시된 바와 같이, 빗 형태의 제1 전극(301)이 먼저 기판(310) 상에 형성된다. 다음으로, 층간 절연막(311)이 빗 형태의 제1 전극(301) 및 기판(310) 위에 피착된다. 그 후, 빗 형태의 제2 전극(302)이 층간 절연막(311) 상에 형성된다.

빗 형태의 제2 전극(302)이 형성된 후, 포토레지스트층(351)이 포토마스크 단계에서 층간 절연막(311) 상에 형성되고 패터닝된다. 다음으로, 층간 절연막(311)이 포토레지스트층(351)를 마스크로 하여 요부 영역(recessed region, 350)에서 에칭된다.

포토레지스트층(351)을 마스크로 하여 층간 절연막(311)을 스크래핑하는 단계는 빗 형태의 제2 전극(302)이 형성되기 전에 수행될 수도 있다.

도 15b 내지 15d는 이와 같이 형성된 구조의 예들을 도시한다. 층간 절연막(311)이 요부 영역(350)에서 오목하게 된다.

도 15c 및 15d에 도시된 구조에서, 층간 절연막(311) 및 기판(310)은 도 15b에 도시된 구조 보다 더 오목하게 된다. 그러므로, 뇨전 효과 균형화의 장점면에서는, 도 15c 및 15d에 도시된 구조가 도 15b에 도시된 구조보다 더 크게 향상된다.

제4 실시예에 따른 빗 형태의 제2 전극(302)의 측면 아래에 형성된 단차는 제2 실시예에서 빗 형태의 제2 전극(302)의 측면 아래에 형성된 단차보다 더 우수하다. 그 결과, 이러한 단차에 기인한 액정의 배향에 대한 악영향을 감소시키는 것이 가능하다.

또한, 박막 트랜지스터(363)와 요부 영역(350)을 구별하는 것이 가능하기 때문에, 제4 실시예에 따른 액정 표시 장치는 제2 실시예와 달리 박막 트랜지스터의 구조 및 기능에 영향을 주지않고 동작할 수 있다.

층간 절연막(311)이 액정 표시 장치의 다른 부분이나 구성 요소들도 패터닝되는 단계에서 요부 영역들(350) 내에서 오목하게 될 수 있음을 알아야 한다. 예를 들어, 배선층이 또한 형성되거나, 콘택 홀이 전극들을 전기적으로 상호 접속하도록 또한 형성되는 단계에서, 층간 절연막(311)이 오목하게 되어, 제조 공정에서의 더 큰 효율성을 보증할 수 있다.

상술한 실시예들과 동일하게, 도 13e에 도시된 막(212) 등의 커버 절연막은 도 15b, 15c 또는 15d에 도시된 구조 위에 형성될 수 있다.

[제5 실시예]

도 16 및 17은 제5 실시예에 따른 액정 표시 장치를 도시한다. 도 16은 액정 표시 장치에서 패널의 평면도이고, 도 17은 도 16에서 선 XVII-XVII에 따라 절단한 단면도이다.

도 16을 참조하면, 주사 라인(462)이 선택될 때, 화상 신호 라인(461) 상의 전압이 박막 트랜지스터(463)을 통해 빗 형태의 제1 전극(401)으로 전달된다. 그 결과, 공통 전압이 인가되는 빗 형태의 제1 전극(401)과 빗 형태의 제2 전극(402) 사이에서 평면내 스위칭이 수행된다.

제5 실시예에 따른 액정 표시 장치를 제조하는 공정에서, 도 17에 도시된 바와 같이, 빗 형태의 제1 전극(401)이 먼저 기판(410) 상에 형성된다. 다음으로,층간 절연막(411)이 빗 형태의 제1 전극(401) 및 기판(410) 위에 피착된다. 그 후, 빗 형태의 제2 전극(402)이 층간 절연막(411) 상에 형성된다.

제5 실시예에서, 빗 형태의 제2 전극(402)은 금속으로 만들어진 빗 형태의 전극(402a)과 빗 형태의 전극(402a)을 덮는 양극(anode) 산화막(402b)을 포함한다. 금속막이 빗 형태의 제2 전극(402)으로 패터닝된 후에, 양극 산화막(402b)은 금속막에 양극 산화를 수행함으로써 형성된다.

제5 실시예에 따른 액정 표시 장치는 제2 실시예에 따른 액정 표시 장치의 구조와 동일하지만, 빗 형태의 전극(402a)이 양극 산화막(402b)과 함께 그 상부면 및 측면들에 덮인다는 점에서 상이하다. 이것이 뇨전 효과가 빗 형태의 제2 전극(402)의 측면에서도 완화되는 것을 보증한다.

도시되지는 않았지만, 제5 실시예는 제3 또는 제4 실시예에 결합될 수 있다. 즉, 결합된 실시예에서, 빗 형태의 제2 전극(420a)은 양극 산화막(420b)과 함께 상부면 및 측면들 상에 덮이고, 층간 절연막(411)이 요부 영역(350)과 함께 형성된다.

상술한 실시예와 동일하게, 도 13e에 도시된 막(212) 등의 커버 절연막은 도 17에 도시된 구조 위에 형성될 수 있다.

[제6 실시예]

도 18a 내지 18f는 제6 실시예에 따른 액정 표시 장치를 도시한다. 도 18a는 액정 표시 장치의 단면도이며, 제6 실시예에 따른 액정 표시 장치를 제조하는 단계를 도시하고, 도 18b 내지 18f는 제6 실시예에 따른 액정 표시 장치의 가능한구조를 도시하는 단면도들이다.

제6 실시예는 빗 형태의 제2 전극이 형성될 영역이 미리 오목하게 되어 있는 구조와 제1 내지 제5 실시예들 중 한 구조의 결합으로 구성된다.

제6 실시예에 따른 액정 표시 장치를 제조 공정에서, 도 18a에 도시된 바와 같이, 기판(510) 또는 기판(510) 상에 형성된 절연막은 오목하게 되어, 그 결과 빗 형태의 제2 전극이 형성될 요부가 형성된다.

도 18b는 제6 실시예가 제1 또는 제2 실시예와 결합함으로써 얻어지는 구조를 도시한다. 즉, 빗 형태의 제2 전극(102)과 빗 형태의 제2 전극(102) 상에 형성된 뇨전 완화층(103)이 요부(550) 내의 층간 절연막(111) 상에 형성된다.

도 18c는 제6 실시예와 제3 실시예를 결합함으로써 얻어지는 구조를 도시한다. 즉, 빗 형태의 제2 전극(202)이 층간 절연막(211) 상에 형성되고, 층간 절연막(211)이 빗 형태의 제1 전극(201) 위에 제1 두께 및 빗 형태의 제2 전극(202) 하부에 제2 두께를 갖도록 설계된다.

도 18d는 제6 실시예와 제5 실시예를 결합함으로써 얻어지는 구조를 도시한다. 즉, 빗 형태의 제2 전극(402)가 요부(550) 내의 층간 절연막(411) 상에 형성되고, 빗 형태의 제2 전극(402)은 빗 형태의 전극(402a)과 빗 형태의 전극(402a)을 덮는 양극 산화막(402b)으로 구성된다.

제6 실시예에 따른 액정 표시 장치는 빗 형태의 제1 전극이 빗 형태의 제2 전극의 상부면과 동일한 레벨의 상부면을 갖도록 설계된 것에 그 특징이 있다. 이것은 빗 형태의 제1 및 제2 전극들이 상호 단락되지 않도록 하여, 빗 형태의 제1및 제2 전극들 위에서 관찰되는 뇨전 효과가 균형화되어, 평면내 스위칭에 이상적인 수평 전계가 얻어질 수 있음을 보증한다.

도 18e에 도시된 바와 같이 액정의 상부면을 평탄화하기 위하여, 절연막(513)이 도 18b에 도시된 바와 같이 그 구조 위에 형성되더라도, 빗 형태의 제1 및 제2 전극들이 동일한 높이에 있는 구조는 빗 형태의 제1 및 제2 전극들 위에서 관찰되는 뇨전 효과가 균형화될 수 있는 것을 보증한다.

예를 들어, 절연막(513)은 화학 증착 장치에 의해 실리콘 산화물 또는 실리콘 질화물을 피착하고, 실리콘 산화물 또는 실리콘 질화물을 폴리싱하거나, 폴리이미드, 아크릴레이트, 또는 실리옥사인으로 구성된 막을 스핀-어플라이하고, 그 막을 베이킹함으로써 형성될 수 있다. 이와 같이 스핀-어플라이된 막은 배향막으로서 더블될 수 있다.

액정 셀의 상부면을 평탄화하기 위한 절연막(513)이 액정층이 접촉하는 표면 상의 단차를 제거하여 액정의 미스얼라인먼트를 제거한다. 또한, 절연막(513)은 빗 형태의 제1 및 제2 전극들 상에 발생된 뇨전 효과를 완화하여, 디스플레이 성능의 향상 및 잔상의 발생을 억제하게 한다.

빗 형태의 제1 전극이 빗 형태의 제2 전극의 상부면과 같은 레벨의 상부면을 갖도록 설계된다면, 상술한 절연막(513) 형성 방법은 상술한 제1 내지 제5 실시예들에 적용될 수 있다.

빗 형태의 제1 전극의 상부면과 액정층 사이에 형성된 유전층의 면적당 캐패시턴스가 빗 형태의 제2 전극의 상부면과 액정층 사이에 형성된 유전층의 면적당캐패시턴스와 거의 같다면, 도 18e에 도시된 구조에서, 빗 형태의 제2 전극(102) 상에 직접 형성될 뇨전 완화층(103)은 생략될 수 있다.

이와 같은 구조의 실시예 중 하나가 도 18f에 도시된다. 뇨전 완화층(103)을 생략함으로써, 도 18f에 도시된 바와 같은 구조 제조 공정은 도 18e에 도시된 바와 같은 구조 제조 공정에 비해 간략하게 될 수 있다.

제6 실시예에서 요부(550) 형성 단계는 액정 표시 장치의 다른 부분을 형성하기 위한 다른 단계에 공통적일 수 있다. 예를 들어, 요부(550) 형성 단계는 콘택 홀 형성 단계와 공통적일 수 있어서, 제조 공정이 더 높은 효율성을 갖게 한다.

본 발명에 따르면, 2개의 빗모양의 전극들로부터 생기는 뇨전 효과의 불균형에 기인하는 잔상의 발생을 억제하고 제조 수율을 향상시킬 수 있는 이점을 가진다.

Claims

(a) 제1 기판(110, 110a, 210, 310, 410, 510);

(b) 상기 제1 기판으로부터 일정 간격 떨어져서 상기 제1 기판에 대향하는 제2 기판(140);

(c) 상기 제1 기판과 제2 기판 사이에 개재된 액정층(130);

(d) 상기 제1 기판의 상기 액정층에 대향하는 표면에 형성된 제1 전극(101, 101a, 201, 301, 401, 501); 및

(e) 상기 제1 기판의 상기 액정층에 대향하는 표면에 형성되고, 상기 제1 전극과 함께 화소를 형성하는 제2 전극(102, 102a, 202, 302, 402, 502)을 포함하고, 상기 제1 전극과 제2 전극 간에 전계를 발생시켜서 평면내 스위칭(in-plane switching)을 행하는 액정 표시 장치에 있어서,

(f) 적어도 상기 제2 전극의 하부에는 형성되어 있지만, 적어도 상기 제1 전극의 하부에는 형성되어 있지 않은 층간 절연막(111, 111a, 211, 311, 411)을 구비하고,

상기 제1 전극의 적어도 일부의 상부 표면과 상기 액정층 사이에 형성된 유전체층의 단위 면적당 커패시턴스가 상기 제2 전극의 적어도 일부의 상부 표면과 상기 액정층 사이에 형성된 유전체층의 단위 면적당 커패시턴스와 거의 같도록 설계되어 있는

것을 특징으로 하는 액정 표시 장치.
제1항에 있어서, 상기 층간 절연막은 상기 제1 전극의 상부에 형성되며, 상기 제2 전극 상에 절연체로 형성된 뇨전 완화층(flexo-electric relieving layer)(103, 103a)을 더 포함하는 것을 특징으로 하는 액정 표시 장치.
제1항에 있어서, 상기 제1 기판의 상부 표면에는 적어도 1 이상의 요부(凹部)(550)가 형성되고, 상기 제2 전극의 적어도 일부는 상기 제1 기판의 상기 요부 내에 형성되는 것을 특징으로 하는 액정 표시 장치.
제1항에 있어서, 상기 제1 기판의 상부 표면에는 적어도 1 이상의 철부(凸部)(551)가 형성되고, 상기 제1 전극의 적어도 일부는 상기 철부 상에 형성되는 것을 특징으로 하는 액정 표시 장치.
제1항 내지 제4항 중 어느 한 항에 있어서, 상기 층간 절연막은 상기 제1 전극을 피복하고, 상기 층간 절연막은 상기 제1 전극의 상부 표면 상에서 제1 두께를 갖고 상기 제2 전극의 하부에서 제2 두께를 갖도록 설계되어 있고, 상기 제1 두께는 상기 제2 두께보다 얇은 것을 특징으로 하는 액정 표시 장치.
제5항에 있어서, 상기 층간 절연막은 상기 제2 전극의 하부에 위치하는 영역 이외의 영역에서 제3 두께를 갖도록 설계되어 있고, 상기 제3 두께는 상기 제2 두께보다 얇은 것을 특징으로 하는 액정 표시 장치.
제1항 내지 제4항 중 어느 한 항에 있어서, 상기 층간 절연막은 상기 제1 전극의 상부 표면 이외의 영역에만 형성되는 것을 특징으로 하는 액정 표시 장치.
제1항 내지 제4항 중 어느 한 항에 있어서, 상기 제2 전극은 양극 산화막(anodic oxide film)(402b)으로 피복되는 것을 특징으로 하는 액정 표시 장치.
제1항 내지 제4항 중 어느 한 항에 있어서, 상기 제1 및 제2 전극들을 피복하는 커버 절연막(212)을 더 포함하는 것을 특징으로 하는 액정 표시 장치.
제2항에 있어서, 상기 뇨전 완화층은 상기 제2 전극과 거의 동일한 평면 형상을 갖는 것을 특징으로 하는 액정 표시 장치.
제2항 또는 제10항에 있어서, 상기 뇨전 완화층의 두께는 상기 제1 전극 상에 형성된 상기 층간 절연막의 두께와 같은 것을 특징으로 하는 액정 표시 장치.
제2항 또는 제10항에 있어서, 상기 뇨전 완화층의 두께 대 유전율의 비는 상기 층간 절연막의 두께 대 유전율의 비와 거의 같은 것을 특징으로 하는 액정 표시장치.
제3항 또는 제4항에 있어서, 상기 제1 기판 상에 형성된 절연막을 더 포함하고, 상기 요부 또는 철부는 상기 절연막의 표면에 형성되는 것을 특징으로 하는 액정 표시 장치.
제3항 또는 제4항에 있어서, 상기 제1 및 제2 전극들을 피복하는 평탄 절연막(513)을 더 포함하는 것을 특징으로 하는 액정 표시 장치.
제14항에 있어서, 상기 평탄 절연막은 상기 제1 및 제2 전극들 상에 도포하고 가열하여 형성된 유기 폴리머(organic polymer)를 주성분으로 하는 막인 것을 특징으로 하는 액정 표시 장치.
제14항에 있어서, 상기 평탄 절연막은 배향층(alignment layer)으로서도 기능하는 것을 특징으로 하는 액정 표시 장치.
(a) 제1 기판(110, 110a, 210, 310, 410, 510); (b) 상기 제1 기판으로부터 일정 간격 떨어져서 상기 제1 기판에 대향하는 제2 기판(140); (c) 상기 제1 기판과 제2 기판의 사이에 개재된 액정층(130); (d) 상기 제1 기판의 상기 액정층에 대향하는 표면에 형성된 제1 전극(101, 101a, 201, 301, 401, 501); 및 (e) 상기 제1기판의 상기 액정층에 대향하는 표면에 형성되고, 상기 제1 전극과 함께 화소를 형성하는 제2 전극(102, 102a, 202, 302, 402, 502)을 포함하고, 상기 제1 전극과 제2 전극 간에 전계를 발생시켜서 평면내 스위칭을 행하는 액정 표시 장치를 제조하는 방법에 있어서,

(a) 상기 제1 기판 상에 제1 금속층을 형성하는 단계;

(b) 상기 제1 금속층을 패터닝하여 상기 제1 전극을 형성하는 단계;

(c) 상기 제1 전극에 층간 절연막(111, 111a, 211, 311, 411)을 피복하는 단계;

(d) 상기 층간 절연막 상에 제2 금속층을 형성하는 단계;

(e) 상기 제2 금속층 상에 절연층을 형성하는 단계; 및

(f) 상기 제2 금속층 및 상기 절연층을 패터닝하여 상기 제2 전극 및 상기 제2 전극과 거의 동일한 평면 형상을 갖는 뇨전 완화층(103, 103a)을 형성하는 단계

를 포함하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
(a) 제1 기판(110, 110a, 210, 310, 410, 510); (b) 상기 제1 기판으로부터 일정 간격 떨어져서 상기 제1 기판에 대향하는 제2 기판(140); (c) 상기 제1 기판과 제2 기판의 사이에 개재된 액정층(130); (d) 상기 제1 기판의 상기 액정층에 대향하는 표면에 형성된 제1 전극(101, 101a, 201, 301, 401, 501); 및 (e) 상기 제1 기판의 상기 액정층에 대향하는 표면에 형성되고, 상기 제1 전극과 함께 화소를 형성하는 제2 전극(102, 102a, 202, 302, 402, 502)을 포함하고, 상기 제1 전극과 제2 전극 간에 전계를 발생시켜서 평면내 스위칭을 행하는 액정 표시 장치를 제조하는 방법에 있어서,

(a) 상기 제1 기판 상에 제1 금속층을 형성하는 단계;

(b) 상기 제1 금속층을 패터닝하여 상기 제1 전극을 형성하는 단계;

(c) 상기 제1 전극에 층간 절연막(111, 111a, 211, 311, 411)을 피복하는 단계;

(d) 상기 층간 절연막 상에 제2 금속층을 형성하는 단계; 및

(e) 상기 제2 금속층 및 상기 층간 절연막 모두를 에칭함으로써 상기 제2 금속층 및 상기 층간 절연막 모두를 패터닝하여 상기 제2 전극을 형성하고 상기 제2 전극의 하부에 위치하는 영역 이외의 영역의 상기 층간 절연막을 박막화하거나 제거하는 단계

를 포함하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
(a) 제1 기판(110, 110a, 210, 310, 410, 510); (b) 상기 제1 기판으로부터 일정 간격 떨어져서 상기 제1 기판에 대향하는 제2 기판(140); (c) 상기 제1 기판과 제2 기판의 사이에 개재된 액정층(130); (d) 상기 제1 기판의 상기 액정층에 대향하는 표면에 형성된 제1 전극(101, 101a, 201, 301, 401, 501); 및 (e) 상기 제1 기판의 상기 액정층에 대향하는 표면에 형성되고, 상기 제1 전극과 함께 화소를 형성하는 제2 전극(102, 102a, 202, 302, 402, 502)을 포함하고, 상기 제1 전극과제2 전극 간에 전계를 발생시켜서 평면내 스위칭을 행하는 액정 표시 장치를 제조하는 방법에 있어서,

(a) 상기 제1 기판의 표면에 적어도 1 이상의 요부 및 철부(550, 551)를 형성하는 단계;

(b) 상기 제1 기판 상에 또는 상기 제1 기판의 상기 철부 상에 제1 금속층을 형성하는 단계;

(c) 상기 제1 금속층을 패터닝하여 상기 제1 전극을 형성하는 단계;

(d) 상기 제1 전극에 층간 절연막(111, 111a, 211, 311, 411)을 피복하는 단계;

(e) 상기 층간 절연막 상에 제2 금속층을 형성하는 단계; 및

(f) 상기 제2 금속층을 패터닝하여 상기 제1 기판의 상기 요부 내에 또는 상기 철부가 형성된 영역 이외의 영역 위에 상기 제2 전극을 형성하는 단계

를 포함하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.