KR100311502B1 - Method for manufacturing semiconductor device the same - Google Patents
Method for manufacturing semiconductor device the same Download PDFInfo
- Publication number
- KR100311502B1 KR100311502B1 KR1019990057519A KR19990057519A KR100311502B1 KR 100311502 B1 KR100311502 B1 KR 100311502B1 KR 1019990057519 A KR1019990057519 A KR 1019990057519A KR 19990057519 A KR19990057519 A KR 19990057519A KR 100311502 B1 KR100311502 B1 KR 100311502B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor substrate
- gate electrode
- region
- oxide film
- gate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 86
- 238000000034 method Methods 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 69
- 125000006850 spacer group Chemical group 0.000 claims abstract description 21
- 239000012535 impurity Substances 0.000 claims abstract description 14
- 125000001475 halogen functional group Chemical group 0.000 claims abstract description 12
- 238000009792 diffusion process Methods 0.000 claims abstract description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 23
- 229910052757 nitrogen Inorganic materials 0.000 claims description 22
- 150000004767 nitrides Chemical class 0.000 claims description 15
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 13
- -1 nitrogen ions Chemical class 0.000 claims description 8
- 150000002500 ions Chemical class 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 238000010405 reoxidation reaction Methods 0.000 abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/2822—Making the insulator with substrate doping, e.g. N, Ge, C implantation, before formation of the insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66537—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a self aligned punch through stopper or threshold implant under the gate region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Abstract
본 발명은 게이트 전극을 형성한 후에 추가적인 재산화 공정을 생략하여 소자의 특성을 향상시키도록 한 반도체 소자 및 그 제조방법에 관한 것으로서, 반도체 기판의 채널영역내에 형성되는 니트로겐 영역과, 상기 니트로겐 영역 및 그에 인접한 반도체 기판상에 서로 다른 두께를 갖고 형성 게이트 산화막과, 상기 게이트 산화막상에 형성되는 게이트 전극과, 상기 게이트 전극 양측면에 형성되는 측벽 스페이서와, 상기 게이트 전극 양측의 반도체 기판 표면내에 형성되는 소오스/드레인 불순물 확산영역과, 상기 측벽 스페이서 하부의 반도체 기판 표면내에 형성되는 할로 영역을 포함하여 이루어짐을 특징으로 한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of fabricating the same, which eliminates an additional reoxidation process after forming a gate electrode, thereby improving the characteristics of the device. A gate oxide film formed on a region and a semiconductor substrate adjacent thereto and having a different thickness, a gate electrode formed on the gate oxide film, sidewall spacers formed on both sides of the gate electrode, and formed in a semiconductor substrate surface on both sides of the gate electrode. And a source / drain impurity diffusion region and a halo region formed in the semiconductor substrate surface below the sidewall spacer.
Description
본 발명은 반도체 소자의 제조공정에 관한 것으로, 특히 소자의 특성을 향상시키는데 적당한 반도체 소자 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a manufacturing process of a semiconductor device, and more particularly, to a semiconductor device suitable for improving the characteristics of the device and a manufacturing method thereof.
일반적으로 MOSFET의 LDD(Lightly Doped Drain) 및 소오스/드레인(S/D)과 게이트 전극의 에지(Edge)에서의 반도체 기판과 게이트 산화막 영역에 에치 데미지(Etch Damage)를 받게 된다.In general, the semiconductor substrate and the gate oxide layer at the edge of the lightly doped drain (LDD) and the source / drain (S / D) of the MOSFET and the edge of the gate electrode are subjected to etch damage.
특히, 이러한 에치 데미지는 LDD 및 S/D와 게이트 전극의 에지(Edge)에서 게이트 산화막의 두께가 얇을수록 심하게 된다.In particular, the etch damage becomes more severe as the thickness of the gate oxide film becomes thinner at the edges of the LDD and the S / D and the gate electrode.
따라서 종래 기술에서는 이러한 영역의 게이트 에치 데미지를 회복시키기 위하여 재산화 공정을 추가로 실시한다.Therefore, in the prior art, the reoxidation process is further performed to recover the gate etch damage in this area.
이하, 첨부된 도면을 참고하여 종래의 반도체 소자의 제조방법을 설명하면 다음과 같다.Hereinafter, a manufacturing method of a conventional semiconductor device will be described with reference to the accompanying drawings.
도 1a 내지 도 1d는 종래의 반도체 소자의 제조방법을 나타낸 공정단면도이다.1A to 1D are cross-sectional views illustrating a method of manufacturing a conventional semiconductor device.
도 1a에 도시한 바와 같이, 필드영역과 엑티브영역으로 정의된 반도체 기판(11)의 필드영역에 필드 산화막(12)을 형성하고, 상기 반도체 기판(11)의 엑티브영역에 제 1 산화막(13)을 형성한다.As shown in FIG. 1A, a field oxide film 12 is formed in a field region of a semiconductor substrate 11 defined as a field region and an active region, and the first oxide film 13 is formed in an active region of the semiconductor substrate 11. To form.
이어, 상기 반도체 기판(11)상에 채널 이온 주입 마스크(도시되지않음)를 사용하여 채널영역에 채널 이온 주입을 실시한다.Subsequently, channel ion implantation is performed on the semiconductor substrate 11 using a channel ion implantation mask (not shown).
도 1b에 도시한 바와 같이, 상기 제 1 산화막(13)을 제거하고, 상기 제 1 산화막(13)이 제거된 반도체 기판(11)상에 게이트 산화막(14)을 형성한다.As shown in FIG. 1B, the first oxide film 13 is removed and a gate oxide film 14 is formed on the semiconductor substrate 11 from which the first oxide film 13 is removed.
이어, 상기 게이트 산화막(14)을 포함한 반도체 기판(11)의 전면에 폴리 실리콘과 CVD 산화막을 차례로 형성하고, 포토 및 에치 공정을 통하여 CVD 산화막과 폴리 실리콘을 선택적으로 제거하여 게이트 캡 산화막(16) 및 게이트 전극(15)을 형성한다.Subsequently, a polysilicon and a CVD oxide film are sequentially formed on the entire surface of the semiconductor substrate 11 including the gate oxide film 14, and the gate cap oxide film 16 is selectively removed by selectively removing the CVD oxide film and the polysilicon through photo and etching processes. And the gate electrode 15.
도 1c에 도시한 바와 같이, 상기 게이트 전극(15) 형성시의 에치 데미지(Etch Damage)를 회복하기 위하여 재산화(Re-Oxidation) 공정을 실시하여 게이트 전극(15)의 표면과 그 주변에 제 2 산화막(17)을 형성한다.As shown in FIG. 1C, a re-oxidation process is performed to recover etch damage when the gate electrode 15 is formed. 2 oxide film 17 is formed.
이어, 상기 게이트 캡 산화막(16) 및 게이트 전극(15)을 마스크로 이용하여 상기 반도체 기판(11)의 전면에 할로(Halo) 및 LDD(Lightly Doped Drain) 이온을 주입하여 할로 영역(18)과 LDD 영역(19)을 각각 형성한다.Subsequently, halo and lightly doped drain (LDD) ions are implanted into the entire surface of the semiconductor substrate 11 using the gate cap oxide layer 16 and the gate electrode 15 as masks. LDD regions 19 are formed, respectively.
도 1d에 도시한 바와 같이, 상기 게이트 전극(15)을 포함한 반도체 기판(11)의 전면에 CVD 절연막을 형성한 후 에치백 공정을 실시하여 상기 게이트 캡 산화막(16) 및 게이트 전극(15)의 양측면에 측벽 스페이서(20)를 형성한다.As shown in FIG. 1D, a CVD insulating film is formed on the entire surface of the semiconductor substrate 11 including the gate electrode 15, and then subjected to an etch back process to form the gate cap oxide film 16 and the gate electrode 15. Side wall spacers 20 are formed on both sides.
이어, 상기 측벽 스페이서(20) 및 게이트 전극(15)을 마스크로 이용하여 상기 반도체 기판(11)의 전면에 소오스/드레인용 불순물 이온을 주입하여 상기 반도체 기판(11)의 표면내에 소오스/드레인 불순물 확산영역(21)을 형성한다.Subsequently, source / drain impurities are implanted into the entire surface of the semiconductor substrate 11 by using the sidewall spacers 20 and the gate electrode 15 as masks to implant source / drain impurity ions into the entire surface of the semiconductor substrate 11. The diffusion region 21 is formed.
이후 공정은 도면에 도시하지 않았지만, 상기 반도체 기판상에 절연막을 형성한 후 콘택 공정과 배선 공정을 실시하여 MOSFET를 제작한다.After the process is not shown in the figure, after forming an insulating film on the semiconductor substrate to perform a contact process and a wiring process to produce a MOSFET.
그러나 상기와 같은 종래의 반도체 소자의 제조방법에 있어서 다음과 같은 문제점이 있었다.However, in the conventional method of manufacturing a semiconductor device as described above has the following problems.
즉, 전류의 구동력을 증가시키기 위한 얇은 게이트 산화막만을 사용하는 경우에 GIDL(Gate Induced Drain Leakage) 전류가 증가하여 MOSFET의 특성이 저하되고, 에치시의 플라즈마 데미지(Plasma Damage)로 인하여 HCE(Hot Carrier Effect) 특성과 게이트 산화막의 GOI(Gate Oxide Integration) 특성이 저하되는 것을 방지하기 위하여 게이트 전극을 형성한 후에 재산화 공정을 추가로 실시한다.In other words, when only a thin gate oxide film is used to increase the driving force of the current, the gate induced drain leakage (GIDL) current is increased and the characteristics of the MOSFET are degraded, and the hot carrier is caused by plasma damage at the time of etching. The reoxidation process is further performed after the gate electrode is formed in order to prevent the deterioration of the effect characteristics and the gate oxide integration (GOI) characteristics of the gate oxide film.
따라서 게이트 전극 에치후에 재산화 공정을 추가로 실시함으로서 기판, 게이트 산화막, 게이트 전극 사이의 열팽창계수의 차이로 인하여 소자에 별도의 스트레스(Stress)가 받게 된다.Therefore, an additional reoxidation process is performed after the gate electrode is etched, thereby causing a stress on the device due to a difference in thermal expansion coefficient between the substrate, the gate oxide film, and the gate electrode.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 게이트 전극을 형성한 후에 추가적인 재산화 공정을 생략하여 소자의 특성을 향상시키도록 한 반도체 소자 및 그 제조방법을 제공하는데 그 목적이 있다.An object of the present invention is to provide a semiconductor device and a method of manufacturing the same to improve the characteristics of the device by eliminating the additional reoxidation process after forming the gate electrode to solve the above problems.
도 1a 내지 도 1d는 종래의 반도체 소자의 제조방법을 나타낸 공정단면도1A to 1D are cross-sectional views illustrating a method of manufacturing a conventional semiconductor device.
도 2는 본 발명에 의한 반도체 소자의 제조방법을 나타낸 구조단면도2 is a structural cross-sectional view showing a method for manufacturing a semiconductor device according to the present invention.
도 3a 내지 도 3d는 본 발명에 의한 반도체 소자의 제조방법을 나타낸 공정단면도3A to 3D are cross-sectional views illustrating a method of manufacturing a semiconductor device according to the present invention.
도 4a 내지 도 4e는 본 발명의 다른 실시예에 의한 반도체 소자의 제조방법을 나타낸 공정단면도4A through 4E are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with another embodiment of the present invention.
도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings
31 : 반도체 기판 32 : 필드 산화막31 semiconductor substrate 32 field oxide film
33 : 산화막 34 : 포토레지스트막33: oxide film 34: photoresist film
35 : 니트로겐 영역 36 : 게이트 산화막35: nitrogen region 36: gate oxide film
37 : 게이트 전극 38 : 게이트 캡 산화막37 gate electrode 38 gate cap oxide film
39 : 할로 영역 40 : LDD 영역39: halo region 40: LDD region
41 : 측벽 스페이서 42 : 소오스/드레인 불순물 확산영역41 sidewall spacer 42 source / drain impurity diffusion region
상기와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 소자는 반도체 기판의 채널영역내에 형성되는 니트로겐 영역과, 상기 니트로겐 영역 및 그에 인접한 반도체 기판상에 서로 다른 두께를 갖고 형성 게이트 산화막과, 상기 게이트 산화막상에 형성되는 게이트 전극과, 상기 게이트 전극 양측면에 형성되는 측벽 스페이서와, 상기 게이트 전극 양측의 반도체 기판 표면내에 형성되는 소오스/드레인 불순물 확산영역과, 상기 측벽 스페이서 하부의 반도체 기판 표면내에 형성되는 할로영역을 포함하여 이루어짐을 특징으로 한다.According to an aspect of the present invention, there is provided a semiconductor device including a nitrogen region formed in a channel region of a semiconductor substrate, a gate oxide film having a different thickness on the nitrogen region and a semiconductor substrate adjacent thereto, A gate electrode formed on the gate oxide film, sidewall spacers formed on both sides of the gate electrode, source / drain impurity diffusion regions formed in the semiconductor substrate surfaces on both sides of the gate electrode, and formed in the semiconductor substrate surface under the sidewall spacers. Characterized by including the halo area.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 소자의 제조방법은 반도체 기판 표면내의 채널영역에 니트로겐 이온을 주입하는 단계와, 상기 니트로겐 이온이 주입된 반도체 기판상에 게이트 산화막을 형성하는 단계와, 상기 게이트 산화막상에 게이트 전극을 형성하는 단계와, 상기 게이트 전극의 양측의 반도체 기판 표면내에 할로 영역 및 LDD 영역을 형성하는 단계와, 상기 게이트 전극의 양측면에 측벽 스페이서를 형성하는 단계와, 상기 측벽 스페이서 및 게이트 전극 양측의 반도체 기판 표면내에 소오스/드레인 불순물 확산영역을 형성하는 단계를 포함하여 형성함을 특징으로 한다.In addition, the method of manufacturing a semiconductor device according to the present invention for achieving the above object comprises the steps of implanting nitrogen ions into the channel region on the surface of the semiconductor substrate, and forming a gate oxide film on the semiconductor substrate implanted with the Forming a gate electrode on the gate oxide film, forming a halo region and an LDD region in the semiconductor substrate surfaces on both sides of the gate electrode, and forming sidewall spacers on both sides of the gate electrode. And forming a source / drain impurity diffusion region in a surface of the semiconductor substrate at both sides of the sidewall spacer and the gate electrode.
이하, 첨부된 도면을 참고하여 본 발명에 의한 반도체 소자 및 그 제조방법을 상세히 설명하면 다음과 같다.Hereinafter, a semiconductor device and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명에 의한 반도체 소자를 나타낸 구조 단면도이다.2 is a structural cross-sectional view showing a semiconductor device according to the present invention.
도 2에 도시한 바와 같이, 필드영역과 엑티브영역으로 정의된 반도체 기판(31)의 필드영역에 필드 산화막(32)이 형성되어 있고, 상기 반도체 기판(31)의 채널영역에 니트로겐 영역(35)이 형성되어 있으며, 상기 니트로겐 영역(35) 및 그에 인접한 반도체 기판(31)상에 게이트 산화막(36), 게이트 전극(37), 게이트 캡 산화막(38)이 차례로 형성되어 있다.As shown in FIG. 2, a field oxide film 32 is formed in a field region of a semiconductor substrate 31 defined as a field region and an active region, and a nitrogen region 35 is formed in a channel region of the semiconductor substrate 31. ), And a gate oxide layer 36, a gate electrode 37, and a gate cap oxide layer 38 are sequentially formed on the nitrogen region 35 and the semiconductor substrate 31 adjacent thereto.
그리고 상기 게이트 전극(37)의 양측면에 측벽 스페이서(41)가 형성되어 있고, 상기 게이트 전극(37) 양측의 반도체 기판(31) 표면내에는 LDD 구조를 갖는 소오스/드레인 불순물 확산영역(42)이 형성되어 있으며, 상기 측벽 스페이서(41) 하부의 반도체 기판(31) 표면내에는 할로 영역(39)이 형성되어 있다.Sidewall spacers 41 are formed on both side surfaces of the gate electrode 37, and source / drain impurity diffusion regions 42 having an LDD structure are formed in the surface of the semiconductor substrate 31 on both sides of the gate electrode 37. The hollow region 39 is formed in the surface of the semiconductor substrate 31 under the sidewall spacer 41.
한편, 상기 니트로겐 영역(35)이 형성된 부분의 게이트 산화막(36)의 두께는 니트로겐 영역(35)이 형성되지 않은 게이트 산화막(36)의 두께보다 얇게 형성되어 있다.On the other hand, the thickness of the gate oxide film 36 in the portion where the nitrogen region 35 is formed is thinner than the thickness of the gate oxide film 36 in which the nitrogen region 35 is not formed.
도 3a 내지 도 3d는 본 발명에 의한 반도체 소자의 제조방법을 나타낸 공정단면도이다.3A to 3D are cross-sectional views illustrating a method of manufacturing a semiconductor device according to the present invention.
도 3a에 도시한 바와 같이, 필드영역과 엑티브영역으로 정의된 반도체 기판(31)의 필드영역에 필드 산화막(32)을 형성하고, 상기 반도체 기판(31)의 엑티브영역에 산화막(33)을 형성한다.As shown in FIG. 3A, a field oxide film 32 is formed in a field region of a semiconductor substrate 31 defined as a field region and an active region, and an oxide film 33 is formed in an active region of the semiconductor substrate 31. do.
이어, 상기 반도체 기판(31)상에 포토레지스트막(34)을 도포한 후, 노광 및 현상공정으로 상기 포토레지스트막(34)을 패터닝하여 채널영역을 정의한다.Subsequently, after the photoresist film 34 is coated on the semiconductor substrate 31, the photoresist film 34 is patterned by an exposure and development process to define a channel region.
그리고 상기 패터닝된 포토레지스트막(34)을 마스크로 이용하여 상기 반도체 기판(31)에 채널 이온 및 니트로겐(Nitrogen) 이온을 주입하여 반도체 기판(31)의 표면내에 니트로겐 영역(35)을 형성한다.In addition, by using the patterned photoresist layer 34 as a mask, channel ions and nitrogen ions are implanted into the semiconductor substrate 31 to form a nitrogen region 35 on the surface of the semiconductor substrate 31. do.
도 3b에 도시한 바와 같이, 상기 포토레지스트막(34) 및 산화막(33)을 제거하고, 상기 산화막(33)이 제거된 반도체 기판(31)의 표면에 게이트 산화막(36)을 형성한다.As shown in FIG. 3B, the photoresist film 34 and the oxide film 33 are removed, and a gate oxide film 36 is formed on the surface of the semiconductor substrate 31 from which the oxide film 33 is removed.
여기서 상기 게이트 산화막(36)의 형성시 니트로겐 영역(35)에 의하여 게이트 중앙 및 채널 영역에서의 게이트 산화막(36)의 두께는 얇고, LDD 및 S/D와 게이트 에지의 오버랩(Overlap) 영역에서는 게이트 산화막(36)이 두껍게 형성된다.In the formation of the gate oxide layer 36, the thickness of the gate oxide layer 36 in the center and the channel region of the gate is thin due to the nitrogen region 35, and in the overlap region of the LDD and S / D and the gate edge. The gate oxide film 36 is formed thick.
즉, 상기와 같은 두께 차이를 갖는 게이트 산화막(36)을 형성한 후에 게이트 전극 형성시 LDD 및 S/D와 게이트 전극의 에지에서의 오버랩 영역에서 반도체 기판(31) 및 게이트 산화막(36)의 에치 데미지는 종래 기술보다 훨씬 작게 된다.That is, after forming the gate oxide film 36 having the thickness difference as described above, the etching of the semiconductor substrate 31 and the gate oxide film 36 in the overlap region at the edge of the LDD and S / D and the gate electrode when forming the gate electrode is performed. The damage is much smaller than in the prior art.
도 3c에 도시한 바와 같이, 상기 게이트 산화막(36)을 포함한 반도체 기판(31)의 전면에 폴리 실리콘과 CVD 산화막을 차례로 형성하고, 포토 및 에치 공정을 통하여 CVD 산화막과 폴리 실리콘을 선택적으로 제거하여 게이트 캡 산화막(38) 및 게이트 전극(37)을 형성한다.As shown in FIG. 3C, polysilicon and a CVD oxide film are sequentially formed on the entire surface of the semiconductor substrate 31 including the gate oxide film 36, and the CVD oxide film and the polysilicon are selectively removed through photo and etching processes. The gate cap oxide film 38 and the gate electrode 37 are formed.
이어, 상기 게이트 캡 산화막(38) 및 게이트 전극(37)을 마스크로 이용하여 상기 반도체 기판(31)의 전면에 할로(Halo) 및 LDD(Lightly Doped Drain) 이온을 주입하여 할로 영역(39)과 LDD 영역(40)을 각각 형성한다.Subsequently, halo and lightly doped drain (LDD) ions are implanted into the entire surface of the semiconductor substrate 31 by using the gate cap oxide layer 38 and the gate electrode 37 as masks. LDD regions 40 are formed, respectively.
도 3d에 도시한 바와 같이, 상기 게이트 전극(37)을 포함한 반도체 기판(31)의 전면에 CVD 절연막을 형성한 후 에치백 공정을 실시하여 상기 게이트 캡 산화막(38) 및 게이트 전극(37)의 양측면에 측벽 스페이서(41)를 형성한다.As shown in FIG. 3D, a CVD insulating film is formed on the entire surface of the semiconductor substrate 31 including the gate electrode 37, and then subjected to an etch back process to form the gate cap oxide film 38 and the gate electrode 37. Side wall spacers 41 are formed on both sides.
이어, 상기 측벽 스페이서(41) 및 게이트 전극(37)을 마스크로 이용하여 상기 반도체 기판(31)의 전면에 소오스/드레인용 불순물 이온을 주입하여 상기 반도체 기판(31)의 표면내에 소오스/드레인 불순물 확산영역(42)을 형성한다.Subsequently, source / drain impurities are implanted into the entire surface of the semiconductor substrate 31 by using the sidewall spacers 41 and the gate electrode 37 as masks, so that source / drain impurities are formed in the surface of the semiconductor substrate 31. The diffusion region 42 is formed.
이후 공정은 도면에 도시하지 않았지만, 상기 반도체 기판상에 절연막을 형성한 후 콘택 공정과 배선 공정을 실시하여 MOSFET를 제작한다.After the process is not shown in the figure, after forming an insulating film on the semiconductor substrate to perform a contact process and a wiring process to produce a MOSFET.
도 4a 내지 도 4d는 본 발명의 다른 실시예에 의한 반도체 소자의 제조방법을 나타낸 공정단면도이다.4A to 4D are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with another embodiment of the present invention.
도 4a에 도시한 바와 같이, 필드영역과 엑티브영역으로 정의된 반도체 기판(51)의 필드영역에 필드 산화막(52)을 형성하고, 상기 반도체 기판(51)의 엑티브영역에 산화막(53)을 형성한다.As shown in FIG. 4A, a field oxide film 52 is formed in a field region of a semiconductor substrate 51 defined as a field region and an active region, and an oxide film 53 is formed in an active region of the semiconductor substrate 51. do.
이어, 상기 산화막(53)을 포함한 반도체 기판(51)의 전면에 질화막(54)을 형성하고, 포토 및 에치 공정을 통하여 상기 질화막(54)을 선택적으로 제거하여 채널영역을 정의한다.Next, a nitride film 54 is formed on the entire surface of the semiconductor substrate 51 including the oxide film 53, and the nitride film 54 is selectively removed through a photo and etch process to define a channel region.
그리고 상기 질화막(54)을 마스크로 이용하여 상기 반도체 기판(51)에 채널 이온 및 느트로겐(Nitrogen) 이온을 주입하여 반도체 기판(51)의 표면내에 니트로겐 영역(55)을 형성한다.Using the nitride film 54 as a mask, channel ions and nitrogen ions are implanted into the semiconductor substrate 51 to form the nitrogen region 55 on the surface of the semiconductor substrate 51.
도 4b에 도시한 바와 같이, 상기 질화막(54)에 포토 및 에치공정을 통하여 게이트 길이 만큼의 채널 공정을 확보하기 위하여 선택적으로 제거한다.As shown in FIG. 4B, the nitride film 54 is selectively removed to secure the channel process as much as the gate length through the photo and etch processes.
여기서 상기 질화막(54)은 시간을 조절하면서 습식에치로 게이트 길이만큼의 채널 공간을 확보한다.In this case, the nitride film 54 secures a channel space equal to the gate length with a wet etch while controlling the time.
이어, 상기 질화막(54)을 마스크로 이용하여 상기 노출된 산화막(53)을 선택적으로 제거하고, 상기 노출된 반도체 기판(51)의 표면에 게이트 산화막(56)을 형성한다.Subsequently, the exposed oxide layer 53 is selectively removed using the nitride layer 54 as a mask, and a gate oxide layer 56 is formed on the exposed surface of the semiconductor substrate 51.
이때 상기 게이트 산화막(56)은 니트로겐 영역(55)이 형성된 채널 중앙의 게이트 산화막(56)의 두께는 니트로겐 영역(55)이 형성되지 않는 게이트 산화막(56)의 두께보다 작게 형성된다.In this case, the gate oxide layer 56 may have a thickness smaller than that of the gate oxide layer 56 in which the nitrogen region 55 is not formed.
도 4c에 도시한 바와 같이, 상기 질화막(54)을 포함한 반도체 기판(51)의 전면에 폴리 실리콘층 및 CVD 산화막을 형성한 후 CMP 및 에치백 공정을 실시하여 상기 게이트 산화막(56)상에 게이트 전극(57) 및 게이트 캡 산화막(58)을 형성한다.As shown in FIG. 4C, a polysilicon layer and a CVD oxide film are formed on the entire surface of the semiconductor substrate 51 including the nitride film 54, followed by a CMP and etch back process to perform a gate on the gate oxide film 56. The electrode 57 and the gate cap oxide film 58 are formed.
도 4d에 도시한 바와 같이, 질화막(54) 및 산화막(53)을 제거하고, 상기 게이트 캡 산화막(58) 및 게이트 전극(57)을 마스크로 이용하여 상기 반도체 기판(51)의 전면에 할로(Halo) 및 LDD(Lightly Doped Drain) 이온을 주입하여 할로 영역(59)과 LDD 영역(60)을 각각 형성한다.As shown in FIG. 4D, the nitride film 54 and the oxide film 53 are removed, and the gate cap oxide film 58 and the gate electrode 57 are used as masks to form a halo on the entire surface of the semiconductor substrate 51. Halo) and LDD (Lightly Doped Drain) ions are implanted to form a halo region 59 and an LDD region 60, respectively.
도 4e에 도시한 바와 같이, 상기 게이트 전극(57)을 포함한 반도체 기판(51)의 전면에 CVD 절연막을 형성한 후 에치백 공정을 실시하여 상기 게이트 캡 산화막(58) 및 게이트 전극(57)의 양측면에 측벽 스페이서(61)를 형성한다.As shown in FIG. 4E, a CVD insulating film is formed on the entire surface of the semiconductor substrate 51 including the gate electrode 57, and then subjected to an etch back process to form the gate cap oxide film 58 and the gate electrode 57. Side wall spacers 61 are formed on both sides.
이어, 상기 측벽 스페이서(61) 및 게이트 전극(57)을 마스크로 이용하여 상기 반도체 기판(51)의 전면에 소오스/드레인용 불순물 이온을 주입하여 상기 반도체 기판(51)의 표면내에 소오스/드레인 불순물 확산영역(62)을 형성한다.Subsequently, source / drain impurities are implanted into the entire surface of the semiconductor substrate 51 by using the sidewall spacers 61 and the gate electrode 57 as masks, so that source / drain impurities are formed in the surface of the semiconductor substrate 51. The diffusion region 62 is formed.
이후 공정은 도면에 도시하지 않았지만, 상기 반도체 기판상에 절연막을 형성한 후 콘택 공정과 배선 공정을 실시하여 MOSFET를 제작한다.After the process is not shown in the figure, after forming an insulating film on the semiconductor substrate to perform a contact process and a wiring process to produce a MOSFET.
이상에서 설명한 바와 같이 본 발명에 의한 반도체 소자의 제조방법은 다음과 같은 효과가 있다.As described above, the method for manufacturing a semiconductor device according to the present invention has the following effects.
첫째, 게이트 산화막 형성시 니트로겐이 주입된 영역에는 원래의 게이트 산화막의 두께인 얇은 게이트 산화막을 형성되고 게이트 전극의 에지에서는 두꺼운 게이트 산화막이 한 번의 게이트 산화막 공정을 형성할 수 있기 때문에 에치 데미지의 잔류로 MOSFET의 HCE 특성 및 GIDL 특성의 저하를 방지할 수 있다.First, when the gate oxide is formed, a thin gate oxide, which is the thickness of the original gate oxide, is formed in a region where nitrogen is implanted, and residual damage of etch damage is formed because a thick gate oxide can form one gate oxide process at the edge of the gate electrode. This prevents the degradation of the HCE and GIDL characteristics of the MOSFET.
둘째, 별도의 재산화 공정을 추가하지 않기 때문에 기판과 게이트 산화막 및 게이트 전극 사이의 열팽창계수의 차이에 의한 스트레스를 방지할 수 있다.Second, since a separate reoxidation process is not added, stress due to a difference in thermal expansion coefficient between the substrate, the gate oxide film, and the gate electrode can be prevented.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990057519A KR100311502B1 (en) | 1999-12-14 | 1999-12-14 | Method for manufacturing semiconductor device the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990057519A KR100311502B1 (en) | 1999-12-14 | 1999-12-14 | Method for manufacturing semiconductor device the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010056097A KR20010056097A (en) | 2001-07-04 |
| KR100311502B1 true KR100311502B1 (en) | 2001-10-12 |
Family
ID=19625699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990057519A KR100311502B1 (en) | 1999-12-14 | 1999-12-14 | Method for manufacturing semiconductor device the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100311502B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101128699B1 (en) * | 2005-03-29 | 2012-03-26 | 매그나칩 반도체 유한회사 | Method for manufacturing a semiconductor device |
-
1999
- 1999-12-14 KR KR1019990057519A patent/KR100311502B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010056097A (en) | 2001-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2847490B2 (en) | Method for manufacturing transistor | |
| KR100311502B1 (en) | Method for manufacturing semiconductor device the same | |
| US20020137299A1 (en) | Method for reducing the gate induced drain leakage current | |
| KR20010054169A (en) | Method for manufacturing semiconductor device | |
| KR100766270B1 (en) | Method of manufacturing a semiconductor device | |
| KR100399911B1 (en) | Semiconductor device and method of manufacturing the same | |
| KR100304975B1 (en) | Semiconductor device and method for fabricating the same | |
| KR100485004B1 (en) | Soi semiconductor device and method for manufacturing the same | |
| KR100537273B1 (en) | Method for manufacturing semiconductor device | |
| KR100448166B1 (en) | gate oxide manufacturing method of MOS device | |
| KR100353466B1 (en) | A transistor and method for manufacturing the same | |
| KR100873816B1 (en) | Method for manufacturing transistor | |
| KR20020015820A (en) | Method for forming contact hole | |
| KR0157902B1 (en) | Method of manufacturing semiconductor device | |
| KR100567047B1 (en) | Menufacturing method for mos transistor | |
| KR100348314B1 (en) | Semiconductor device and method for fabricating the same | |
| KR20030049352A (en) | Method of manufacturing a semiconductor device | |
| KR20030051038A (en) | Method of manufacturing a semiconductor device | |
| KR20010011002A (en) | Forming method for transistor of semiconductor device | |
| KR20050064329A (en) | Method for manufacturing transistor of semiconductor device | |
| KR20020056643A (en) | Device and method for manufacturing the same | |
| KR20040002238A (en) | Method for manufacturing a transistor | |
| KR20020041192A (en) | Method for Fabricating of Semiconductor Device | |
| KR19980075043A (en) | Manufacturing method of semiconductor device | |
| KR19980073617A (en) | Transistor Manufacturing Method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100825 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |