KR100567047B1 - Menufacturing method for mos transistor - Google Patents

Menufacturing method for mos transistor Download PDF

Info

Publication number
KR100567047B1
KR100567047B1 KR1019990024685A KR19990024685A KR100567047B1 KR 100567047 B1 KR100567047 B1 KR 100567047B1 KR 1019990024685 A KR1019990024685 A KR 1019990024685A KR 19990024685 A KR19990024685 A KR 19990024685A KR 100567047 B1 KR100567047 B1 KR 100567047B1
Authority
KR
South Korea
Prior art keywords
gate
mos transistor
drain
forming
concentration source
Prior art date
Application number
KR1019990024685A
Other languages
Korean (ko)
Other versions
KR20010004082A (en
Inventor
길경선
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019990024685A priority Critical patent/KR100567047B1/en
Publication of KR20010004082A publication Critical patent/KR20010004082A/en
Application granted granted Critical
Publication of KR100567047B1 publication Critical patent/KR100567047B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Abstract

본 발명은 모스 트랜지스터 제조방법에 관한 것으로, 종래 모스 트랜지스터 제조방법은 게이트와 저농도 소스 및 드레인이 중첩되는 부분이 발생하고, 그 중첩부분에서 수직전계가 강하게 발생하여 열전하가 발생하게 되고, 이에 따라 게이트산화막이 열화되어 모스 트랜지스터의 특성이 저하되는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 기판의 상부에 게이트를 형성하고, 그 게이트의 측면 기판하부에 저농도 소스 및 드레인을 형성하는 단계와; 상기 게이트의 측면에 절연막 측벽을 형성하고, 그 절연막 측벽의 측면 기판하부에 고농도 소스 및 드레인을 형성하는 단계를 포함하는 모스 트랜지스터 제조방법에 있어서, 상기 게이트의 측면에 그 게이트와는 다른 도전형의 도전성 측벽을 형성하는 단계를 더 포함하여 구성하여 저농도 소스 및 드레인과 중첩되는 게이트 부분에 공핍층이 형성되도록 함으로써, 게이트와 저농도 소스 및 드레인 간의 수직 전계를 감소시켜 열전하의 발생을 방지하여 모스 트랜지스터의 특성을 향상시키는 효과가 있다.The present invention relates to a MOS transistor manufacturing method, the conventional MOS transistor manufacturing method is a portion where the gate and the low concentration source and drain overlap, and the vertical electric field is strongly generated at the overlapping portion is generated, the heat charge accordingly There is a problem that the gate oxide film is deteriorated and the characteristics of the MOS transistor are deteriorated. In view of the above problems, the present invention includes forming a gate on the top of the substrate, and forming a low concentration source and drain under the side substrate of the gate; A method of manufacturing a MOS transistor, comprising: forming an insulating film sidewall on a side of the gate, and forming a high concentration source and a drain under the side substrate of the insulating sidewall. And forming a conductive sidewall so that a depletion layer is formed at the gate portion overlapping the low concentration source and drain, thereby reducing the vertical electric field between the gate and the low concentration source and drain, thereby preventing the occurrence of thermal charges. There is an effect of improving the properties.

Description

모스 트랜지스터 제조방법{MENUFACTURING METHOD FOR MOS TRANSISTOR}Manufacturing method of MOS transistor {MENUFACTURING METHOD FOR MOS TRANSISTOR}

도1a 내지 도1c는 종래 모스 트랜지스터의 제조공정 수순단면도.1A to 1C are cross-sectional views illustrating a manufacturing process of a conventional MOS transistor.

도2a 내지 도2c는 본 발명 모스 트랜지스터의 제조공정 수순단면도.2A to 2C are cross-sectional views of a manufacturing process of the MOS transistor of the present invention.

***도면의 주요 부분에 대한 부호의 설명****** Description of the symbols for the main parts of the drawings ***

1:기판 2:게이트1: Substrate 2: Gate

3:저농도 소스 및 드레인 4:절연막 측벽3: low concentration source and drain 4: insulating film sidewall

5:고농도 소스 및 드레인 6:도전성 측벽5: high concentration source and drain 6: conductive sidewalls

본 발명은 모스 트랜지스터 제조방법에 관한 것으로, 특히 게이트의 측면에 그 게이트와는 반대 도전형의 도전성측벽을 형성하여 모스 트랜지스터의 구동능력의 저하없이 게이트와 드레인간의 전계를 줄여 모스 트랜지스터의 특성을 향상시키는데 적당하도록 한 모스 트랜지스터 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a MOS transistor, in particular, by forming a conductive side wall opposite to the gate on the side of the gate to reduce the electric field between the gate and drain without reducing the driving ability of the MOS transistor to improve the characteristics of the MOS transistor The present invention relates to a MOS transistor manufacturing method that is suitable for.

도1a 내지 도1c는 종래 모스 트랜지스터의 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 게이트산화막과 다결정실리콘을 증착한 후, 사진식각공정을 통해 상기 다결정실리콘과 게이트산화막을 패터닝하여 게이트(2)를 형성한 후, 그 게이트(2)의 측면 기판(1) 하부에 저농도 불순물을 이온주입하여 저농도 소스 및 드레인(3)을 형성하는 단계(도1a)와; 상기 구조의 상부전면에 절연막을 증착하고, 그 절연막을 건식식각하여 상기 게이트(3)의 측면에 측벽(4)을 형성하는 단계(도1b)와; 상기 측벽(4)의 측면 기판(1) 하부에 고농도 불순물 이온을 이온주입하여 고농도 소스 및 드레인(5)을 형성하는 단계(도1c)를 포함하여 구성된다.1A to 1C are cross-sectional views illustrating a process of manufacturing a conventional MOS transistor. As shown in FIG. 1, the gate oxide film and the polycrystalline silicon are deposited on the substrate 1, and then the polysilicon and the gate oxide film are formed through a photolithography process. Patterning to form the gate 2, and then ion implanting low concentration impurities under the side substrate 1 of the gate 2 to form a low concentration source and drain 3 (FIG. 1A); Depositing an insulating film on the upper surface of the structure, and dry etching the insulating film to form sidewalls 4 on the side surfaces of the gate (Fig. 1B); And implanting high concentration impurity ions into the lower side substrate 1 of the side wall 4 to form a high concentration source and drain 5 (FIG. 1C).

이하, 상기와 같은 종래 모스 트랜지스터 제조방법을 좀 더 상세히 설명한다.Hereinafter, a method of manufacturing the conventional MOS transistor as described above will be described in more detail.

먼저, 도1a에 도시한 바와 같이 기판(1)의 상부에 게이트산화막과 도핑된 다결정실리콘을 순차적으로 증착한다. First, as shown in FIG. 1A, a gate oxide film and a doped polysilicon are sequentially deposited on the substrate 1.

그 다음, 상기 다결정실리콘의 상부에 포토레지스트를 도포하고, 노광 및 현 상하여 패턴을 형성하고, 그 포토레지스트 패턴을 식각마스크로 하는 식각공정으로 상기 다결정실리콘과 그 하부의 게이트산화막을 순차적으로 식각하여 게이트(2)를 형성한다.Next, a photoresist is applied on the polysilicon, exposed and developed to form a pattern, and the polysilicon and the gate oxide film under the same are sequentially etched by an etching process using the photoresist pattern as an etch mask. The gate 2 is formed.

그 다음, 상기 게이트(2)의 측면 기판(1) 하부에 기판(1)과는 다른 도전형의 불순물 이온을 저농도로 이온주입하여, 저농도 소스 및 드레인(3)을 형성한다. 이와 같이 이온주입만으로 저농도 소스 및 드레인(3)을 형성할 수 있는 것은 아니고, 이온주입에 의한 기판(1)의 손상을 방지하고, 주입된 이온을 활성화하기 위해 열처리공정을 수행하며, 이때 주입된 이온은 상기 게이트(2)의 측면하부측으로 확산된다.Subsequently, a low concentration source and drain 3 are formed by implanting impurity ions of a conductivity type different from that of the substrate 1 under the side substrate 1 of the gate 2 at a low concentration. As such, the low concentration source and drain 3 may not be formed by ion implantation alone, and a heat treatment process may be performed to prevent damage to the substrate 1 by ion implantation and to activate implanted ions. Ions diffuse to the lower side of the gate 2.

그 다음, 도1b에 도시한 바와 같이 상기 구조의 상부에 질화막 등의 절연막을 증착하고, 그 절연막을 건식식각하여 그 게이트(2)의 측면에 절연막 측벽(3)을 형성한다.Then, as shown in Fig. 1B, an insulating film such as a nitride film is deposited on the upper portion of the structure, and the insulating film is dry etched to form the insulating film sidewall 3 on the side of the gate 2.

그 다음, 도1c에 도시한 바와 같이 상기 절연막 측벽(3)의 측면 기판 하부에 상기 기판(1)과는 반대 도전형의 불순물 이온을 고농도로 이온주입하여 고농도 소스 및 드레인(5)을 형성한다.Next, as shown in FIG. 1C, a high concentration of source and drain 5 are formed by implanting impurity ions of a conductivity type opposite to that of the substrate 1 below the side substrate of the sidewall 3 of the insulating film 3 at a high concentration. .

상기한 바와 같이 종래 모스 트랜지스터 제조방법은 게이트와 저농도 소스 및 드레인이 중첩되는 부분이 발생하고, 그 중첩부분에서 수직전계가 강하게 발생하여 열전하가 발생하게 되고, 이에 따라 게이트산화막이 열화되어 모스 트랜지스터의 특성이 저하되는 문제점이 있었다.As described above, in the conventional method of manufacturing a MOS transistor, a portion where a gate, a low concentration source, and a drain overlap each other, and a vertical electric field is strongly generated at the overlapping portion, and thermal charges are generated. There was a problem that the characteristics of the deterioration.

이와 같은 문제점을 감안한 본 발명은 게이트와 저농도 소스 및 드레인의 일 부가 중첩되는 경우에도 수직전계가 발생하지 않도록 하는 모스 트랜지스터 제조방법을 제공함에 그 목적이 있다.In view of the above problems, an object of the present invention is to provide a MOS transistor manufacturing method such that a vertical electric field does not occur even when a portion of a gate, a low concentration source, and a drain overlap.

상기와 같은 목적은 기판의 상부에 게이트를 형성하고, 그 게이트의 측면 기판하부에 저농도 소스 및 드레인을 형성하는 단계와; 상기 게이트의 측면에 절연막 측벽을 형성하고, 그 절연막 측벽의 측면 기판하부에 고농도 소스 및 드레인을 형성하는 단계를 포함하는 모스 트랜지스터 제조방법에 있어서, 상기 게이트의 측면에 그 게이트와는 다른 도전형의 도전성 측벽을 형성하는 단계를 더 포함하여 구성함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.The above object is to form a gate on top of the substrate, and forming a low concentration source and drain under the side substrate of the gate; A method of manufacturing a MOS transistor, comprising: forming an insulating film sidewall on a side of the gate, and forming a high concentration source and a drain under the side substrate of the insulating sidewall. It is achieved by further comprising the step of forming a conductive side wall, described in detail with reference to the accompanying drawings, the present invention as follows.

도2a 내지 도2c는 본 발명 모스 트랜지스터의 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 불순물이 도핑된 게이트(2)를 형성하고, 그 게이트(2)의 측면 기판(1) 하부에 상기 기판(1)과 반대 도전형의 불순물 이온을 이온주입하여 저농도 소스 및 드레인(3)을 형성하는 단계(도2a)와; 상기 게이트(2)의 측면에 상기 게이트(2)와는 반대 도전형의 도전성 측벽(6)을 형성하는 단계(도2b)와; 상기 도전성 측벽(6)의 측면에 절연성 측벽(4)을 형성하고, 측벽(4)의 측면 기판(1) 하부에 불순물 이온을 이온주입하여 고농도 소스 및 드레인(5)을 형성하는 단계(도2c)로 구성된다.2A to 2C are cross-sectional views of a manufacturing process of the MOS transistor according to the present invention. As shown in FIG. 2A to 2C, an impurity doped gate 2 is formed on an upper portion of the substrate 1, and a side substrate of the gate 2 is formed. 1) implanting impurity ions of opposite conductivity type to the substrate (1) below to form a low concentration source and drain (3) (FIG. 2A); Forming conductive sidewalls (6) opposite to the gate (2) on the side of the gate (2); Forming an insulating sidewall 4 on the side of the conductive sidewall 6 and implanting impurity ions into the lower side substrate 1 of the sidewall 4 to form a high concentration source and drain 5 (FIG. 2C). It is composed of

이하, 상기와 같은 본 발명 모스 트랜지스터 제조방법을 좀 더 상세히 설명한다.Hereinafter, the method of manufacturing the MOS transistor of the present invention as described above will be described in more detail.

먼저, 도2a에 도시한 바와 같이 제 1도전성 기판(1)의 상부에 게이트산화막과 제 2도전성의 다결정실리콘을 순차적으로 증착한 후, 사진식각공정을 통해 그 다결정실리콘을 패터닝하여 게이트(2)를 형성한다.First, as shown in FIG. 2A, a gate oxide film and a second conductive polycrystalline silicon are sequentially deposited on the first conductive substrate 1, and then the polycrystalline silicon is patterned through a photolithography process to form the gate 2. To form.

그 다음, 상기 제 2도전성의 불순물 이온을 저농도로 이온주입하여 상기 게이트(2)의 측면 기판(1) 하부에 저농도 소스 및 드레인(3)을 형성한다. 이때의 저농도 소스 및 드레인(3)도 종래와 동일하게 게이트(2)의 하부측으로 확산되어 형성된다.Thereafter, the second conductive impurity ions are implanted at low concentration to form a low concentration source and drain 3 under the side substrate 1 of the gate 2. At this time, the low concentration source and drain 3 are also formed to be diffused to the lower side of the gate 2 as in the prior art.

그 다음, 도2b에 도시한 바와 같이 고농도의 제 1도전성 이온이 도핑된 다결정실리콘을 상기 구조의 상부전면에 증착하고, 건식식각하여 상기 제 2도전성 게이트(2)의 측면에 제 1도전성의 측벽(6)을 형성한다. Next, as shown in FIG. 2B, polycrystalline silicon doped with a high concentration of the first conductive ions is deposited on the upper surface of the structure, and is dry etched to form a sidewall of the first conductive side on the side of the second conductive gate 2. (6) is formed.

이와 같이 서로다른 도전성의 막이 접해 있는 경우, 공핍영역이 형성되며 이에 의해 상기 게이트(2)와 저농도 소스 및 드레인(3)의 사이에 수직 전계는 감소하게 된다.When the films of different conductivity are in contact with each other, a depletion region is formed, whereby a vertical electric field is reduced between the gate 2 and the low concentration source and drain 3.

그 다음, 도2c에 도시한 바와 같이 상기 구조의 상부에 질화막 등의 절연막을 증착하고, 그 절연막을 건식식각하여 상기 제 1도전성 측벽(6)의 측면에 절연성 측벽(4)을 형성하고, 제 2도전성 불순물이온을 고농도로 이온주입하여 상기 절연성 측벽(4)의 측면 기판(1) 하부에 고농도 소스 및 드레인(5)을 형성한다.Next, as shown in FIG. 2C, an insulating film such as a nitride film is deposited on the structure, and the insulating film is dry etched to form an insulating side wall 4 on the side of the first conductive side wall 6, and Ion implantation of biconductive impurity ions at high concentration forms a high concentration source and drain 5 under the side substrate 1 of the insulating side wall 4.

상기한 바와 같이 본 발명은 게이트의 측면에 게이트와는 다른 도전형의 도전성측벽을 형성하여 저농도 소스 및 드레인과 중첩되는 게이트 부분에 공핍층이 형성되도록 함으로써, 게이트와 저농도 소스 및 드레인 간의 수직 전계를 감소시켜 열전 하의 발생을 방지하여 모스 트랜지스터의 특성을 향상시키는 효과가 있다.As described above, the present invention forms a conductive side wall of the conductive type different from the gate on the side of the gate so that a depletion layer is formed at the gate portion overlapping the low concentration source and drain, thereby creating a vertical electric field between the gate and the low concentration source and drain. It is effective in improving the characteristics of the MOS transistor by reducing the occurrence of thermal charge.

Claims (2)

기판의 상부에 게이트를 형성하고, 그 게이트의 측면 기판하부에 저농도 소스 및 드레인을 형성하는 단계와; 상기 게이트의 측면에 절연막 측벽을 형성하고, 그 절연막 측벽의 측면 기판하부에 고농도 소스 및 드레인을 형성하는 단계를 포함하는 모스 트랜지스터 제조방법에 있어서, 상기 게이트의 측면에 그 게이트와는 다른 도전형의 도전성 측벽을 형성하는 단계를 더 포함하여, 상기 절연막 측벽이 상기 도전성 측벽의 측면에 형성되도록 하는 것을 특징으로 하는 모스 트랜지스터 제조방법.Forming a gate over the substrate and forming a low concentration source and drain under the side substrate of the gate; A method of manufacturing a MOS transistor, comprising: forming an insulating film sidewall on a side of the gate, and forming a high concentration source and a drain under the side substrate of the insulating sidewall. And forming a conductive sidewall, wherein the insulating sidewall is formed on a side surface of the conductive sidewall. 제 1항에 있어서, 상기 게이트와는 다른 도전형의 도전성 측벽은 고농도의 불순물 이온이 도핑된 다결정실리콘인 것을 특징으로 하는 모스 트랜지스터 제조방법.The method of claim 1, wherein the conductive sidewalls of the conductive type different from the gate are polycrystalline silicon doped with a high concentration of impurity ions.
KR1019990024685A 1999-06-28 1999-06-28 Menufacturing method for mos transistor KR100567047B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990024685A KR100567047B1 (en) 1999-06-28 1999-06-28 Menufacturing method for mos transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990024685A KR100567047B1 (en) 1999-06-28 1999-06-28 Menufacturing method for mos transistor

Publications (2)

Publication Number Publication Date
KR20010004082A KR20010004082A (en) 2001-01-15
KR100567047B1 true KR100567047B1 (en) 2006-04-04

Family

ID=19595944

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990024685A KR100567047B1 (en) 1999-06-28 1999-06-28 Menufacturing method for mos transistor

Country Status (1)

Country Link
KR (1) KR100567047B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940010569A (en) * 1992-10-13 1994-05-26 김세중 Scramble method and descramble method and scramble device and descramble device
KR940010569B1 (en) * 1991-12-24 1994-10-24 금성일렉트론 주식회사 Ldd-transistor and manufacturing method thereof
JPH08274329A (en) * 1995-04-03 1996-10-18 Ricoh Co Ltd Mos transistor of ldd structure and its manufacture
KR19980040749A (en) * 1996-11-29 1998-08-17 김영환 Method for manufacturing field effect transistor of semiconductor device
KR0170515B1 (en) * 1995-09-30 1999-02-01 김광호 A semiconductor device with a gold structure and a method of fabricating the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940010569B1 (en) * 1991-12-24 1994-10-24 금성일렉트론 주식회사 Ldd-transistor and manufacturing method thereof
KR940010569A (en) * 1992-10-13 1994-05-26 김세중 Scramble method and descramble method and scramble device and descramble device
JPH08274329A (en) * 1995-04-03 1996-10-18 Ricoh Co Ltd Mos transistor of ldd structure and its manufacture
KR0170515B1 (en) * 1995-09-30 1999-02-01 김광호 A semiconductor device with a gold structure and a method of fabricating the same
KR19980040749A (en) * 1996-11-29 1998-08-17 김영환 Method for manufacturing field effect transistor of semiconductor device

Also Published As

Publication number Publication date
KR20010004082A (en) 2001-01-15

Similar Documents

Publication Publication Date Title
JP3049496B2 (en) Method of manufacturing MOSFET
KR100567047B1 (en) Menufacturing method for mos transistor
KR100298874B1 (en) Method for forming transistor
KR100302612B1 (en) Manufacturing method for mos transistor
KR100280537B1 (en) Semiconductor device manufacturing method
KR100215871B1 (en) Method for fabricating semiconductor device
KR100273299B1 (en) Method for fabricating mos transistor
KR100518239B1 (en) Semiconductor device manufacturing method
KR100421899B1 (en) Method for fabricating semiconductor device
KR100223918B1 (en) Structure of semiconductor devices and the manufacturing method thereof
KR100235943B1 (en) Method of manufacturing tansistor of semiconductor device
KR0125296B1 (en) Fabrication method of mosfet
KR0186198B1 (en) Method of fabricating transistor
KR930001565B1 (en) Manufacturing method of c-mos transistor
KR100280798B1 (en) Transistor manufacturing method of semiconductor device
KR100226496B1 (en) Method of manufacturing semiconductor device
KR100236264B1 (en) Method of manufacturing semiconductor device
KR0172832B1 (en) Method of fabricating semiconductor device
KR100364794B1 (en) Method for fabricating of semiconductor device
KR19990009248A (en) Transistors and manufacturing methods thereof
KR20000039155A (en) Electrostatic discharge protection transistor and fabrication method thereof
KR20010038754A (en) Manufacturing method for mos transistor
KR19990050862A (en) Semiconductor device and manufacturing method thereof
KR20030059475A (en) Method for fabricating semiconductor device
KR19980073505A (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee