KR19980075043A - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
KR19980075043A
KR19980075043A KR1019970011099A KR19970011099A KR19980075043A KR 19980075043 A KR19980075043 A KR 19980075043A KR 1019970011099 A KR1019970011099 A KR 1019970011099A KR 19970011099 A KR19970011099 A KR 19970011099A KR 19980075043 A KR19980075043 A KR 19980075043A
Authority
KR
South Korea
Prior art keywords
gate electrode
semiconductor substrate
forming
sides
insulating film
Prior art date
Application number
KR1019970011099A
Other languages
Korean (ko)
Inventor
손정환
Original Assignee
문정환
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체 주식회사 filed Critical 문정환
Priority to KR1019970011099A priority Critical patent/KR19980075043A/en
Publication of KR19980075043A publication Critical patent/KR19980075043A/en

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 RSCE(Reverse Short Channel Effect)를 줄이도록 한 반도체 소자의 제조방법에 관한 것으로 액티브 영역과 필드 영역으로 정의된 반도체 기판을 준비하는 공정과, 상기 반도체 기판상의 액티브 영역의 소정부분에 게이트 절연막 및 게이트 전극을 차례로 형성하는 공정과, 상기 게이트 전극 양측의 반도체 기판 표면내에 LDD 영역을 형성하는 공정과, 상기 게이트 전극을 포함한 반도체 기판의 전면에 절연막을 형성하는 공정과, 상기 게이트 전극 양측면의 절연막에 측벽 스페이스를 형성하는 공정과, 상기 게이트 전극 및 측벽 스페이스 양측의 반도체 기판 표면내에 상기 LDD 영역과 연결되는 소오스/드레인 불순물 영역을 형성하는 공정을 포함하여 형성함을 특징으로 한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for fabricating a semiconductor device designed to reduce a reverse short channel effect (RSCE), comprising the steps of: preparing a semiconductor substrate defined by an active region and a field region; And forming a gate electrode sequentially, forming an LDD region in a surface of the semiconductor substrate on both sides of the gate electrode, forming an insulating film on the entire surface of the semiconductor substrate including the gate electrode, and insulating films on both sides of the gate electrode. And forming a sidewall space in the gate electrode and a source / drain impurity region connected to the LDD region in a surface of the semiconductor substrate on both sides of the gate electrode and the sidewall space.

Description

반도체 소자의 제조방법Manufacturing method of semiconductor device

본 발명은 반도체 소자의 제조방법에 관한 것으로 특히, RSCE(Reverse Short Channel Effect)를 줄이도록 한 반도체 소자의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device to reduce the reverse short channel effect (RSCE).

일반적으로 MOS(Metal Oxide Semiconducter) 소자에 있어서 고집적화에 다른 게이트 폭의 축소로 인하여 드레인으로 전계집중이 일어나는 것을 막기위하여 게이트 측벽의 하측에 저농도의 접합을 형성하는 LDD(Lightly Doped Drain) 구조를 채택하고 있다.In general, in the MOS (Metal Oxide Semiconducter) device, LDD (Lightly Doped Drain) structure is formed to form a low-concentration junction under the gate sidewall in order to prevent high concentration and electric field concentration to drain due to the reduction of the gate width. have.

이하, 첨부된 도면을 참조하여 종래의 반도체 소자의 제조방법을 설명하면 다음과 같다.Hereinafter, a manufacturing method of a conventional semiconductor device will be described with reference to the accompanying drawings.

도 1a 내지 도 1d는 종래의 반도체 소자의 제조방법을 나타낸 공정단면도이다.1A to 1D are cross-sectional views illustrating a method of manufacturing a conventional semiconductor device.

먼저, 도 1a에 도시한 바와같이 액티브 영역과 필드 영역으로 정의된 반도체 기판(11)상의 액티브 영역에 게이트 절연막(12) 및 게이트 전극용 폴리 실리콘(13)을 차례로 형성한다.First, as shown in FIG. 1A, a gate insulating film 12 and a polysilicon 13 for a gate electrode are sequentially formed in an active region on a semiconductor substrate 11 defined as an active region and a field region.

이어, 상기 폴리 실리콘(13)상에 포토레지스트(Photo Resist)(14)를 도포한 후, 노광 및 현상 공정으로 상기 포토레지스트(14)를 패터닝(Patterning)한다.Subsequently, after the photoresist 14 is applied onto the polysilicon 13, the photoresist 14 is patterned by an exposure and development process.

도 1b에 도시한 바와같이 상기 패터닝된 포토레지스트(14)를 마스크로하여 상기 폴리 실리콘(13)과 게이트 절연막(12)을 선택적으로 제거하여 게이트 전극(13a)을 형성한다.As shown in FIG. 1B, the polysilicon 13 and the gate insulating layer 12 are selectively removed using the patterned photoresist 14 as a mask to form a gate electrode 13a.

그리고 상기 포토레지스트(14)를 제거하고, 상기 게이트 전극(13a)을 마스크로 이용하여 전면에 저농도 불순물 이온을 주입하여 상기 게이트 전극(13a) 양측의 반도체 기판(11) 표면내에 LDD 영역(15)을 형성한다.The photoresist 14 is removed, and low concentration impurity ions are implanted into the entire surface using the gate electrode 13a as a mask, so that the LDD region 15 is formed in the surface of the semiconductor substrate 11 on both sides of the gate electrode 13a. To form.

이어, 도 1c에 도시한 바와같이 상기 게이트 전극(13a)을 포함한 반도체 기판(11)의 전면에 절연막(16)을 형성한다.Next, as shown in FIG. 1C, an insulating film 16 is formed on the entire surface of the semiconductor substrate 11 including the gate electrode 13a.

이때 상기 절연막(16)의 형성시에 상기 반도체 기판(11)과의 계면 특성을 좋게하기 위해 700℃ 이상의 고온에서 형성한다.In this case, the insulating film 16 is formed at a high temperature of 700 ° C. or higher in order to improve the interface characteristics with the semiconductor substrate 11.

도 1d에 도시한 바와같이 상기 절연막(16)의 전면에 에치백(Etch Back)공정을 실시하여 상기 게이트 전극(13a)의 양측면에 절연막 측벽(16a)을 형성한다.As illustrated in FIG. 1D, an etch back process is performed on the entire surface of the insulating film 16 to form insulating film sidewalls 16a on both sides of the gate electrode 13a.

이어, 상기 게이트 전극(13a) 및 절연막 측벽(16a)을 마스크로하여 고농도 불순물 이온주입을 실시하여 상기 게이트 전극(13a) 양측의 반도체 기판(11) 표면내에 상기 LDD 영역(15)가 연결되는 소오스/드레인 불순물 영역(17)을 형성한다.Subsequently, a high concentration impurity ion implantation is performed using the gate electrode 13a and the insulating film sidewall 16a as a mask to connect the LDD region 15 to the surface of the semiconductor substrate 11 on both sides of the gate electrode 13a. Drain impurity region 17 is formed.

이때 상기 소오스/드레인 불순물 영역(20)을 형성하기 위해 불순물 이온주입시 발생되는 틈새(Interstitial)가 이온주입 후의 열공정에 의해 채널쪽으로 확산되어 도펀트 리디스트리버션(Dopant Ridistribution)을 일으키며 이로 인해 RSCE가 발생되어 펀치쓰루 불순물(Punchthrough Immunity)이 저하된다.At this time, the interstitial generated during the implantation of the impurity ions to form the source / drain impurity region 20 is diffused toward the channel by the thermal process after the ion implantation, thereby causing dopant dispersion, thereby causing RSCE. Is generated, and punch-through impurity is reduced.

상기의 RSCE를 줄이기 위해 불순물 이온주입후에 별도의 RTA(Rapid Thermal Annealing) 공정을 실시한다.In order to reduce the RSCE, a separate Rapid Thermal Annealing (RTA) process is performed after impurity ion implantation.

그러나 이와같은 종래의 반도체 소자의 제조방법에 있어서 다음과 같은 문제점이 있었다.However, such a conventional method of manufacturing a semiconductor device has the following problems.

첫째, RSCE를 줄이기 위해 RTA 공정을 실시함으로 공정이 복잡하고 기판의 휨 현상이 발생한다.First, the RTA process is performed to reduce RSCE, making the process complicated and warping of the substrate.

둘째, 절연막 측벽을 형성하기 위한 절연막 형성공정이 고온에서 이루어지기 때문에 채널 도펀트(Channel Dopant)의 확산이 증가하여 RSCE가 발생한다.Second, since the insulating film forming process for forming the insulating film sidewall is performed at a high temperature, the diffusion of the channel dopant is increased to generate RSCE.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 RSCE의 발생을 방지하여 공정을 간소화시키도록 한 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.An object of the present invention is to provide a method of manufacturing a semiconductor device to simplify the process by preventing the occurrence of RSCE to solve the above problems.

도 1a 내지 도 1d는 종래의 반도체 소자의 제조방법을 나타낸 공정단면도1A to 1D are cross-sectional views illustrating a method of manufacturing a conventional semiconductor device.

도 2a 내지 도 2d는 본 발명의 제 1 실시예에 따른 반도체 소자의 제조방법을 나타낸 공정단면도2A through 2D are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with a first embodiment of the present invention.

도 3a 내지 도 3c는 본 발명의 제 2 실시예에 따른 반도체 소자의 제조방법을 나타낸 공정단면도3A to 3C are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with a second embodiment of the present invention.

도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings

21,31 : 반도체 기판 22,32 : 게이트 절연막21,31 semiconductor substrate 22,32 gate insulating film

23,33 : 폴리 실리콘 23a,33a : 게이트 전극23,33: polysilicon 23a, 33a: gate electrode

24,34 : 포토레지스트 25,38 : LDD 영역24,34 photoresist 25,38 LDD region

26,35 : 절연막 27,36 : 폴리 실리콘 측벽26,35 insulating film 27,36 polysilicon sidewall

28,37 : 소오스/드레인 불순물 영역28,37: source / drain impurity region

상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 제조방법은 액티브 영역과 필드 영역으로 정의된 반도체 기판을 준비하는 공정과, 상기 반도체 기판상의 액티브 영역의 소정부분에 게이트 절연막 및 게이트 전극을 차례로 형성하는 공정과, 상기 게이트 전극 양측의 반도체 기판 표면내에 LDD 영역을 형성하는 공정과, 상기 게이트 전극을 포함한 반도체 기판의 전면에 절연막을 형성하는 공정과, 상기 게이트 전극 양측면의 절연막에 측벽 스페이스를 형성하는 공정과, 상기 게이트 전극 및 측벽 스페이스 양측의 반도체 기판 표면내에 상기 LDD 영역과 연결되는 소오스/드레인 불순물 영역을 형성하는 공정을 포함하여 형성함을 특징으로 한다.The semiconductor device manufacturing method of the present invention for achieving the above object comprises the steps of preparing a semiconductor substrate defined by an active region and a field region, and then in turn a gate insulating film and a gate electrode in a predetermined portion of the active region on the semiconductor substrate Forming a film, forming an LDD region in a surface of the semiconductor substrate on both sides of the gate electrode, forming an insulating film on the entire surface of the semiconductor substrate including the gate electrode, and forming sidewall spaces on the insulating film on both sides of the gate electrode. And forming a source / drain impurity region connected to the LDD region in a surface of the semiconductor substrate on both sides of the gate electrode and the sidewall space.

상기의 같은 목적을 달성하기 위한 또 다른 본 발명의 반도체 소자의 제조방법은 액티브 영역과 필드 영역으로 정의된 반도체 기판을 준비하는 공정과, 상기 반도체 기판상의 액티브 영역의 소정부분에 게이트 절연막 및 게이트 전극을 차례로 형성하는 공정과, 상기 게이트 전극을 포함한 반도체 기판의 전면에 절연막을 형성하는 공정과, 상기 게이트 전극 양측면의 절연막에 측벽 스페이스를 형성하는 공정과, 상기 게이트 전극 및 측벽 스페이스 양측의 반도체 기판 표면내에 소오스/드레인 불순물 영역을 형성하는 공정과, 상기 측벽 스페이스 및 절연막을 제거하고 상기 게이트 전극 양측의 반도체 기판 표면내에 LDD 영역을 형성하는 공정을 포함하여 형성함을 특징으로 한다.In another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, the method including: preparing a semiconductor substrate defined by an active region and a field region; Forming a film in turn, forming an insulating film on the entire surface of the semiconductor substrate including the gate electrode, forming a sidewall space in the insulating film on both sides of the gate electrode, and a semiconductor substrate surface on both sides of the gate electrode and the sidewall space. Forming a source / drain impurity region in the semiconductor substrate; and removing the sidewall space and the insulating layer, and forming an LDD region in the surface of the semiconductor substrate on both sides of the gate electrode.

이하, 첨부된 도면을 참조하여 본 발명에 의한 반도체 소자의 제조방법을 상세히 설명하면 다음과 같다.Hereinafter, a method of manufacturing a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.

도 2a내지 도 2d는 본 발명의 제 1 실시예에 따른 반도체 소자의 제조방법을 나타낸 공정단면도이다.2A to 2D are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with a first embodiment of the present invention.

먼저, 도 2a에 도시한 바와같이 액티브 영역과 필드 영역으로 정의된 반도체 기판(21)상의 엑티브 영역에 게이트 절연막(22) 및 게이트 전극용 폴리 실리콘(23)을 차례로 형성한다.First, as shown in FIG. 2A, the gate insulating film 22 and the gate electrode polysilicon 23 are sequentially formed in the active region on the semiconductor substrate 21 defined as the active region and the field region.

이어, 상기 폴리 실리콘(23)상에 포토레지스트(Photo Resist)(24)를 도포한 후, 노광 및 현상 공정으로 상기 포토레지스트(24)를 패터닝한다.Subsequently, a photoresist 24 is applied onto the polysilicon 23, and then the photoresist 24 is patterned by an exposure and development process.

도 2b에 도시한 바와같이 상기 패터닝된 포토레지스트(24)를 마스크로하여 상기 폴리 실리콘(23)과 게이트 절연막(22)을 선택적으로 제거하여 게이트 전극(23a)을 형성한다.As shown in FIG. 2B, the polysilicon 23 and the gate insulating film 22 are selectively removed using the patterned photoresist 24 as a mask to form a gate electrode 23a.

그리고 상기 포토레지스트(24)를 제거하고, 상기 게이트 전극(23a)을 마스크로 이용하여 전면에 저농도 불순물 이온을 주입하여 상기 게이트 전극(23a) 양측의 반도체 기판(21) 표면내에 LDD 영역(25)을 형성한다.The photoresist 24 is removed, and low concentration impurity ions are implanted into the entire surface using the gate electrode 23a as a mask, so that the LDD region 25 is formed in the surface of the semiconductor substrate 21 on both sides of the gate electrode 23a. To form.

도 2c에 도시한 바와같이 상기 게이트 전극(23a)을 포함한 상기 반도체 기판(21)의 전면에 플라즈마 CVD(Chemical Vapour Deposition) 공정으로 산화막이나 질화막인 절연막(26)을 100 ~ 500Å 정도의 두께를 갖도록 형성한다.As shown in FIG. 2C, the insulating film 26, which is an oxide film or a nitride film, is formed on the entire surface of the semiconductor substrate 21 including the gate electrode 23a by a plasma CVD process. Form.

이어, 상기 절연막(26)상에 폴리 실리콘을 형성하고, 전면에 에치백 공정을 실시하여 상기 게이트 전극(23a) 양측면의 절연막(26)에 폴리 실리콘 측벽(27)을 형성한다.Next, polysilicon is formed on the insulating layer 26, and an etchback process is performed on the entire surface to form the polysilicon sidewall 27 on the insulating layer 26 on both sides of the gate electrode 23a.

도 2d에 도시한 바와같이 상기 폴리 실리콘 측벽(27) 및 게이트 전극(23a)을 마스크로하여 고농도 불순물 이온주입을 실시하여 상기 게이트 전극(23) 및 폴리 실리콘 측벽(27) 양측의 반도체 기판(21) 표면내에 상기 LDD 영역(25)과 연결되는 소오스/드레인 불순물 영역(28)을 형성한다.As shown in FIG. 2D, a high concentration of impurity ions are implanted by using the polysilicon sidewall 27 and the gate electrode 23a as a mask, so that the semiconductor substrate 21 on both sides of the gate electrode 23 and the polysilicon sidewall 27 is formed. The source / drain impurity region 28 connected to the LDD region 25 is formed on the surface thereof.

도 3a 내지 도 3c는 본 발명의 제 2 실시예에 따른 반도체 소자의 제조방법을 나타낸 공정단면도이다.3A to 3C are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with a second embodiment of the present invention.

먼저, 도 3a에 도시한 바와같이 액티브 영역과 필드 영역으로 정의된 반도체 기판(31)상의 액티브 영역에 게이트 절연막(32) 및 게이트 전극용 폴리 실리콘(33)을 차례로 형성한다.First, as shown in FIG. 3A, a gate insulating film 32 and a polysilicon 33 for a gate electrode are sequentially formed in an active region on a semiconductor substrate 31 defined as an active region and a field region.

이어, 상기 폴리 실리콘(33)상에 포토레지스트(Photo Resist)(34)를 도포한 후, 노광 및 현상 공정으로 상기 포토레지스트(34)를 패터닝한다.Subsequently, after the photoresist 34 is applied onto the polysilicon 33, the photoresist 34 is patterned by an exposure and development process.

도 3b에 도시한 바와같이 상기 패터닝된 포토레지스트(34)를 마스크로하여 상기 폴리 실리콘(33)과 게이트 절연막(32)을 선택적으로 제거하여 게이트 전극(33a)을 형성한다.As shown in FIG. 3B, the polysilicon 33 and the gate insulating layer 32 are selectively removed using the patterned photoresist 34 as a mask to form a gate electrode 33a.

그리고 상기 포토레지스트(34)를 제거하고, 상기 게이트 전극(33a)을 포함한 상기 반도체 기판(31)의 전면에 플라즈마 CVD(Chemical Vapour Deposition) 공정으로 산화막이나 질화막인 절연막(35)을 100 ~ 500Å 정도의 두께를 갖도록 형성한다.Then, the photoresist 34 is removed, and the insulating film 35, which is an oxide film or a nitride film, is formed on the entire surface of the semiconductor substrate 31 including the gate electrode 33a by a plasma chemical vapor deposition (CVD) process. It is formed to have a thickness of.

이어, 상기 절연막(35)상에 폴리 실리콘을 형성하고, 전면에 에치백 공정을 실시하여 상기 게이트 전극(33a) 양측면의 절연막(35)에 폴리 실리콘 측벽(36)을 형성한다.Subsequently, polysilicon is formed on the insulating layer 35 and an etchback process is performed on the entire surface to form the polysilicon sidewall 36 on the insulating layer 35 on both sides of the gate electrode 33a.

그리고 상기 폴리 실리콘 측벽(36) 및 게이트 전극(33a)을 마스크로하여 고농도 불순물 이온주입을 실시하여 상기 게이트 전극(33a) 및 폴리 실리콘 측벽(36)양측의 반도체 기판(31) 표면내에 소오스/드레인 불순물 영역(37)을 형성한다.High concentration impurity ions are implanted using the polysilicon sidewall 36 and the gate electrode 33a as a mask so that source / drain is formed in the surface of the semiconductor substrate 31 on both sides of the gate electrode 33a and the polysilicon sidewall 36. The impurity region 37 is formed.

도 3c에 도시한 바와같이 상기 폴리 실리콘 측벽(36) 및 절연막(35)을 제거하고, 상기 게이트 전극(33a)을 마스크로하여 상기 반도체 기판(31)의 전면에 저농도 불순물 이온을 주입하여 상기 게이트 전극(33a) 양측의 반도체 기판(31)의 표면내에 LDD 영역(38)을 형성한다.As shown in FIG. 3C, the polysilicon sidewall 36 and the insulating layer 35 are removed, and low concentration impurity ions are implanted into the entire surface of the semiconductor substrate 31 using the gate electrode 33a as a mask to form the gate. The LDD region 38 is formed in the surface of the semiconductor substrate 31 on both sides of the electrode 33a.

이상에서 설명한 바와같이 채널쪽으로의 틈새 확산을 줄이기 위해서는 소오스/드레인 불순물 영역과 채널 사이에서 틈새를 제거해야 하는데 본 발명에 의한 반도체 소자의 제조방법에 있어서 다음과 같은 효과가 있다.As described above, the gap between the source / drain impurity region and the channel must be removed to reduce the gap diffusion toward the channel. However, the method of manufacturing a semiconductor device according to the present invention has the following effects.

즉, 소오스/드레인 불순물 영역과 채널 사이의 틈새를 제거하려면 측벽 스페이스(Sidewall Spacer)의 형성 온도를 낮게하므로써 반도체 기판과의 계면에 틈새를 줄여 RTA와 같은 추가 공정없이 RSCE를 줄일 수 있고, 채널 도펀트의 확산을 감소시킬 수 있다.That is, in order to remove the gap between the source / drain impurity region and the channel, the formation temperature of the sidewall spacer is lowered to reduce the gap at the interface with the semiconductor substrate, thereby reducing the RSCE without additional processes such as RTA, and channel dopant. Can reduce the diffusion of

Claims (5)

액티브 영역과 필드 영역으로 정의된 반도체 기판을 준비하는 공정과,Preparing a semiconductor substrate defined by an active region and a field region, 상기 반도체 기판상의 액티브 영역의 소정부분에 게이트 절연막 및 게이트 전극을 차례로 형성하는 공정과,Sequentially forming a gate insulating film and a gate electrode in a predetermined portion of the active region on the semiconductor substrate; 상기 게이트 전극 양측의 반도체 기판 표면내에 LDD 영역을 형성하는 공정과,Forming an LDD region in the surface of the semiconductor substrate on both sides of the gate electrode; 상기 게이트 전극을 포함한 반도체 기판의 전면에 절연막을 형성하는 공정과,Forming an insulating film on the entire surface of the semiconductor substrate including the gate electrode; 상기 게이트 전극 양측면의 절연막에 측벽 스페이스를 형성하는 공정과,Forming sidewall spaces in the insulating films on both sides of the gate electrode; 상기 게이트 전극 및 측벽 스페이스 양측의 반도체 기판 표면내에 상기 LDD 영역과 연결되는 소오스/드레인 불순물 영역을 형성하는 공정을 포함하여 형성함을 특징으로 하는 반도체 소자의 제조방법.And forming a source / drain impurity region connected to the LDD region in a surface of the semiconductor substrate on both sides of the gate electrode and the sidewall space. 제 1 항에 있어서,The method of claim 1, 상기 절연막은 500℃ 이하의 CVD 공정으로 형성함을 특징으로 하는 반도체 소자의 제조방법.The insulating film is a method of manufacturing a semiconductor device, characterized in that formed by a CVD process of 500 ℃ or less. 제 1 항에 있어서,The method of claim 1, 상기 절연막은 100 ~ 500Å 두께로 형성함을 특징으로 하는 반도체 소자의 제조방법.The insulating film is a semiconductor device manufacturing method, characterized in that formed to a thickness of 100 ~ 500 ~. 제 1 항에 있어서,The method of claim 1, 상기 측벽 스페이스는 폴리 시리콘을 형성함을 특징으로 하는 반도체 소자의 제조방법.And the sidewall space forms polysilicon. 액티브 영역과 필드 영역으로 정의된 반도체 기판을 준비하는 공정과,Preparing a semiconductor substrate defined by an active region and a field region, 상기 반도체 기판상의 액티브 영역의 소정부분에 게이트 절연막 및 게이트 전극을 차례로 형성하는 공정과,Sequentially forming a gate insulating film and a gate electrode in a predetermined portion of the active region on the semiconductor substrate; 상기 게이트 전극을 포함한 반도체 기판의 전면에 절연막을 형성하는 공정과,Forming an insulating film on the entire surface of the semiconductor substrate including the gate electrode; 상기 게이트 전극 양측면의 절연막에 측벽 스페이스를 형성하는 공정과,Forming sidewall spaces in the insulating films on both sides of the gate electrode; 상기 게이트 전극 및 측벽 스페이스 양측의 반도체 기판 표면내에 소오스/드레인 불순물 영역을 형성하는 공정과,Forming a source / drain impurity region in a surface of the semiconductor substrate on both sides of the gate electrode and the sidewall space; 상기 측벽 스페이스 및 절연막을 제거하고 상기 게이트 전극 양측의 반도체 기판 표면내에 LDD 영역을 형성하는 공정을 포함하여 형성함을 특징으로 하는 반도체 소자의 제조방법.And removing the sidewall space and the insulating film to form an LDD region in the surface of the semiconductor substrate on both sides of the gate electrode.
KR1019970011099A 1997-03-28 1997-03-28 Manufacturing method of semiconductor device KR19980075043A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970011099A KR19980075043A (en) 1997-03-28 1997-03-28 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970011099A KR19980075043A (en) 1997-03-28 1997-03-28 Manufacturing method of semiconductor device

Publications (1)

Publication Number Publication Date
KR19980075043A true KR19980075043A (en) 1998-11-05

Family

ID=65950505

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970011099A KR19980075043A (en) 1997-03-28 1997-03-28 Manufacturing method of semiconductor device

Country Status (1)

Country Link
KR (1) KR19980075043A (en)

Similar Documents

Publication Publication Date Title
KR100393216B1 (en) Method of fabricating Metal Oxide Semiconductor transistor with Lightly Doped Drain structure
JP4489467B2 (en) Method for forming semiconductor device
KR19980071156A (en) Semiconductor device and manufacturing method
KR100588658B1 (en) Method for manufacturing mos transistor
KR100766270B1 (en) Method of manufacturing a semiconductor device
KR19980075043A (en) Manufacturing method of semiconductor device
KR100680943B1 (en) Method for forming transistor in semiconductor device
KR100311502B1 (en) Method for manufacturing semiconductor device the same
KR100304975B1 (en) Semiconductor device and method for fabricating the same
KR20030001787A (en) Method for manufacturing a transistor
KR20050071020A (en) Method for fabricating the mos field effect transistor
KR100406591B1 (en) Manufacturing method of semiconductor device
KR100418571B1 (en) Method for fabricating MOSFET with lightly doped drain structure
KR100458770B1 (en) Method for manufacturing a semiconductor device
KR100567047B1 (en) Menufacturing method for mos transistor
KR100261171B1 (en) Method for fabricating transistor
KR100421899B1 (en) Method for fabricating semiconductor device
KR100973091B1 (en) Method for manufacturing of mos transistor
KR100249015B1 (en) Method of fabricating transistor
KR20000032450A (en) Method for manufacturing semiconductor device
KR20000045470A (en) Fabrication method of semiconductor device
KR19990039738A (en) Manufacturing Method of Semiconductor Device
KR20020041191A (en) Device and method for semiconductor device
KR20030052834A (en) Fabricating method of semiconductor device
KR20040005004A (en) Method for manufacturing transistor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application