KR100301662B1 - 액정표시장치및그제조방법 - Google Patents

액정표시장치및그제조방법 Download PDF

Info

Publication number
KR100301662B1
KR100301662B1 KR1019980047527A KR19980047527A KR100301662B1 KR 100301662 B1 KR100301662 B1 KR 100301662B1 KR 1019980047527 A KR1019980047527 A KR 1019980047527A KR 19980047527 A KR19980047527 A KR 19980047527A KR 100301662 B1 KR100301662 B1 KR 100301662B1
Authority
KR
South Korea
Prior art keywords
bus line
data bus
stitching
pattern
width
Prior art date
Application number
KR1019980047527A
Other languages
English (en)
Other versions
KR20000031473A (ko
Inventor
정인재
추교섭
Original Assignee
구본준, 론 위라하디락사
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 론 위라하디락사, 엘지.필립스 엘시디 주식회사 filed Critical 구본준, 론 위라하디락사
Priority to KR1019980047527A priority Critical patent/KR100301662B1/ko
Publication of KR20000031473A publication Critical patent/KR20000031473A/ko
Application granted granted Critical
Publication of KR100301662B1 publication Critical patent/KR100301662B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Abstract

본 발명은 분할노광 방법에 의하여 패턴이 형성되는 대면적 액정표시장치에 있어서, 화면의 스티칭 불량을 손쉽게 수리할 수 있는 구조 및 방법을 제공하는데 목적이 있다.
상기 목적 달성을 위하여 분할노광 방법에 의하여 패턴이 형성되는 게이트버스라인(60) 또는 데이터버스라인(70) 상에 스티칭 불량 보상 수단부(80)를 함께 형성한다. 상기 스티칭 불량 보상 수단부가 형성된 구조로 TFT어레이 기판을 구성하였을 때 상기 분할노광의 경계부에 위치하는 게이트버스라인 또는 데이터버스라인 부분에서 게이트버스라인 또는 데이터버스라인의 패턴 포그이 차이로 인하여 스티칭 불량이 발생하면 상기 스티칭 불량이 발생하는 게이트버스라인 또는 데이터버스라인에 이어져 있는 스티칭 불량 보상 수단부(85)를 레이져로 절단하여 구불구불한 저항 패턴을 형성하여 수리한다.

Description

액정표시장치 및 그 제조방법{Liguid Crystal Display and Method Of Fabricating}
본 발명은 분할노광의 경계부에 형성되는 배선 패턴의 폭 불균일에 의한 액정표시장치의 휘도불량 즉, 스티칭(stching: 화면에 재봉선 같이 직선의 표식이 나타남) 불량을 해소하는 것에 관련된 것이고, 특히, 분할노광의 경계부 부분에 형성되는 게이트버스라인 또는 데이터버스라인의 패드부 쪽에 스티칭 불량 보상 패턴을 미리 형성하여 두고, 스티칭 불량이 나타날 경우에 상기 스티칭 불량 보상패턴에 레이져로 구불구불한 모양의 저항 패턴을 선택적으로 형성하는 것에 관련된 것이다.
일반적으로 액정표시장치는 TFT어레이 기판을 포함하고, TFT어레이 기판의 구조는 일예로 도 1 및 도 2의 구조에서 알 수 있는바와 같이 복수의 게이트버스라인(60)이 각각 일정한 간격을 두고 수평방향으로 형성되고, 복수의 데이터버스라인(70)이 각각 일정한 간격을 두고, 상기 게이트버스라인(60)과 교차하도록 수직방향으로 형성된다.
상기 게이트버스라인(60) 및 데이터버스라인(70)의 단부에는 IC 등의 구동드라이버 등과 접촉되는 게이트패드(60a)와 데이터패드(70a)가 각각 형성된다.
상기 게이트버스라인(60)과 데이터버스라인(70)이 교차하여 형성하는 각각의 영역 내에 화소전극(40)이 형성되고, 상기 교차부 부분에는 TFT(50)가 형성된다.
상기 TFT는 게이트버스라인(60)에서 분기하는 게이트전극(60b), 데이터버스라인(70)에서 분기하는 소스전극(70b) 및 드레인전극(70c)과 반도체층(90) 등으로 구성된다.
상기 TFT의 드레인전극(70c)는 화소전극(40)과 접촉된다.
상기와 같은 구조로 액정표시장치를 15인치 이상의 대면적으로 구성할 경우에는 대면적의 기판을 한번에 노광하여 게이트버스라인 및 데이터버스라인 등의 패턴을 형성할 수 있는 노광장치가 바람직하지만, 노광창치를 제조하는 기술상의 제한으로 인하여 한번에 노광할 수 있는 노광 면의 싸이즈는 제한될 수 밖에 없다.
따라서, 대면적의 기판을 노광하기 위해서는 기판의 일부분을 먼저 노광하고 나머지 부분을 나중에 노광하는 분할노광법을 이용하여야 한다.
상기 분할노광법은 먼저, 도 3a와 같이 투명기판(10) 위에 패턴을 형성하고자하는 금속막(55)이 형성되고, 금속막 위에는 한 예로 포지티브형의 포토레지스트막(80)이 덮혀 있는 대면적의 기판(11)을 분할노광하기 위하여 A영역과 B영역으로 구분하고, A영역의 포토레지스트막(80)을 노광하기 위한 노광마스크(100)을 A영역과 B영역의 경계선 D가 일치하도록 위치맞춤한다.
상기 위치맞춤되는 노광마스크(100)에는 기판(11)의 A영역의 포토에지스트막(80)을 소정의 패턴으로 노광하기 위한 노광패턴(150)과 광차단부(140)가 구비되어 있다.
상기 위치맞춤된 노광마스크(100) 위에 노광장비로 부터 발산되는 자외선(UV) 등의 광을 조사하면 광은 노광패턴(150)을 통과하여 소정의 패턴으로 기판(11)의 A영역의 포토레지스트를 조사하게 된다.
이어서, 도 3b와 같이 처음의 노광마스크(100)를 제거하고, B영역의 포토레지스트막(80)을 노광하기 위한 노광마스크(200)를 경계선 D가 일치하도록 위치맞춤한다.
상기 위치맞춤된 노광마스크(200)에는 기판(11)의 B영역의 포토레지스트막(80)을 소정의 패턴으로 노광하기 위하여 노광패턴(151)과 광차단부(141)가 구비되어 있다.
상기 위치맞춤된 노광마스크(200) 위에 노광장비로 부터 발산되는 자외선(UV) 등의 광을 조사하면 광은 노광패턴(151)을 통과하여 소정의 패턴으로 기판(11)의 B영역의 포토레지스트를 조사하게 되므로 결국, 노광마스크 패턴의 경계부 D를 기준으로하여 양쪽으로 구분되어있는 A,B의 모든 영역은 소정의 패턴으로 노광된다.
상기 각각의 노광마스크(100),(200)을 이용하여 포토레지스트를 소정의 패턴으로 노광한 후, 포토레지스트막(80)을 현상하고, 그 현상된 포토레지스트 패턴막을 마스크로하여 하층의 금속막(55)을 에칭하면 한 예로 도 4와 같은 구조의 데이터버스라인(70) 및 드레인전극(70c) 등의 패턴이 형성된다.
그런데, 도 4, 도 5에서 알수 있는 바와 같이 분할노광의 경계부 D에 형성되는 배선 즉, 한 예로 데이터버스라인(70)의 폭(a)은 인접하여 형성되는 데이터버스라인(70)의 폭(b 또는 c)와 다르게 형성된다.
상기와 같이 분할노광의 경계부에 형성되는 배선의 패턴 폭이 다르게 형성되는 이유는 분할노광 마스크(100)로 포토레지스트 일부를 먼저 노광한 후, 분할노광 마스크(200)를 다시 세팅하여 위치맞춤할 때 그 위치맞춤 오차에 의하여 분할노광 마스크의 패턴의 위치가 틀어진 상태에서 나머지 포토레지스트를 노광하고, 그 포토레지스트의 노광패턴을 따라 금속막이 에칭되기 때문이다.
분할노광 마스크(200)의 위치가 외측으로 틀어져 세팅되면 도 4와 같이 분할노광의 경계부 D에 형성되는 데이터버스라인(70)의 패턴 폭(a)은 인접하는 데이터버스라인(70)의 패턴 폭(b),(c)와 비교하여 상대적으로 넓게 형성되고, 분할노광 마스크(200)의 위치가 내측으로 틀어져 세팅되면 도 5와 같이 분할노광의 경계부 D에 형성되는 데이터버스라인(70)의 패턴 폭(a)은 인접하는 데이터버스라인(70)의 패턴 폭(b),(c)와 비교하여 상대적으로 좁게 형성된다.
상기와 같이 데이터버스라인(70)이 형성되는 상태에서 드레인전극(70c)과 접촉되는 화소전극(40)과 TFT를 형성하여 액정표시장치의 기판(11)을 구성하고, 데이터버스라인(70)의 단부에 형성되는 데이터패드(70a) 및 게이트버스라인(60)의 단부에 형성되는 게이트패드(60a)에 전원을 인가하여 각각의 화소(40)에 의하여 구성되는 화면의 휘도를 체크하면 분할노광의 경계부 D 부분에서 재봉선 모양의 휘도불량(스티칭 불량)이 발생하는 문제점이 있다.
상기와 같은 스티칭 불량은 분할노광의 경계부 D에서 데이터버스라인(70)의 배선 폭(a)이 인접하는 데이터버스라인(70)의 배선 폭(b),(c)와 다르기 때문에 각 배선의 저항값이 달라져서 발생한다.
따라서, 분할노광 방법으로 대면적의 기판을 구성할 경우에는 한번의 노광방법으로 기판을 구성하는 것과 비교하여 정도의 차이는 있지만 스티칭 불량 발생율이 높아지는 것은 피할 수 없는 문제점이 된다.
본 발명은 분할노광 방법으로 배선(게이트버스라인 및 데이터버스라인)을 패턴하였을 때 분할노광의 경계부에 위치하는 화면에서 스티칭 불량이 발생하는 문제점에 착안하여 안출된 것으로써, 스티칭 불량 보상 수단을 각각의 게이트버스라인 또는 각각의 데이트버스라인의 단부에 형성하여 두었다가, 스티칭 불량이 발생할 경우에 선택적으로 이용하여 스티칭 불량을 수리할 수 있도록 하는데 목적이 있다.
본 발명의 또 다른 목적은 선택되는 스티칭 불량 보상 수단부에 그 배선의 폭보다 좁은 구불구불한 저항 패턴을 레이져로 형성하여 그 배선에 흐르는 저항값을 조정하여 줌으로써, 스티칭 불량이 나타나지 않는 액정표시장치를 제공하는데 목적이 있다.
상기 목적 달성을 위하여 본 발명은 도 6과 같이 게이트패드부(60a) 또는 데이터패드부(70a)의 하부에 스티칭 불량 보상 수단부(85)를 형성한다.
상기 스티칭 불량 보상 수단부(85)는 분할노광 마스크에 스티칭 불량 보상 수단부의 패턴을 형성하여 줌으로써, 게이트버스라인(60) 또는 데이터버스라인(70)을 패터닝할 때 동시에 패터닝되도록 한다.
상기 스티칭 불량 보상 수단부(85)는 반드시 모든 게이트버스라인(60) 또는 모든 데이터버스라인(70)에 형성할 필요는 없고, 분할노광의 경계부를 기준으로 좌,우 양쪽의 소정의 영역 내에 형성되는 게이트버스라인(60) 또는 데이터버스라인(70)에만 형성하여도 된다.
도 1은 일반적인 액정표시장치의 평면도이고,
도 2는 도 1의 일부를 입체적으로 나타내는 구조도이고,
도 3a, 도 3b는 분할노광하여 액정표시장치의 기판의 배선을 패턴하는 과정을 설명하기 위한 단면도이고,
도 4, 도 5는 분할노광하여 기판의 배선이 형성된 상태를 나타내는 종래의 평면도이고,
도 6은 스티칭 불량 보상 수단부가 형성된 본 발명의 배선 패턴을 나타내는 도면이고,
도 7, 도 8은 본 발명의 스티칭 불량 보상 수단부에 레이져를 이용하여 구불구불한 배선 모양의 저항패턴을 선택적으로 형성한 상태를 나타내는 평면도이다.
<도면의 주요 부분에 대한 부호의 설명>
10 투명기판 40 화소전극
50 TFT 55 금속막
60 게이트버스라인 60a 게이트패드
60b 게이트전극 70 데이터버스라인
70a 데이터패드 70b 소스전극
70c 드레인전극 80 포토레지스트
85 스티칭 불량 보상 수단부 90 반도체층
100,200 분할노광 마스크
본 발명의 액정표시장치는 기판 상에 게이트 버스 라인들과 게이트 버스 라인들과 교차하여 형성된 데이터 버스 라인들로 이루어진 복수개의 배선과, 복수개의 배선의 단부에 형성된 신호 인가용 패드와, 신호 인가용 패드보다 기판의 내부 영역 측의 적어도 하나의 배선 상에 형성된 스티칭 불량 보상 수단부를 구비한다.
상시와 같이 구성되는 액정표시장치의 제조방법은 복수의 데이터버스라인과 데이터패드 또는 복수의 게이트버스라인과 게이트패드 사이에 각각 스티칭 불량 보상 수단부가 형성되도록 TFT어레이 기판을 구성하는 단계,
상기 선택되는 스티칭 불량 보상 수단부를 레이져를 이용하여 그 데이터버스라인(또는 그 게이트버스라인)의 폭보다 좁게 구불구불한 패턴으로 형성하는 단계를 포함한다.
이하, 분할노광 방법에 의하여 구성되는 본 발명의 기판의 구조 및 그 구성방법, 작용에 대하여 상세히 설명한다.
본 발명의 설명에 있어서, 종래와 동일 구성요소에 대하여는 동일부호를 적용하여 설명한다.
먼저, 도 6과 같이 제1금속막을 분할노광 방법으로 패터닝하여 게이트패드(60a)의 하단부에 스티칭 불량 보상 수단부(85)가 이어지고, 스티칭 불량 보상 수단부에 게이트버스라인(60)이 이어지는 형태가 되도록 패터닝하고, 상기 패터닝된 게이트버스라인(60)과 도통되지 않도록 절연막(65)을 도포한 후 상기 절연막 위에 형성된 제2금속막을 분할노광 방법으로 패터닝하여 데이터패드(70a)의 하단부에 스티칭 불량 보상 수단부(85)가 이어지는 형태가 되도록 패터닝하여 TFT어레이 기판을 구성한다.
상기 게이트버스라인(60) 및 데이터버스라인(70)은 편의상 1개씩만 나타내고 있지만 실제로는 게이트버스라인(60)은 평행하게 복수개 구성되고, 각 게이트버스라인과 교차하여 데이터버스라인(70)이 평행하게 복수개 구성되는 구조가 된다.
상기 스티칭 불량 보상 수단부(85)는 반드시 각 게이트버스라인(60)과 각 데이터버스라인(70) 마다 형성할 필요는 없고, 분할노광의 경계부를 기준으로 일정폭의 영역에 형성되는 게이트버스라인과 데이터버스라인에 한정하여 형성하여도 된다.
상기와 같이 게이트버스라인 및 데이터버스라인의 단부에 스티칭 불량 보상 수단부가 형성된 TFT어레이기판은 종래 기술에서 이미 설명한 것처럼 분할노광 마스크의 위치맞춤 오차에 의하여 분할노광의 경계부에 위치하는 게이트버스라인 또는 데이터버스라인의 패턴 폭의 불균일이 발생한다.
데이터버스라인(70)의 패턴을 한 예로들어 설명하면, 도 7과 같이 분할노광의 경계부 D에 위치하는 데이터버스라인(70)의 폭(a)이 다른 부분에 위치하는 데이터버스라인(70)의 폭(b),(c)와 비교하여 넓게 형성되는 경우와, 도 8과 같이 분할노광의 경계부 D에 위치하는 데이터버스라인(7)의 폭(a)이 다른 부분에 위치하는 데이터버스라인(70)의 폭(b),(c)와 비교하여 좁게 형성되는 경우로 나눌 수 있다.
상기 도 7과 같이 분할노광의 경계부 D에 위치하는 데이터버스라인(70)의 폭(a)이 다른 부분에 위치하는 데이터버스라인(70)의 폭(b),(c)와 비교하여 넓게 형성되어 있는 구조의 TFT어레이 기판의 화소전극의 휘도를 체크하면 (a)의 폭으로 형성된 데이터버스라인(70)에 연결되는 화소전극의 휘도와 (b),(c)의 폭으로 형성된 데이터버스라인(70)에 연결되는 화소전극의 휘도가 다르게 나타나고, 그 휘도의 차이가 나타나는 부분이 스티칭 불량으로 인식되는 것이다.
상기와 같이 스티칭 불량이 인식되는 실질적인 원인은 (a)의 폭으로 형성된 데이터버스라인(70)의 저항값이 (b),(c)의 폭으로 형성된 데이터버스라인(70)의 저항값보다 작게 되므로 데이터버스라인에 흐르는 전류값의 차이에 의하여 화소전극의 전하차지량이 달라지기 때문이다.
도 8의 구조에서는 (a)의 폭으로 형성된 데이터버스라인(70)의 저항값이 크고, (b),(c)의 폭으로 형성된 데이터버스라인(70)의 저항값이 작게 될것이므로 결국 이 구조에 있어서도 스티칭 불량이 발생하게 된다.
본 발명은 상기와 같이 한 예로 분할노광의 경계부에 위치하는 데이터버스라인의 패턴 불량에 의하여 화면에 스티칭 불량이 나타날 경우에 스티칭 불량 보상 수단부에 그 스티칭 불량 보상 수단부와 이어져 있는 데이터버스라인의 폭보다 좁은 폭으로 구불구불한 패턴을 형성하여 데이터버스라인에 흐르는 저항값을 인위적으로 조정하여 인접하는 데이터버스라인에 흐르는 저항값과 비슷하도록 조정한다.
즉, 도 7과 같이 분할노광의 경계부 D에 위치하는 데이터버스라인(70)의 폭(a)이 다른 부분에 위치하는 데이터버스라인의 폭보다 넓은 경우에는 그 데이터버스라인과 이어져 있는 스티칭 불량 보상 수단부(85)에 그 데이터버스라인의 폭보다 좁은 구불구불한 저항 패턴을 형성하여 저항값을 조정한다.
한편 도 8과 같이 분할노광의 경계부 D에 위치하는 데이터버스라인(70)의 폭(a)이 다른 부분에 위치하는 데이터버스라인의 폭보다 좁은 경우에는 인접하는 (b),(c)폭의 데이터버스라인(70)의 스티칭 불량 보상 수단부(85)에 그 데이터버스라인의 폭보다 좁은 구불구불한 저항 패턴을 형성하여 저항값을 조정한다.
상기 구불구불한 저항 패턴은 레이져를 이용하여 스티칭 불량 보상 수단부를 폭방향으로 양 측을 교대로 절단하여 줌으로써 간단히 구성할 수 있다.
상기 저항 패턴 G1,G2,G3,G4...의 각각의 폭은 좁을수록, 또 그 수가 많을수록 저항값은 커지게 되므로 상기 저항 패턴의 폭과 수를 적절히 조절하여 저항값을 조절할 수 있다.
본 발명은 분할노광에 의하여 패턴이 형성되는 게이트버스라인(60) 또는 데이터버스라인(70)의 단부에 스티칭 불량 보상 수단부(85)를 미리 구성하여 두었다가, 분할노광 마스크의 위치맞춤 불량에 의하여 분할노광의 경계부에서 스티칭 불량이 발생할 경우에 그 경계부 부근에 위치하는 게이트버스라인 또는 데이터버스라인에 연결되어 있는 스티칭 불량 보상 수단부(85)를 폭방햐으로 양측을 교대로 절단하여 저항 패턴 G1,G2,G3,G4...을 형성하여 줌으로써, 화면에 나타나는 스티칭 불량을 손쉽게 수리할 수 있는 효과가 있다.
또, 스트칭 불량을 손쉽게 수리함으로써 대면적 액정표시장치의 생산 수율을 높일수 있는 효과가 있다.

Claims (6)

  1. 기판 상에 게이트 버스 라인들과 상기 게이트 버스 라인들과 교차하여 형성된 데이터 버스 라인들로 이루어진 복수 개의 배선과,
    상기 복수 개의 배선의 단부에 형성된 신호 인가용 패드와,
    상기 신호 인가용 패드보다 상기 기판의 내부 영역 측의 적어도 하나의 배선 상에 형성된 스티칭 불량 보상 수단부가 구성되어 있는 것을 특징으로하는 액정표시장치.
  2. 제1항에 있어서,
    상기 복수개의 배선 중 선택되는 배선의 스티칭 불량 보상 수단부를 그 배선의 폭보다 좁게 구불구불한 패턴으로 구성하여 이루어지는 것을 특징으로하는 액정표시장치.
  3. 제2항에 있어서,
    상기 스티칭 불량 보상 수단부가 그 배선의 폭보다 좁게 구불구불한 패턴으로 이루어진 배선은 분할노광의 경계부에 위치하는 것을 특징으로하는 액정표시장치.
  4. 제2항에 있어서,
    상기 스티칭 불량 보상 수단부가 그 배선의 폭보다 좁게 구불구불한 패턴으로 이루어진 배선은 분할노광의 경계부를 기준으로 좌,우 양쪽으로 소정의 폭 영역 내에 위치하는 것을 특징으로하는 액정표시장치.
  5. 적어도 복수개의 데이터버스라인과 데이터패드 사이에 각각 스티칭 불량 보상 수단부가 형성되는 TFT어레이 기판을 구성하는 단계,
    상기 선택되는 스티칭 불량 보상 수단부를 레이져를 이용하여 그 데이터버스라인의 폭보다 좁게 구불구불한 패턴으로 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  6. 제5항에 있어서,
    상기 데이터버스라인은 게이트버스라인, 상기 데이터패드는 게이트패드인 것을 특징으로하는 액정표시장치의 제조방법.
KR1019980047527A 1998-11-06 1998-11-06 액정표시장치및그제조방법 KR100301662B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980047527A KR100301662B1 (ko) 1998-11-06 1998-11-06 액정표시장치및그제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980047527A KR100301662B1 (ko) 1998-11-06 1998-11-06 액정표시장치및그제조방법

Publications (2)

Publication Number Publication Date
KR20000031473A KR20000031473A (ko) 2000-06-05
KR100301662B1 true KR100301662B1 (ko) 2002-03-08

Family

ID=19557392

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980047527A KR100301662B1 (ko) 1998-11-06 1998-11-06 액정표시장치및그제조방법

Country Status (1)

Country Link
KR (1) KR100301662B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100685916B1 (ko) * 2000-12-22 2007-02-23 엘지.필립스 엘시디 주식회사 액정 디스플레이 패널
KR100527085B1 (ko) * 2001-05-30 2005-11-09 비오이 하이디스 테크놀로지 주식회사 프린지 필드 스위칭 액정표시장치의 제조방법
JP2003140181A (ja) * 2001-11-02 2003-05-14 Nec Corp 液晶表示装置
KR100963414B1 (ko) * 2003-06-16 2010-06-14 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR101660641B1 (ko) 2015-05-13 2016-09-27 주식회사 신라공업 자동차 차동장치의 클러치용 솔레노이드 앗세이

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970048850A (ko) * 1995-12-30 1997-07-29 김광호 액정 표시 장치
JPH10153791A (ja) * 1996-11-25 1998-06-09 Hitachi Ltd 屈曲配線電極を有する液晶表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970048850A (ko) * 1995-12-30 1997-07-29 김광호 액정 표시 장치
JPH10153791A (ja) * 1996-11-25 1998-06-09 Hitachi Ltd 屈曲配線電極を有する液晶表示装置

Also Published As

Publication number Publication date
KR20000031473A (ko) 2000-06-05

Similar Documents

Publication Publication Date Title
KR101248005B1 (ko) 어레이 기판 및 그의 제조방법
TWI451178B (zh) 陣列基板與具有該陣列基板的液晶面板及其製造方法
KR19990046917A (ko) 액정 표시 장치 및 그의 제조 방법
US6356320B1 (en) LCD with TFT array having wave-shaped resistance pattern to correct stitching defect
KR100301662B1 (ko) 액정표시장치및그제조방법
US20040239824A1 (en) Liquid crystal display having aligned pixel electrodes and fabricating method thereof
KR100848087B1 (ko) 기판 위에 패턴을 형성하는 방법 및 이를 이용한 액정표시 장치용 기판의 제조 방법
US7133113B2 (en) Method of manufacturing a LCD using a photoresist with varying thickness
KR19980080318A (ko) 액티브 매트릭스형 액정표시소자 및 그 제조방법
JP2005123620A (ja) 薄膜トランジスタ表示板及びその製造方法
US20060044506A1 (en) Method of manufacturing liquid crystal display
KR20130107647A (ko) 액정표시장치, 액정표시장치 노광용 마스크 및 액정표시장치 제조방법
KR101068285B1 (ko) 액정표시장치 노광 마스크 패턴 및 노광 방법
JPH0728074A (ja) 表示装置及びその製造方法
KR100815907B1 (ko) 액정표시소자의 제조방법
KR101390106B1 (ko) 액정표시장치 및 그 리페어방법
US20060054889A1 (en) Thin film transistor array panel
KR20010009748A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100543033B1 (ko) 액정표시장치의제조방법
KR100709699B1 (ko) 액정 표시 장치
KR100601169B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100870012B1 (ko) 액정 표시 장치
KR20000008991A (ko) 액정표시장치의 제조방법
KR20070061976A (ko) 액정표시장치 및 그 제조방법
KR100601172B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 18

EXPY Expiration of term