KR100298521B1 - 한계치 미만의 노출에 의한 레지스트의 박육화 방법 - Google Patents

한계치 미만의 노출에 의한 레지스트의 박육화 방법 Download PDF

Info

Publication number
KR100298521B1
KR100298521B1 KR1019980033106A KR19980033106A KR100298521B1 KR 100298521 B1 KR100298521 B1 KR 100298521B1 KR 1019980033106 A KR1019980033106 A KR 1019980033106A KR 19980033106 A KR19980033106 A KR 19980033106A KR 100298521 B1 KR100298521 B1 KR 100298521B1
Authority
KR
South Korea
Prior art keywords
resist
semiconductor wafer
energy source
ultraviolet energy
ultraviolet
Prior art date
Application number
KR1019980033106A
Other languages
English (en)
Other versions
KR19990029310A (ko
Inventor
크리스토퍼 이 옵스자니
Original Assignee
포만 제프리 엘
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포만 제프리 엘, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 포만 제프리 엘
Publication of KR19990029310A publication Critical patent/KR19990029310A/ko
Application granted granted Critical
Publication of KR100298521B1 publication Critical patent/KR100298521B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G03F7/2024—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure of the already developed image
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G03F7/2026—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure for the removal of unwanted material, e.g. image or background correction

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은 일반적인 스피닝(spinning) 및/또는 박육화(thinning) 기법에 의해 얻을 수 있는 두께보다 작게 레지스트를 박육화화기 위하여 반도체 웨이퍼에 적용하는 감광성 레지스트에 대한 한계치 미만의 노출(sub-threshold exposure) 공정에 관한 것이다. 또한, 박육화된 레지스트를 자외선 에너지에 재노출시켜 반도체 웨이퍼의 표면에 패턴을 현상할 수 있다. 한계치 미만의 노출 단계 동안 레지스트를 진동 및 회전시키기 위한 장치도 또한 본원에 개시되어 있다.

Description

한계치 미만의 노출에 의한 레지스트의 박육화 방법{THIN RESIST PROCESS BY SUB-THRESHOLD EXPOSURE}
본 출원은 1997년 9월 26일자로 출원된 미국 특허 출원 제 08/943,089 호의 분할출원이다.
본 발명은 감광성 레지스트에 관한 것이고, 더 구체적으로는 레지스트의 두께가 일반적인 스피닝(spinning) 및/또는 박육화(thinning) 기법에 의해 얻을 수있는 두께보다 작은 영역을 갖는 감광성 레지스트를 제조하는 방법에 관한 것이다. 본 발명의 박육화된 감광성 레지스트는 레지스트의 소정의 구역을 박육화하기에 효과적이고 일반적인 현상 조건하에서 레지스트를 제거하기에는 불충분한 양의 자외선 에너지가 사용되는 한계치 미만의 노출 단계를 사용하여 얻을 수 있다. 현상 후, 나머지 레지스트는 노출에 대한 감도를 계속 보유하므로, 본 발명의 레지스트를 패턴 마스크(pattern mask)에 재노출시켜 초박육 레지스트 조건에서 형상화를 이룰 수 있다. 또한, 본 발명의 방법을 사용함으로써, 다양한 두께를 갖는 박육 레지스트를 얻을 수 있다. 한 표면에 레지스트를 갖는 반도체 웨이퍼를 회전 및 진동시키기 위한 수단을 포함하는, 박육화된 레지스트를 제조하기 위한 장치가 또한 개시되어 있다. 한계치 미만의 노출 단계 동안 본 발명의 장치를 사용함으로써, 종래에 알려진 것보다 더 균일하게 노출된 레지스트가 얻어진다.
통상적인 리쏘그래피(lithography) 가공에서는, 반도체 웨이퍼를 고속으로 회전시키면서 감광성 레지스트 물질을 웨이퍼에 적용한다. 두께가 약 9000Å인 레지스트를 스피닝하기 위해서는 전형적으로 2000rpm의 속도가 사용되는 반면, 두께가 약 16000Å인 레지스트를 스피닝하는데는 약 4000rpm의 속도가 사용된다.
스피닝된 레지스트의 최종 두께를 결정하는 다른 변수는 레지스트 물질의 점도이다. 고점도의 레지스트 배합물은 전형적으로 저점도의 물질로부터 유도된 배합물보다 더 두꺼운 레지스트를 생성시킨다.
종래의 스피닝 기법은 성공적으로 사용되고 있지만, 다음과 같은 단점이 있다. 비록 레지스트가 고속으로 스피닝된다 하더라도, 피복 균일성이 불량해지고,레지스트내의 핀홀(pinhole)이 형성되기 시작하기 전에 레지스트를 박육화하는데는 제한이 있다. 이 현상을 일반적으로 당분야에서 "점도 제한성" 현상이라고 한다. 점도 제한성 현상을 극복하기 위해서, 다양한 점도를 갖는 신규 레지스트 물질을 개발하는데 많은 연구 노력이 기울여져 왔다. 공정에 다양한 두께를 갖는 레지스트가 필요한 경우, 상이한 점도를 갖는 레지스트 배합물이 전형적으로 사용된다.
신규한 레지스트 배합물을 개발하는 것 외에, 종래에는 우선 두꺼운 레지스트를 반도체 웨이퍼 위에 스피닝한 다음, 레지스트를 완전 노출시켜 박육화하는 공정을 사용하여 박육 레지스트를 얻었다. 두꺼운 레지스트를 스피닝한 다음 이를 완전 노출시켜 박육화하는 이러한 종래 기술은 상부 표면 형상화 또는 결함 형상화에 사용되며, 많은 고가의 레지스트 배합물을 사용하지 않아도 되고; 점도 한계를 벗어나서 스피닝하므로 레지스트 핀홀 결함을 회피할 수 있다. 이러한 기법의 잠재적인 단점은 다양한 두께를 갖는 레지스트를 얻을 수 없다는 것이다. 또한, 완전 노출된 레지스트는 그의 광학 특성을 계속 보유하지 않으므로 레지스트를 재사용하기란 불가능하다.
박육 레지스트 개발 분야에서의 최근의 진보에도 불구하고, 박육화 후에도 광학 특성을 계속 보유하는 박육화된 영역을 갖는 감광성 레지스트를 생성하는 신규하고 개선된 방법이 여전히 필요하다.
도 1a 내지 도 1c는 본 발명의 상이한 가공 단계 후의 레지스트 구조물을 도시하는 단면도로서, 도 1a는 레지스트 스피닝(spinning) 후, 도 1b는 한계치 미만의 노출(sub-threshold exposure)과 현상 후, 도 1c는 완전 노출과 현상 후의 레지스트 구조물을 도시하는 단면도이다.
도 2는 한계치 미만의 노출 단계동안 사용될 수 있는 본 발명의 장치를 도시하는 도면이다.
본 발명의 목적은 감광성 레지스트의 소정의 영역을 일반적인 스피닝 및/또는 박육화 기법에 의해 얻을 수 있는 두께보다 작은 두께로 박육화하는 방법을 제공하는 것이다.
본 발명의 다른 목적은 레지스트내에 다양한 필름 두께를 갖는 감광성 레지스트를 생성하는 방법을 제공하는 것이다.
본 발명의 또 하나의 목적은 현상 후에도 광학 특성을 계속 보유하여 초박육 레지스트 조건에서 형상화를 이루도록 패턴 마스크에 재노출될 수 있는 광학적으로 활성있는 박막 레지스트를 제작하는 방법을 제공하는 것이다.
상기 목적 및 그밖의 목적은 레지스트를 반도체 웨이퍼에 적용시킨 후에 한계치 미만의 블랭킷(blanket) 노출 단계를 사용하여 레지스트 물질에 박막 레지스트 영역을 생성시키는 본 발명의 방법에 의해 달성된다. "한계치 미만"이란 용어는 레지스트의 일부 구역을 박육화시키기에 효과적이고, 일반적인 현상 조건하에서 레지스트를 제거하기에는 불충분한 양의 자외선 에너지에 레지스트 물질을 부분적으로 노출시킴을 뜻한다.
구체적으로, 본 발명의 방법은 하기 ① 내지 ③ 단계를 포함한다:
① 반도체 웨이퍼의 하나 이상의 표면에 레지스트를 적용하는 단계;
② 단계 ①에서 제공된 레지스트를, 레지스트의 소정의 구역을 박육화시키기에 효과적이고 레지스트를 전부 제거하기에는 불충분한 조건하에 한계치 미만의 블랭킷 노출에 적용하는 단계;
③ 레지스트의 노출 구역을 현상하는 단계.
본 발명의 다른 실시양태에서, 본 발명의 방법은 우선 단계 ① 내지 ③을 수행한 다음, ④ 현상된 박육화 레지스트 물질을, 반도체 웨이퍼의 표면에 패턴을 제공하기에 효과적인 조건하에 완전 노출시키는 단계, ⑤ 레지스트의 완전 노출된 영역을 현상하는 단계를 수행함을 포함한다. 본 발명의 이러한 양상에 따라, 초박육 형상화 조건에서 형상화를 이루기 위해 패턴화된 마스크가 사용된다.
본 발명의 다른 양상은 레지스트를 박육화하는데 사용할 수 있는 장치에 관한 것이다. 구체적으로, 본 발명의 장치는 한계치 미만의 블랭킷 노출 단계, 즉 단계 ②에서 사용되며, 다음을 포함한다:
㉠ 반도체 웨이퍼의 하나 이상의 표면에 레지스트를 함유하는 반도체 웨이퍼를 회전 및 진동시키기 위한 수단;
㉡ 반도체 웨이퍼 위에 위치된 자외선 에너지원;
㉢ 자외선 에너지원과 반도체 웨이퍼를 둘러싸는 콘덴서와, 광학 시스템 분야에서 빛을 반사하고, 집중시키고, 투광하기 위해 일반적으로 사용되는 그밖의 표준 광학 요소.
본 발명의 장치의 그밖의 구성요소로는 다음과 같은 것이 있다:
㉮ 자외선 에너지원과 반도체 웨이퍼 사이에 위치하고, 콘덴서에 의해 둘러싸여진, 디퓨저(diffuser)와 그 위에 위치한 유니포머(uniformer);
㉯ 장치에서의 반도체 웨이퍼의 출입을 가능하게 하는, 콘덴서에 위치한 셔터(shutter).
전술한 바와 같이, 한계치 미만의 노출 단계 동안 본 발명의 장치를 사용하면, 본 발명의 장치가 레지스트 표면에 걸쳐 평균화된 에너지를 제공하기 때문에 균일하게 박육화된 레지스트가 얻어진다.
이제, 레지스트의 소정의 영역에 박육화된 구역을 갖는 감광성 레지스트를 제작하는 방법을 제공하는 본 발명을 첨부된 도면을 참조로 하여 상세하게 설명하겠다－도면에서 같은 도면부호는 같은 상응하는 요소를 나타낸다－.
도 1a를 보면, 반도체 웨이퍼(10)와 반도체 웨이퍼(10) 표면 위의 레지스트(12)를 포함하는 구조물이 도시되어 있다. 본 발명에 사용될 수 있는 반도체 웨이퍼는 규소, SiGe 또는 GaAs와 같은－이에 한정되지 않는다－ 통상적인 반도체 물질로 이루어진다. 이러한 반도체 웨이퍼중에서, 본 발명에서는 규소가 가장 바람직하다.
본 발명에 사용되는 반도체 웨이퍼는 구조물의 유형 및/또는 제조 장치에 따라 p형 또는 n형일 수 있다. 반도체 웨이퍼(10)는 당업자에게 공지되어 있는 기법을 사용하여 제조할 수 있다. 이러한 기법의 예는 톰슨(L. F. Thompson), 윌슨(C. G. Wilson), 보우덴(M. J. Bowden)의 문헌[Introduction to Microlithography, Amer. Chem. Soc. Washington D. C. 1994]에 기술되어 있다.
본 발명에 사용되는 레지스트(12)는 기재에 리쏘그래피 패턴을 제공하기 위해 당분야에서 일반적으로 사용되는 감광성 레지스트 물질이다. 전형적으로, 레지스트(12)는, 자외선에 노출되면 현상제 용액에 더 가용성으로 되는 포지티브(positive) 레지스트 물질이다. 본 발명에 사용되는 포지티브 레지스트는일반적으로 두 성분, 즉 ① 감광성인 중합체 수지와 ② 용매에 용해되는 광활성 화합물을 갖는다. 광활성 화합물은 용해 저해제다. 즉, 광활성 화합물이 빛에 노출되어 파괴되면 중합체 수지가 현상제 용액에 더 가용성으로 된다. 포지티브 레지스트는 당업자에게 공지된 기법을 사용하여 제조할 수 있거나 또는 시중에서 구할 수 있다. 본 발명에 사용할 수 있는 시판중인 포지티브 레지스트의 예는 인터내셔널 비지네스 머신즈 코포레이션(International Business Machines Corporation)이 공급하는 AZ7500으로서, 폴리에스테르 노발락(Novalac) 수지, 용매로서 프로필렌 글리콜 모노메틸 에테르, 광활성 화합물로서 디아조나프토퀴논을 포함한다.
레지스트(12)는 당업자에게 공지된 통상의 스피닝 기법 및 조건을 사용하여 반도체 웨이퍼(10)의 한 표면 위에 적용된다. 스핀다운(spin down)된 레지스트의 두께는 스피닝 공정에 사용된 웨이퍼의 회전 속도 및 스피닝되는 레지스트 물질의 종류에 따라 달라질 수 있다. 전형적으로, 스피닝 조건은 레지스트가 약 5000 내지 약 45000Å의 두께로 스핀다운되도록 하는 조건이다. 더 바람직하게는, 레지스트(12)는 약 10000 내지 약 11000Å의 두께를 제공하기에 효과적인 조건하에 스핀 다운된다.
반도체 웨이퍼에 레지스트를 적용하기 전에, 웨이퍼(10)를 청소하고/청소하거나, 반도체 웨이퍼(10)에 대한 레지스트(12)의 접착성을 증가시키는 처리를 할 수도 있다. 이 처리는 당업자에게 공지된 공정으로 구성되며, 이러한 공정으로는 경석 및 증기 폭풍에 의한 기계적 러프닝(roughening), 에칭제(etchant)와 산화물 처리에 의한 화학적 러프닝, 실란 커플링제와 같은 화학적 접착 촉진제 처리가 있으나, 이에 한정되지 않는다. 레지스트(12)의 반도체 웨이퍼(10)에의 접착성을 증가시키는 매우 바람직한 수단은 웨이퍼를 헥사메틸디살리잔(HMDS)과 같은 실란 커플링제로 처리하는 것이다.
도 1a에 도시된 구조물은 레지스트 물질의 소정의 구역을 박육화하기에 효과적이고 레지스트 물질을 제거하기에는 불충분한 조건하에 한계치 미만의 블랭킷 노출 단계에 노출된다. 구체적으로, 레지스트(12)는 약 0.1 내지 약 2J/cm2의 에너지에서 작동하는 자외선 노출 도구를 사용하여 부분 블랭킷 노출 단계에 노출된다. 본 발명의 이 단계에 사용되는 자외선 에너지의 양은 전술한 바와 같이 레지스트를 박육화시키기 위하여 충족되어야 할 중요한 변수이다. 본 발명의 방법에 따라, 한계치 미만의 노출 단계에 사용되는 자외선 에너지의 양은 약 10 내지 약 130msec 동안이다. 한계치 미만의 노출 단계에 매우 바람직한 조건은 약 45 내지 약 120msec 동안 약 0.06 내지 약 0.2J/cm2의 자외선 에너지이다. 다시 강조하자면, 본 발명의 이 단계는 레지스트 물질을 전부 제거할 수 없는 제어 조건하에 수행된다. 그 대신에, 이 조건은 노출된 레지스트 영역의 일부만이 현상 단계에서 제거되도록 한다.
자외선 범위내의 어느 파장의 빛이나 본 발명에 사용할 수 있다－예를 들어 365nm(중간 자외선) 또는 248nm(원자외선)－. 365nm의 자외선 에너지원이 사용되면, 본 발명의 이 단계는 약 0.04 내지 약 2.0J/cm2, 더 바람직하게는 약 0.06 내지약 1.0J/cm2의 에너지에서 수행된다. 자외선 에너지원이 248nm 광원이면, 한계치 미만의 노출 단계는 약 0.6 내지 약 1.2J/cm2, 더 바람직하게는 약 0.8 내지 약 1.0J/cm2에서 수행된다.
통상의 자외선 노출 도구를 사용하는 것 외에, 한계치 미만의 노출 단계 동안 반도체 웨이퍼(10)와 레지스트(12)를 포함하는 레지스트 구조물을 진동 및 회전에 적용하는 것이 매우 바람직하다. 진동 및 회전은 통상의 자외선 노출 도구로부터는 이루어질 수 없다. 그 대신에, 도 2에 도시된 장치를 사용하여 얻어진다. 구체적으로, 이 장치(20)는 도 1a에 도시된 반도체 웨이퍼를 회전시키는 수단(22)과 진동시키는 수단(24)을 포함한다. 레지스트(12)를 함유하는 반도체 웨이퍼(10)는 회전 수단(22) 및 진동 수단(24)의 상부에 위치하는 스탠드(26) 위에 위치된다. 장치(20)는 자외선 에너지원(28), 콘덴서(30), 유니포머(32), 디퓨저(34)와 웨이퍼의 출입을 가능케 하는 셔터(36,36')를 추가로 포함한다. 회전 및 진동 변수는 제어기 또는 도 2에 도시되지 않은 그밖의 적합한 장치에 의해 제어될 수 있다.
본 발명의 장치를 사용할 때, 사용되는 회전 속도는 전형적으로 약 600 내지 약 2000rpm이며, 웨이퍼에 대한 진동은 약 1000Hz이다.
그 다음, 한계치 미만으로 노출된 구조물은 부분 노출된 구역을 용해시키는 유기 용매(이후 "현상제"라고 함)를 사용하여 현상된다. 일반적으로, 레지스트(12)의 부분 노출된 구역은, 프로필렌 카보네이트, 감마 부티로락톤, 암모늄 하이드록사이드(예: 테트라메틸 암모늄 하이드록사이드), 디글림 또는 이들의혼합물－이에 한정되지 않는다－을 사용하는 통상의 방법에 의해 현상된다. 본 발명에 사용되는 매우 바람직한 현상제는 인터내셔널 비지네스 머신즈 코포레이션이 공급하는, 테트라메틸 암모늄 하이드록사이드 약 2%와 물 98%를 포함하는 A2300 MIF(0.263N)이다.
본 발명의 현상 단계 후에 형성된 구조물은 도 1b에 도시되어 있는데, 레지스트(12)는 박육화된 영역(14,16,18)을 갖고 있다. 이 도면에서 볼 수 있듯이, 박육화된 영역(14,16,18)은 상이한 두께들을 가질 수 있으며, 모두 스핀다운된 레지스트의 원래 두께보다 작다. 또한, 노출 구역이 전체 웨이퍼의 표면적과 같도록 한계치 미만의 노출 조건을 제어하여 전체 웨이퍼를 생성하는 것이 가능하다－즉, 블랭킷 부분 노출－. 영역(14,16,18)중의 나머지 레지스트는 알맞은 균일성을 가지며, 더 중요하게는 광학 특성을 계속 보유한다. 또한, 박육화된 레지스트 영역은 종래의 스피닝 및/또는 박육화 공정에서 얻어질 수 있는 두께보다 작은 두께를 갖는다.
그 다음, 도 1b에서 형성된 구조물을 제 2 노출 단계에 적용시킬 수 있는데, 이 단계에서 패턴은 반도체 웨이퍼(10)의 표면 위에 형성될 수 있다. 이러한 제 2 노출은, 레지스트 배합물의 감도에 따라, 전술한 제 1 노출과 같은 파장의 빛, 즉 368nm 또는 248nm의 자외선으로 수행할 수 있다. 본 발명의 이러한 양상에 따라, 도 1b의 구조물을 약 0.01 내지 약 0.06J/cm2의 에너지에서 작동하는 자외선 노출 도구를 사용하여 완전 블랭킷 노출 단계에 노출시킨다. 더 바람직하게는, 이러한완전 노출 단계에 사용되는 자외선 에너지는 약 0.02 내지 약 0.04J/cm2이다.
박육화된 레지스트를 완전 노출에 적용한 후, 완전 노출된 구역을 당업자에게 공지된 표준의 현상 기법 및 조건을 사용하여 현상한다. 이 공정은 전술한 현상제 중 하나를 사용함을 포함한다.
도 1c에 도시된 바와 같이, 본 발명의 공정들에 의해 박육화된 영역(14,16,18)으로부터 레지스트 물질의 일부가 제거되어 웨이퍼(10)의 표면 위에 선/공간으로 구성된 패턴이 형성된다.
본 발명의 방법은 상보형 금속 산화 반도체(CMOS)와 금속 산화 반도체(MOS) 장치와 같은－이에 한정되지 않는다－ 반도체 장치의 제조에 사용될 수 있다.
본 발명의 범주를 설명하기 위하여 하기의 실시예를 제공한다. 본 실시예는 단시 예시하기 위함이며, 여기서 구체화된 본 발명은 그에 한정되지 않는다.
실시예
깨끗한 8인치의 반도체 웨이퍼를 입수하여 웨이퍼 표면에 대한 레지스트 접착을 촉진시키기 위해 헥사메틸디살리잔(HMDS)으로 처리하였다. 그 다음, 각각의 웨이퍼를 SVG 시리즈 90 통합 스핀 코터(spin coater)를 사용하여 레지스트 배합물 AZ7500으로 피복시켰다. 레지스트 물질을 약 11000Å으로 스핀다운시켰다.
그 다음, 웨이퍼를 본 발명의 한계치 미만의 노출 단계에 적용하였다. 구체적으로, 웨이퍼를 약 0.06J/cm2의 자외선 에너지를 120msec 동안 사용하여니콘(Nikon) 11 바디(body) 단계 및 반복 노출 도구상에서 주어진 블랭킷 노출에 노출시켰다. 그 다음, SVG 시리즈 90 통합 퍼들(puddle) 현상제, 가열판(bake plate)과 냉각판(chill plate)을 사용하여 현상시켰다. 웨이퍼를 또한 미시아스캔(Miciascan) 248 원자외선 단계에 노출시켜 365nm 중간 자외선 패턴화된 노출 전에 제 1 패스 블랭킷 노출로서 900mJ/cm2로 주사하였다.
한계치 미만의 노출 단계 후의 피막 두께를 프로메트릭스 박막 분석기(Prometrix Thin Film Analyzer)로 측정한 결과, 두께는 약 4168Å이었고, 표준편차는 109Å이었다. 그 다음, 웨이퍼를 다양한 에너지 블랭킷 계 및 망상 선/공간 패턴을 갖는 니콘 11 노출 도구를 사용하여 재노출시켰다. 이렇게 생성된 최종 웨이퍼를 현미경으로 검사하여 인쇄적성 및 최종 레지스트 품질을 결정하였다. 모든 경우에서, 본 발명의 방법을 사용하여 생성된 웨이퍼는 상기 검사에 합격하였다.
지금까지 본 발명을 그의 바람직한 실시양태에 관하여 도시하고 기술하였지만, 당업자라면 본 발명의 요지 및 범주를 벗어나지 않는 한 전술한 사항 및 형태 및 세부사항에 있어서 그밖의 변화도 있을 수 있음을 알 것이다.
본 발명에 의하면, 감광성 레지스트의 소정의 구역을 박육화하기에 효과적이고 레지스트를 제거하기에는 불충분한 자외선 에너지를 사용하는 한계치 미만의 노출 단계를 사용하여, 박육화 후에도 광학 특성을 계속 보유하는 다양한 두께의 박육화 영역을 갖는 감광성 레지스트를 생성할 수 있다.

Claims (25)

  1. 감광성 레지스트의 박육화(thinning) 방법에 있어서,
    ① 반도체 웨이퍼의 하나 이상의 표면에 레지스트를 적용하는 단계;
    ② 단계 ①에서 제공된 레지스트를, 레지스트의 소정의 구역을 박육화시키기에 효과적이고 레지스트를 제거하기에는 불충분한 조건하에 한계치 미만의 블랭킷 노출(sub-threshold blanket exposure)에 적용시키는 단계;
    ③ 레지스트의 한계치 미만의 노출된 구역을 현상하여 그 광학적 감도가 유지되면서 감소된 두께의 영역을 갖는 박육화된 레지스트를 제공하는 단계를
    포함하는 방법.
  2. 제 1 항에 있어서,
    반도체 웨이퍼가 Si, SiGe 또는 GaAs로 이루어진 방법.
  3. 제 1 항에 있어서,
    반도체 웨이퍼가 p형 또는 n형인 방법.
  4. 제 1 항에 있어서,
    반도체 웨이퍼에 대한 레지스트의 표면 접착성을 증가시키기 위하여, 단계 ①를 수행하기 전에 반도체 웨이퍼를 청소하거나, 처리하거나, 청소하고 처리하는 방법.
  5. 제 4 항에 있어서,
    반도체 웨이퍼를 기계적 러프닝(roughening), 화학적 러프닝 또는 화학적 접착 촉진제에 의해 처리하는 방법.
  6. 제 5 항에 있어서,
    화학적 접착 촉진제가 실란 커플링제이고, 이 실란 커플링제가 헥사메틸디살리잔인 방법.
  7. 제 1 항에 있어서,
    레지스트가 감광성 포지티브(positive) 레지스트이고, 이 감광성 포지티브 레지스트가 중합체 수지와, 용매에 용해된 광활성 화합물을 포함하는 방법.
  8. 제 1 항에 있어서,
    두께 약 5000 내지 약 45000Å의 레지스트를 제공하기에 효과적인 조건하에 스핀 코팅(spin coating)함으로써 레지스트를 적용하는 방법.
  9. 제 1 항에 있어서,
    약 0.01 내지 약 2.0J/cm2의 에너지에서 작동하는 자외선 에너지원과 약 10 내지 약130msec의 조사시간을 사용하여 단계 ②를 수행하는 방법.
  10. 제 9 항에 있어서,
    248nm 또는 365nm의 파장을 갖는 자외선 에너지원을 사용하여 단계 ②를 수행하는 방법.
  11. 제 10 항에 있어서,
    약 0.04 내지 약 2.0J/cm2의 에너지를 갖는 365nm의 자외선 에너지원을 사용하여 단계 ②를 수행하는 방법.
  12. 제 10 항에 있어서,
    약 0.6 내지 약 1.2J/cm2의 에너지를 갖는 248nm의 자외선 에너지원을 사용하여 단계 ②를 수행하는 방법.
  13. 제 1 항에 있어서,
    프로필렌 카보네이트, 감마 부티로락톤, 암모늄 하이드록사이드, 디글림 또는 이들의 혼합물을 사용하여 단계 ③를 수행하는 방법.
  14. 제 1 항에 있어서,
    ④ 단계 ③에서 제공된 현상된 구조물을 반도체 웨이퍼의 표면에 패턴을 제공하기에 효과적인 조건하에 노출시키는 단계;
    ⑤ 완전 노출된 레지스트를 현상하는 단계
    를 추가로 포함하는 방법.
  15. 제 14 항에 있어서,
    노출 단계가, 약 0.01 내지 약 0.06J/cm2의 에너지를 갖는 자외선을 사용하여 수행되는 완전 블랭킷 노출 단계인 방법.
  16. 제 14 항에 있어서,
    단계 ④에서 패턴 마스크를 사용하는 방법.
  17. 제 1 항에 있어서,
    레지스트를 함유하는 반도체 웨이퍼를 회전 및 진동시킴으로써 단계 ②를 수행하는 방법.
  18. 레지스트를 박육화하기 위한 장치에 있어서,
    ① 반도체 웨이퍼의 하나 이상의 표면에 레지스트를 갖는 반도체 웨이퍼를 회전 및 진동시키기 위한 수단;
    ② 반도체 웨이퍼 위에 위치된 자외선 에너지원;
    ③ 자외선 에너지원과 반도체 웨이퍼를 둘러싸고 있는 콘덴서를
    포함하는 장치.
  19. 제 18 항에 있어서,
    자외선 에너지원과 반도체 웨이퍼 사이에 위치한 디퓨저(diffuser) 및 유니포머(uniformer)를 포함하되, 상기 유니포머가 디퓨저 위에 위치한 장치.
  20. 제 18 항에 있어서,
    콘덴서에 위치하고 반도체 웨이퍼의 출입을 가능하게 하는 하나 이상의 셔터(shutter)를 추가로 포함하는 장치.
  21. 제 18 항에 있어서,
    자외선 에너지원이 약 0.01 내지 약 2.0J/cm2의 에너지 및 약 10 내지 약 130msec의 조사시간에서 작동하는 장치.
  22. 제 18 항에 있어서,
    자외선 에너지원이 248nm 또는 365nm의 파장을 갖는 장치.
  23. 제 22 항에 있어서,
    365nm의 자외선 에너지원이 약 0.04 내지 약 2.0J/cm2의 에너지를 갖는 장치.
  24. 제 22 항에 있어서,
    248nm의 자외선 에너지원이 약 0.6 내지 약 1.2J/cm2의 에너지를 갖는 장치.
  25. 제 18 항에 있어서,
    회전 수단은 약 600 내지 약 2000 rpm의 속도로 작동하고, 진동수단은 약 1000 Hz에서 진동하는 장치.
KR1019980033106A 1997-09-26 1998-08-14 한계치 미만의 노출에 의한 레지스트의 박육화 방법 KR100298521B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US8/943,089 1997-09-26
US08/943,089 1997-09-26
US08/943,089 US5905019A (en) 1997-09-26 1997-09-26 Thin resist process by sub-threshold exposure

Publications (2)

Publication Number Publication Date
KR19990029310A KR19990029310A (ko) 1999-04-26
KR100298521B1 true KR100298521B1 (ko) 2001-10-19

Family

ID=25479087

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980033106A KR100298521B1 (ko) 1997-09-26 1998-08-14 한계치 미만의 노출에 의한 레지스트의 박육화 방법

Country Status (3)

Country Link
US (2) US5905019A (ko)
KR (1) KR100298521B1 (ko)
TW (1) TW385491B (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5905019A (en) * 1997-09-26 1999-05-18 International Business Machines Corporation Thin resist process by sub-threshold exposure
KR100258803B1 (ko) * 1997-11-28 2000-06-15 전주범 반도체 소자의 미세 패턴 형성방법
JP3320648B2 (ja) * 1997-12-04 2002-09-03 東京エレクトロン株式会社 レジスト膜の形成方法及びレジスト膜の形成装置
US6448655B1 (en) * 1998-04-28 2002-09-10 International Business Machines Corporation Stabilization of fluorine-containing low-k dielectrics in a metal/insulator wiring structure by ultraviolet irradiation
US6132940A (en) * 1998-12-16 2000-10-17 International Business Machines Corporation Method for producing constant profile sidewalls
JP2000315647A (ja) * 1999-05-06 2000-11-14 Mitsubishi Electric Corp レジストパターン形成方法
US6350559B1 (en) * 1999-09-17 2002-02-26 Advanced Micro Devices, Inc. Method for creating thinner resist coating that also has fewer pinholes
US6274289B1 (en) * 2000-06-16 2001-08-14 Advanced Micro Devices, Inc. Chemical resist thickness reduction process
US6420101B1 (en) * 2000-06-21 2002-07-16 Infineon Technologies A G Method of reducing post-development defects in and around openings formed in photoresist by use of non-patterned exposure
DE10214246A1 (de) * 2002-03-26 2003-10-30 Infineon Technologies Ag Verfahren und Vorrichtung zur Herstellung einer Maske
US20040115341A1 (en) * 2002-06-28 2004-06-17 Rantala Juha T. Adhesion promoter and wetting agent
KR100700000B1 (ko) * 2004-10-19 2007-03-26 삼성에스디아이 주식회사 표시장치와 그 제조방법
US20060204859A1 (en) * 2005-03-09 2006-09-14 International Business Machines Corporation An extra dose trim mask, method of manufacture, and lithographic process using the same
US8609327B2 (en) * 2008-07-10 2013-12-17 International Business Machines Corporation Forming sub-lithographic patterns using double exposure
US8124326B2 (en) * 2009-03-03 2012-02-28 Micron Technology, Inc. Methods of patterning positive photoresist
US9618848B2 (en) * 2014-02-24 2017-04-11 Tokyo Electron Limited Methods and techniques to use with photosensitized chemically amplified resist chemicals and processes
JP6895600B2 (ja) * 2014-02-25 2021-06-30 東京エレクトロン株式会社 現像可能な底部反射防止コーティングおよび着色インプラントレジストのための化学増幅方法および技術
US10429745B2 (en) 2016-02-19 2019-10-01 Osaka University Photo-sensitized chemically amplified resist (PS-CAR) simulation
US10048594B2 (en) 2016-02-19 2018-08-14 Tokyo Electron Limited Photo-sensitized chemically amplified resist (PS-CAR) model calibration
TWI657314B (zh) 2016-05-13 2019-04-21 東京威力科創股份有限公司 藉由使用光敏化學品或光敏化學增幅型光阻劑之臨界尺寸控制
CN109313395B (zh) 2016-05-13 2021-05-14 东京毅力科创株式会社 通过使用光剂来进行的临界尺寸控制
WO2021034567A1 (en) 2019-08-16 2021-02-25 Tokyo Electron Limited Method and process for stochastic driven defectivity healing
US11194254B2 (en) 2019-11-06 2021-12-07 International Business Machines Corporation Lithography process delay characterization and effective dose compensation

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4440493A (en) * 1980-05-14 1984-04-03 Canon Kabushiki Kaisha Printing apparatus

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3950170A (en) * 1969-12-02 1976-04-13 Licentia Patent-Verwaltungs-G.M.B.H. Method of photographic transfer using partial exposures to negate mask defects
US4598039A (en) * 1984-07-02 1986-07-01 At&T Bell Laboratories Formation of features in optical material
US4931380A (en) * 1985-07-18 1990-06-05 Microsi, Inc. Pre-exposure method for increased sensitivity in high contrast resist development of positive working diazo ketone photoresist
JPH02980A (ja) * 1988-03-14 1990-01-05 Mitsubishi Electric Corp レジストパターニング工程を備えた半導体装置の製造方法およびその製造方法に用いられる光照射装置
JPH05243114A (ja) * 1992-02-26 1993-09-21 Nec Corp 露光方法
US5468595A (en) * 1993-01-29 1995-11-21 Electron Vision Corporation Method for three-dimensional control of solubility properties of resist layers
US5905019A (en) * 1997-09-26 1999-05-18 International Business Machines Corporation Thin resist process by sub-threshold exposure

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4440493A (en) * 1980-05-14 1984-04-03 Canon Kabushiki Kaisha Printing apparatus

Also Published As

Publication number Publication date
KR19990029310A (ko) 1999-04-26
US6127686A (en) 2000-10-03
TW385491B (en) 2000-03-21
US5905019A (en) 1999-05-18

Similar Documents

Publication Publication Date Title
KR100298521B1 (ko) 한계치 미만의 노출에 의한 레지스트의 박육화 방법
US20030091732A1 (en) Aqueous surfactant solution for developing coating film layer
US6713236B2 (en) Lithography method for preventing lithographic exposure of peripheral region of semiconductor wafer
KR20010015280A (ko) 포토레지스트패턴의 형성방법
JPS6341047B2 (ko)
US20030190534A1 (en) Method and apparatus for producing a photomask blank, and apparatus for removing an unnecessary portion of a film
US4321317A (en) High resolution lithography system for microelectronic fabrication
JP3475314B2 (ja) レジストパターン形成方法
KR0160921B1 (ko) 레지스트 패턴의 형성방법
JPH07335519A (ja) パタン形成方法
US20050072733A1 (en) Resist recovery method
JPH09246166A (ja) フォトレジストの現像方法
CN112255884B (zh) 一种光刻图形的制造方法与制造系统
JPH11297607A (ja) パターン形成方法
KR20040061442A (ko) 기판의 에지 비드 제거장치 및 방법
CN116430690A (zh) 光刻显影方法及半导体结构
US6896997B2 (en) Method for forming resist pattern
JPH07120922A (ja) フォトレジスト膜及びレジストパターン形成方法
US20070264599A1 (en) Method for manufacturing semiconductor device using immersion lithography process with filtered air
KR910006543B1 (ko) 포토레지스트 현상액처리에 의한 현상선택비를 개선한 마스크패턴 형성방법
JPH11154634A (ja) 半導体装置の製造方法及び製造装置
KR19980077751A (ko) 포토레지스트 패턴 형성 방법
KR20050106562A (ko) 스핀 코터 및 이를 이용한 반도체 소자의 제조방법
JPH01119024A (ja) レジスト塗布装置
JPH04206625A (ja) パターン形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee