KR100292190B1 - 표시용 방전관의 구동방법 - Google Patents

표시용 방전관의 구동방법 Download PDF

Info

Publication number
KR100292190B1
KR100292190B1 KR1019930017370A KR930017370A KR100292190B1 KR 100292190 B1 KR100292190 B1 KR 100292190B1 KR 1019930017370 A KR1019930017370 A KR 1019930017370A KR 930017370 A KR930017370 A KR 930017370A KR 100292190 B1 KR100292190 B1 KR 100292190B1
Authority
KR
South Korea
Prior art keywords
discharge
address
memory
electrode
potential
Prior art date
Application number
KR1019930017370A
Other languages
English (en)
Other versions
KR940007943A (ko
Inventor
요시후미 아마노
Original Assignee
요시후미 아마노
가부시키가이샤 티 티 티
히데유키 부수지마
가부시키가이샤 산쿄
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 요시후미 아마노, 가부시키가이샤 티 티 티, 히데유키 부수지마, 가부시키가이샤 산쿄 filed Critical 요시후미 아마노
Publication of KR940007943A publication Critical patent/KR940007943A/ko
Application granted granted Critical
Publication of KR100292190B1 publication Critical patent/KR100292190B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/2813—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using alternating current [AC] - direct current [DC] hybrid-type panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0228—Increasing the driving margin in plasma displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명의 표시용 방전관의 구동방법은 단일 공통의 1쌍의 메모리용 전극판과, 이들과 독립된 어드레스용 XY 전극군을 가진 표시용 방전관의 구동방법에 있어서, 화면상의 전체 셀 또는 어드레스하려고 하는 라인상의 전체 셀의 상기 1쌍의 메모리 전극의 벽면에 균등하게 벽전하가 없는 상태에서 XY 전극군에 의한 어드레스방전을 행할 경우에, 어드레스전극의 저압측과는 방전을 일으키지 않는 범위로 유지하면서, 어드레스 기간중 상기 1쌍의 메모리전극의 전위를 어드레스방전에 의해 생기는 방전공간의 전위에 대해 한쪽 전위를 높게 하고, 어드레스전극의 고압측과는 방전을 일으키지 않는 범위로 유지하면서, 상기 1쌍의 메모리전극의 다른쪽 전위를 상기 방전공간의 전위보다 낮게 하며, 어드레스방전에 의해 생기는 하전입자를 부(負) 및 정(正)의 벽전하로서 화상에 대응한 위치의 셀에 선택적으로 축적하고, 상기 벽전하의 존비(存非)를 위치정보로 하여 표시방전 즉 메모리방전을 계속적으로 일으키는 구성으로 함으로써, 간편하고 동작이 확실한 새로운 구동법을 실현하며, 구동회로 코스트의 저감과 동작의 안전을 도모한다.

Description

표시용 방전관의 구동방법
제1도는 종래의 3전극면 방전형 AC PDP 의 일예의 분해사시도.
제2도는 제1도에 도시된 3전극면 방전형 AC PDP 의 각 펄스의 타이밍도.
제3도는 종래의 메모리시트형 PDP 의 일예의 분해사시도.
제4도는 본 발명의 실시예 1의 작용을 설명하는 것으로서, 곧 방전이 일어나려고 하는 순간의 상태를 도시한 부분단면도.
제5도는 본 발명의 실시예 1의 작용을 설명하는 것으로서, 벽전하를 형성한 상태를 도시한 부분단면도.
제6도는 본 발명의 실시예 1의 작용을 설명하는 것으로서, 메모리전극간의 메모리방전을 위한 유지펄스가 인가되어 있는 상태를 도시한 부분단면도.
제7도는 본 발명의 실시예 2의 작용을 설명하는 것으로서, 곧 방전이 일어나려고 하는 순간의 상태를 도시한 부분단면도.
제8도는 본 발명의 실시예 2의 작용을 설명하는 것으로서, 하전입자가 메모리전극상의 벽전하와 재결합하여 벽전하를 소멸시키는 상태를 도시한 부분단면도.
제9도는 본 발명의 실시예 2의 작용을 설명하는 것으로서, 메모리전극간의 메모리방전을 위한 유지펄스가 인가되어 있는 상태를 도시한 부분단면도.
제10도는 본 발명의 실시예 1의 각 펄스의 타이밍도.
제11도는 본 발명의 실시예 2의 각 펄스의 타이밍도.
* 도면의 주요부분에 대한 부호의 설명
1 : 어드레스전극 X 2 : 어드레스전극 Y
3 : 메모리전극 A 4 : 메모리전극 B
본 발명은 표시용 방전관의 구동방법에 관한 것이다.
종래 벽전하(壁電荷)를 이용한 메모리기능을 가진 이른바 AC 형 PDP(plasma display panel)는 XY 전극을 각각 전면(前面) 및 배면(背面)의 양 유리판상에 배설하여 대향시킨 2전극형으로부터 발전하여, 현재에는 제1도에 도시한 바와 같은 3전극면 방전형이 제안되어 있다. 제1도에 도시한 바와 같이, 이 PDP 의 기본 구성은 전면유리판(5)의 동일 평면상에 병행하여 이루어진 표면을 절연층(12)으로 피복한 제1전극(9) 및 제2 전극(10)과, 전면유리판(5)에 대향하는 배면유리판(6)상에 전극면이 그대로 노출된 어드레스전극(11)으로 이루어진다. 어드레스전극(11)과 제1 전극(9)은 XY 매트릭스를 형성하고, 제2 전극(10)은 메모리용 전극으로서 각 라인 공통으로 접속되어 있다.
이 PDP 의 기본 동작은 어드레스전극(11)과 제1 전극(9)에서 선택적으로 발생하는 방전을 제1 및 제2 전극(9),(10)간에서 유지하는 것이다. 즉, 제1 전극(9)은 어드레스와 메모리의 양쪽의 역할을 맡고 있다. 예를 들면, 제1 전극(9)과 제2 전극(10)간에 메모리방전이 계속되는 중에 양 전극(9),(10)상에 벽전하가 존재한다고 가정하고, 이것을 선택적으로 소거하는 경우를 생각하여 본다. 이 방전을 소거하기 위해서는, 먼저 어드레스전극(11)과 제1 전극(9)간에 매우 짧은 펄스로 방전을 일으키고, 그 후 즉시 제1 전극(9)전위를 적당한 전위로 유지하여 제1 전극(9)상의 벽전하를 소거하는 이른바 자기소거법(自己消去法)을 취한다.
제2도는 상기 종래의 구동법의 전형적인 구동파형의 타이밍관계를 도시한다. 제2도에 도시된 바와 같이, 전체 셀에 벽전하를 축적하기 위해 제1 및 제2 전극(9),(10)간에 충분한 파고치를 갖는 펄스를 인가한다. 이 벽전하를 선택적으로 소거하기 위해서는, 어드레스전극(11)과 제1 전극(9)간에 어드레스펄스를 인가한다. 어드레스펄스의 폭은 너무 짧으면 소거방전이 일어나지 않고, 너무 길면 제1 전극(9)상에 재차 벽전하가 축적되어 버리므로, 동작을 안정되게 행하기 위하여 매우 중요하다.
어드레스동작과 메모리동작을 같은 전극에서 행하는 종래형 PDP의 문제점을 해결하기 위하여, 이미 출원번호(일본국 특원평 4(1992)-74603, 및 우선권주장 특원평 3(1991)-356127)로서 출원된 메모리시트형 PDP 가 있다.
제3도는 이 방식의 PDP 의 기본적 실시예의 구조를 도시한 분해사시도이다. 제3도에 도시된 바와 같이, 메모리시트형 PDP 는 XY 매트릭스형으로 형성된 어드레스전극군 X(1) 및 Y(2), 그리고 1쌍의 공통전극인 메모리전극 A(3) 및 B(4)을 가지고 있다. 구체적으로, 제3도에 도시된 바와 같이, 먼저 어드레스전극 X(1)은 전면유리(5)상에 투명한 도전재료로 형성되고, 전극표면은 가스공간중에 노출되어 있다. 또 한쪽의 어드레스전극 Y(2)은 배면유리(6)측에 배설되어, 마찬가지로 전극표면은 가스공간중에 노출되어 있다. 따라서, 양 전극군은 예를 들면 어드레스전극 X(1)을 애노드, 어드레스전극 Y(2)을 캐소드로 하여, 통상의 DC 형 PDP 로서 동작한다.
또한, 메모리전극 A(3) 및 B(4)은 어느 것도 1매의 금속판으로 이루어지고, 에칭 등으로 상기 제1 어드레스전극 X(1) 및 제2 어드레스전극 Y(2)이 형성하는 XY 매트릭스의 교점에 해당하는 위치에 각각 관통공을 가지고 있다. 그리고, 메모리전극 A(3) 및 B(4)을 형성하는 금속판은 관통공의 내벽도 포함하여 전체면이 유리재 등의 절연층으로 피복되어 있다.
이 PDP 의 기본적 동작은 어드레스전극에 의한 방전을 양 메모리전극 A(3) 및 B(4)으로 유지하는데 있다. 동작은 DC 형 PDP 와 마찬가지로 간단하면서, AC 형 PDP 와 동일한 메모리기능을 함께 가지므로 화면이 선명한 PDP 로서 기대되고 있으나, 이제까지는 이 메모리시트형 PDP 의 유효한 구동법의 제안은 없었다.
전술한 바와 같이, 어드레스와 메모리를 동일의 전극으로 행하는 종래의 구조의 3전극면 방전형 PDP 의 구동법에 있어서는, 전극에 복잡한 전압파형의 인가를 고속으로 행할 필요가 있고, 그러므로 회로코스트의 증가와 동작불안정이 문제이며, 그것이 표시장치의 실용화를 저해하는 요인의 하나였다. 또, 전술한 메모리시트형 PDP 의 유효한 구동법의 제안은 아직 이루어지고 있지 않았다.
따라서, 본 발명의 목적은 상기 종래 기술의 과제를 해소한 개선된 표시용 방전관의 구동방법을 제공하는 것이다.
좀 더 상세하게는, 본 발명의 목적은 새로운 구조로서 제안된 메모리시트형 PDP 의 구조적 특징을 살려서, 어드레스기간중에 메모리시트의 각 전극전위를 각각 일정전위로 유지하는 것만으로 메모리전극표면의 벽전하를 소거하거나 형성하거나 하는 방법을 제안하고, 간편하고 동작이 확실한 새로운 표시용 방전관의 구동방법을 실현하려고 하는 것이다.
본 발명의 또 다른 목적은 동작의 신뢰도가 높은 표시용 방전관의 구동방법을 제공하는 것이다.
본 발명의 제1 특징에 의하면, 단일 공통의 1쌍의 메모리용 전극판과, 이들과 독립된 어드레스용 XY 전극군을 가진 표시용 방전관의 구동방법에 있어서, 화면상의 전체 셀 또는 어드레스하려고 하는 라인상의 전체 셀의 상기 1쌍의 메모리 전극의 벽면에 균등하게 벽전하가 없는 상태에서 XY 전극군에 의한 어드레스방전을 행할 경우에, 어드레스전극의 저압측과는 방전을 일으키지 않는 범위로 유지하면서, 어드레스 기간중 상기 1쌍의 메모리전극의 전위를 어드레스방전에 의해 생기는 방전공간의 전위에 대해 한쪽 전위를 높게 하는 단계; 어드레스전극의 고압측과는 방전을 일으키지 않는 범위로 유지하면서, 상기 1쌍의 메모리전극의 다른쪽 전위를 상기 방전공간의 전위보다 낮게 하는 단계; 어드레스방전에 의해 생기는 하전입자를 부(負) 및 정(正)의 벽전하로서 화상에 대응한 위치의 셀에 선택적으로 축적하는 단계; 및 상기 벽전하의 존비(存非)를 위치정보로 하여 표시방전 즉 메모리방전을 계속적으로 일으키는 단계를 포함하는 표시용 방전관의 구동방법을 제공한다.
본 발명의 제2 특징에 의하면, 단일 공통의 1쌍의 메모리용 전극판과, 이들과 독립된 어드레스용 XY 전극군을 가진 표시용 방전관의 구동방법에 있어서, 화면상의 전체 셀 또는 어드레스하려고 하는 라인상의 전체 셀의 상기 1쌍의 메모리전극의 벽면에 균등하게 정 및 부의 벽전하가 존재하는 상태에서 XY 전극군에 의한 어드레스방전을 행할 경우에, 어드레스의 기간중 상기 1쌍의 메모리전극의 전위를 함께 어드레스방전에 의해 생기는 방전공간의 전위와 거의 같은 전위로 유지하는 단계; 상기 1쌍의 메모리전극의 벽면에 축적되는 벽전하를 어드레스방전에 의해 생기는 하전입자와의 재결합에 의해 화면에 대응하여 선택적으로 소거하는 단계; 및, 상기 벽전하의 존비를 위치정보로 하여 표시방전 즉 메모리방전을 계속적으로 일으키는 단계를 포함하는 표시용 방전관의 구동방법을 제공한다.
다음에, 본 발명의 실시예에 대하여 도면을 참조하여 상세히 설명한다.
메모리형 AC PDP 의 화면형성법에는 크게 분류하여 2종류가 있다. 즉, 화면전체가 비점등의 상태로부터 화면에 따라 필요한 셀을 점등시키는 경우와, 일단 표시화면에 관계 없이 전체 셀을 점등시켜 두고 불필요한 셀을 소등시키는 경우이다. 본 발명의 실시예 1은 전자에 적용되고, 실시예 2는 후자에 적용된다.
먼저, 본 발명의 실시예 1에 관한 구동법의 작용에 대하여 제4도, 제5도 및 제6도에 따라서 설명한다. 제4도, 제5도 및 제6도는 메모리시트형 PDP 의 하나의 셀의 단면을 도시한다. 그리고, 본 발명의 실시예 1의 구동법으로 이 PDP 를 구동하는 경우는, 메모리전극 A(3) 및 B(4)의 절연층 표면에는 벽전하(壁電荷)가 없는 것이 전제이므로, 구동에 있어서는 어드레스신호의 인가 이전에 소거방전을 행하는 등으로 벽전하가 제거된다. 이 벽전하제거의 방법에 관하여 본 발명과 직접 관계는 없으나, 예를 들면 전체 화면을 일제히 행하는 경우에는, 어드레스전극 X(1) 및 Y(2)에는 신호를 인가하지 않은 상태에서, 메모리전극 A(3) 및 B(4)간에 방전에 충분한 전압을 가하여 일제히 전체 셀에 방전을 일으키고, 그 후 즉시 메모리전극 A(3) 및 B(4)을 함께 방전공간전위와 동일전위로 유지하면, 벽전하는 소멸하고, 새로운 벽전하도 축적되지 않는다.
제4도는 벽전하가 없는 상태에서 메모리전극 A(3)이 방전공간전위보다 높은 전위, 예를 들면 방전공간전위를 약 100Ｖ 로 가정하여 약 150Ｖ 로, 또 메모리전극 B(4)은 방전공간전위보다 낮은 전위, 예를 들면 약 50Ｖ 로 유지되고, 어드레스전극 X(1) 및 어드레스전극 Y (2)에는 어드레스방전에 충분한 전위. 예를 들면 각각 200Ｖ 와 0Ｖ 가 주어져서, 곧 방전이 일어나려고 하는 순간의 상태를 도시한다.
제5도는 어드레스방전이 개시되고, 발생한 하전입자가 메모리전극 A(3) 및 B(4)에 대전(帶電)하여 벽전하를 형성한 상태를 도시한다. 즉, 상기의 전위배분에 의하여 메모리전극 A(3)에는 부(負)의 벽전하, 메모리전극 B(4)에는 정(正)의 벽전하가 형성된다.
이 후, 어드레스신호는 차례로 다음 셀로 이동하여 가지만, 그 동안 양 메모리전극전위는 같은 약 150Ｖ 및 약 50Ｖ 로 유지되고, 또 어드레스전극의 애노드측은 불필요한 방전이 일어나지 않는 바이어스전위, 예를 들면 약 100Ｖ 로 유지되므로, 다른 셀에의 어드레스신호전압이 어드레스전극의 애노드에 인가되어도, 이 벽전하는 그대로 유지된다.
제6도는 1화면의 어드레스가 끝나고, 메모리전극 A(3) 및 B(4)간에 메모리방전을 위한 유지펄스가 인가되어 있는 상태를 도시한다. 즉, 통상의 AC PDP 의 동작과 마찬가지로 유지펄스에 벽전하에 의한 전계가 중첩되는 셀은 방전하고, 어드레스되지 않고 벽전하의 축적이 없었던 셀은 방전하지 않는다.
다음에, 본 발명의 실시예 2에 관한 구동법의 작용에 대하여 제7도, 제8도 및 제9도에 따라서 설명한다. 이 방법으로 구동하는 경우는, 메모리전극 A(3) 및 B(4)의 절연층표면에는 균일하게 벽전하가 축적되어 있는 것이 전제이므로, 구동에 있어서는 어드레스신호의 인가 이전에 일단 전체 셀에 방전을 행하고, 벽전하를 형성하여 둔다.
이 벽전하형성의 방법은, 예를 들면 전체 화면을 일제히 행하는 경우에는 메모리전극 A(3) 및 B(4)간에 방전에 충분한 전압을 가하여 일제히 전체 셀에 방전을 일으키고, 그대로 그 전위를 유지하여 두면 된다. 그 후, 방전이 끝난 후에, 메모리전극 A(3) 및 B(4)을 모두 적당한 동일전위, 예를 들면 방전공간전위의 약 100Ｖ 로 유지해도, 역시 공간에는 하전입자가 존재하지 않으므로, 벽전하는 그대로 유지된다.
제7도는 벽전하가 축적되어 있는 상태에 메모리전극 A(3) 및 B(4)이 모두 약 100Ｖ 로 유지되고, 어드레스전극 X(1) 및 어드레스전극 Y(2)에는 어드레스방전에 충분한 전위, 예를 들면 각각 약 200Ｖ와 약 0Ｖ가 주어져서, 곧 방전이 일어나려고 하는 순간의 상태를 도시한다.
제8도는 어드레스방전이 개시되고, 발생한 하전입자가 메모리전극상의 벽전하와 재결합하여 벽전하를 소멸시키는 상태를 도시한다. 어드레스전극 X(1) 및 Y(2)의 전위는 모두 같은 바이어스전위 즉 약 100Ｖ 로 유지되어 있으나, 벽전하에 의해 메모리전극 A(3)의 표면은 그 보다 낮은 전위 예를 들면 50Ｖ 정도로, 또 메모리전극 B(4)의 표면은 그 보다 높은 예를 들면 약 150Ｖ 정도로 되어 있으므로, 방전한 공간의 정부(正負)의 하전입자는 상기 각각의 메모리전극 A(3) 및 B(4)에 끌려서, 그 표면에서 재결합을 일으키는 것이다. 이 후, 어드레스신호는 차례로 다음의 셀에 이동하지만, 그 동안 양 메모리전극전위는 같은 상태로 유지되므로, 새로운 방전이 일어나지 않는 한, 각 셀의 벽전하의 상태는 그대로 유지된다.
제9도는 1화면의 어드레스가 끝나고, 메모리전극 A(3) 및 B(4)간에 메모리방전을 위한 유지펄스가 인가되어 있는 상태를 도시한다. 즉, 통상의 AC PDP 의 동작과 마찬가지로 벽전하가 잔존하는 셀은 유지펄스에 벽전하에 의한 전계가 중첩되어 방전하지만, 벽전하가 소거된 제9도에 도시한 바와 같은 셀은 방전하지 않는다.
다음에, 본 발명의 실시예 1 및 실시예 2에 관한 실제의 구동의 실시예에 대하여 인가펄스의 타이밍차트인 제10도 및 제11도에 따라서 설명한다.
메모리형 AC PDP 의 어드레스방전으로부터 메모리방전으로 이행하는 타이밍에는 2종류가 있다. 통상은 어느 쪽이나 선순차(線順次) 방식으로 어드레스를 행하지만, 어드레스하고나서 바로 점등을 개시하는 경우와, 일단 위치정보로서 벽전하를 각 셀에 축적하여 1화면을 어드레스하여 끝내고나서 일제히 점등을 개시하는 방법이다. 이들 방법에 대하여, 본 발명의 실시예 1 및 실시예 2에 관한 어느 구동법을 적용해도 유효하지만, 설명을 간략하게 하기 위해 후자의 경우에 대하여 실시예의 설명을 한다.
제10도는 본 발명의 실시예 1의 구동법의 타이밍관계를 도시한다. 먼저, 본 발명과는 관계가 없으므로 도시하지 않으나, 어드레스에 앞서 화면 일제히 벽전하를 소거시키기 위해 리세트펄스를 인가하여 전체 셀이 일제히 방전을 일으킨다. 리세트펄스의 인가에는 여러 가지 방법이 고려되지만, 메모리전극 A(3) 및 B(4)간에 방전을 개시하기에 충분한 리세트펄스전압을 인가하고, 그러한 후 메모리전극 A(3) 및 B(4)을 대략 방전공간전위와 같은 레벨로 하면, 이미 설명한 바와 같은 벽전하는 소멸된다.
어드레스방전은 그 전극이 가스공간 중에 노출되어 있으므로, 통상의 DC 형 PDP 와 전혀 동일하게 선순차 구동으로 행해진다. 어드레스기간중은 메모리전극 A(3)이 방전공간전위보다 높은 전위, 예를 들면 방전공간전위를 약 100Ｖ 로 가정하여 약 150Ｖ 로, 또한 메모리전극 B(4)은 방전공간전위보다 낮은 전위, 예를 들면 50Ｖ 로 유지되고있으나, 어드레스방전의 개시에는 영향을 주지 않는다. 이 상태에서 어드레스방전이 일어나면, 발생된 하전입자는 메모리전극 A(3) 및 B(4)에 대전하여 벽전하를 형성한다.
즉, 상기 전위배분에 의해 메모리전극 A(3)에는 부의 벽전하, 메모리전극 B(4)에는 정의 벽전하가 형성된다. 이 어드레스동작은 선순차로 예를 들면 최상부의 라인으로부터 최하부의 라인까지 행해진다.
그런데, 상기 어드레스기간에 각 셀에는 화면정보에 따른 벽전하가 형성된다. 메모리기간에는 메모리전극 A(3) 및 B(4)간에 제10도와 같은 교류의 방전유지펄스를 인가하지만, 벽전하의 존비(存非)에 의해 방전유지펄스에 벽전하에 의한 전계가 중첩되는 셀은 방전하고, 어드레스되지 않고 벽전하가 축적되지 않은 셀은 방전하지 않는다.
이와 같이하여, 화면에는 화상정보에 따라 이 기간 방전이 지속된다.
제11도는 본 발명의 실시예 2의 PDP 구동법의 타이밍관계를 도시한다. 먼저, 본 발명과는 관계가 없으므로 도시하지 않으나, 어드레스에 앞서 화면 일제히 벽전하를 형성하도록 리세트펄스를 인가하여 전체 셀이 일제히 방전을 일으킨다. 리세트펄스의 인가에는 여러 가지 방법이 고려되지만, 메모리전극 A(3) 및 B(4)간에 방전을 개시하기에 충분한 리세트펄스전압을 인가하고, 리세트방전에 의한 하전입자가 방전공간에 존재하는 기간 그 전위를 그대로 유지하거나, 또는 메모리전극 A(3) 및 B(4)을 각각 최소한 방전공간전위보다 높은 전위와 낮은 전위, 예를 들면 약 150Ｖ 와 약 50Ｖ 로 하면 벽전하는 그대로 유지되고, 잠시의 시간경과 후, 하전입자가 방전공간에 존재하지 않게 되고나서 메모리전극 A(3) 및 B(4)의 전위를 모두 방전공간전위와 대략 같은 약 100Ｖ 로 해도, 각각의 벽전하는 그대로 유지된다.
이 상태에서, 상기와 마찬가지로 어드레스방전을 행하면, 어드레스방전에 의해 발생한 하전입자가 메모리전극 A(B) 및 B(4)의 벽면상의 벽전하와 재결합하여 이것을 소멸시킨다. 어드레스방전이 일어나지 않았던 셀의 벽전하는 그대로 남는다.
그런데, 상기 어드레스기간에 각 셀에는 화면정보에 따라 벽전하가 형성된다. 메모리기간에는 메모리전극 A(3) 및 B(4)간에 제11도와 같은 교류의 방전유지펄스를 인가하지만, 벽전하의 존비에 의해 방전유지펄스에 벽전하에 의한 전계가 중첩되는 셀은 방전하고, 벽전하가 소거된 셀은 방전하지 않는다. 이렇게 하여, 화면에는 화상정보에 따라 셀마다 메모리기간중 점등 비점등이 지속된다.
전술한 바와 같이, 상기 실시예 1 및 2는 모두 어드레스방전으로부터 메모리방전으로 이행하는 타이밍으로서, 일단 위치정보로서의 벽전하를 각 셀에 축적하여 1화면의 어드레스를 끝내고 나서 일제히 점등을 개시하는 방법에 대하여 본 발명의 구동법을 적용한 것이다. 한편, 어드레스방전으로부터 메모리방전에 연속하여 이행하는, 즉 라인순차로 메모리방전을 행하는 방법에 있어서도 본 발명의 기본적 구동법인 어드레스방전과 메모리전극 전위와의 관계가 전혀 같은 것은 물론이다. 단, 리세트는 라인마다 어드레스에 앞서 행해지므로, 리세트펄스는 메모리전극 A(3) 및 B(4)이 아니고, 어드레스전극 X(1) 및 Y(2)에 어드레스에 앞서 라인마다 선순차로 인가된다.
그런데, 상기 설명의 전위치(電位値)는 이해를 용이하게 하기 위해 가설정한 것이다. 예를 들면, 방전공간전위를 약 100Ｖ 로 가정하고 있으나, 이것은 가스조성, 가스압, 또는 전극재료 등에서 상이한 값을 나타내는 것은 물론이며, 또한 방전개시전압 및 바이어스전압을 각각 약 200Ｖ 및 약 100Ｖ 로 설정한 것도 마찬가지이다.
즉, 본 발명을 구성하는 요건은 어드레스방전의 기간중 메모리전극 A(3) 및 B(4)의 전위를 방전공간전위를 중심으로 하여 각각 고압측과 저압측에 유지하는가, 또는 메모리전극 A(3) 및 B(4)의 전위를 방전공간전위와 대략 같은 전위로 설정하는가에 따라서 벽전하를 형성 또는 소거하려고 하는 것이다. 말할 것도 없이, 고압측, 저압측, 각각의 상한 및 하한은 어드레스전극 X(1) 또는 Y(2)간에서 불필요한 방전을 일으키지 않는 범위로 설정된다.
종래의 기술에서는, 어드레스라인에 어드레스신호전압과 메모리전압을 엄격한 타이밍으로 고속으로 인가하지 않으면 안되고, 구동 회로 코스트저감의 저해로 되어 왔으나, 본 발명에 의해 어드레스와 메모리의 동작이 완전히 분리되므로, 동작이 안정되고, 더욱이 동작이 현저하게 저속화되므로, 구동회로 코스트가 대폭 저감된다.
첨부도면을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하였으나, 본 발명은 전술한 구체적인 실시예에 한정되지 않으며, 다음의 특허청구의 범위에 정의된 바와 같은 본 발명의 기술적 사상이나 범위를 일탈하지 않고, 이 기술분야에 숙련된 사람은 여러 가지 변형 및 변경을 가할 수 있다는 것을 알 수 있다.

Claims (2)

  1. 단일 공통의 1쌍의 메모리용 전극판과, 이들과 독립된 어드레스용 XY 전극군을 가진 표시용 방전관의 구동방법에 있어서, 화면상의 전체 셀 또는 어드레스하려고 하는 라인상의 전체 셀의 상기 1쌍의 메모리 전극의 벽면에 균등하게 벽전하가 없는 상태에서 XY 전극군에 의한 어드레스방전을 행할 경우에, 어드레스전극의 저압측과는 방전을 일으키지 않는 범위로 유지하면서, 어드레스 기간중 상기 1쌍의 메모리전극의 전위를 어드레스방전에 의해 생기는 방전공간의 전위에 대해 한쪽 전위를 높게 하는 단계; 어드레스전극의 고압측과는 방전을 일으키지 않는 범위로 유지하면서, 상기 1쌍의 메모리전극의 다른쪽 전위를 상기 방전공간의 전위보다 낮게 하는 단계; 어드레스방전에 의해 생기는 하전입자를 부(負) 및 정(正)의 벽전하로서 화상에 대응한 위치의 셀에 선택적으로 축적하는 단계; 및 상기 벽전하의 존비(存非)를 위치정보로 하여 표시방전 즉 메모리방전을 계속적으로 일으키는 단계를 포함하는 표시용 방전관의 구동방법.
  2. 단일 공통의 1쌍의 메모리용 전극판과, 이들과 독립된 어드레스용 XY 전극군을 가진 표시용 방전관의 구동방법에 있어서, 화면상의 전체 셀 또는 어드레스하려고 하는 라인상의 전체 셀의 상기 1쌍의 메모리전극의 벽면에 균등하게 정 및 부의 벽전하가 존재하는 상태에서 XY 전극군에 의한 어드레스방전을 행할 경우에, 어드레스의 기간중 상기 1쌍의 메모리전극의 전위를 함께 어드레스방전에 의해 생기는 방전공간의 전위와 거의 같은 전위로 유지하는 단계; 상기 1쌍의 메모리전극의 벽면에 축적되는 벽전하를 어드레스방전에 의해 생기는 하전입자와의 재결합에 의해 화면에 대응하여 선택적으로 소거하는 단계; 및, 상기 벽전하의 존비를 위치정보로 하여 표시방전 즉 메모리방전을 계속적으로 일으키는 단계를 포함하는 표시용 방전관의 구동방법.
KR1019930017370A 1992-09-29 1993-09-01 표시용 방전관의 구동방법 KR100292190B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP92-300,266 1992-09-29
JP4300266A JP2650013B2 (ja) 1992-09-29 1992-09-29 表示用放電管の駆動方法

Publications (2)

Publication Number Publication Date
KR940007943A KR940007943A (ko) 1994-04-28
KR100292190B1 true KR100292190B1 (ko) 2001-06-01

Family

ID=17882721

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930017370A KR100292190B1 (ko) 1992-09-29 1993-09-01 표시용 방전관의 구동방법

Country Status (6)

Country Link
US (1) US5420601A (ko)
EP (1) EP0590798B1 (ko)
JP (1) JP2650013B2 (ko)
KR (1) KR100292190B1 (ko)
CA (1) CA2105111C (ko)
DE (1) DE69310305T2 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2149289A1 (en) * 1994-07-07 1996-01-08 Yoshifumi Amano Discharge display apparatus
JPH10187091A (ja) * 1996-12-25 1998-07-14 Nec Corp 面放電型プラズマディスプレイ
WO2000043120A1 (en) 1999-01-22 2000-07-27 The Dow Chemical Company Surface modified divinylbenzene resin having a hemocompatible coating
JP2002287694A (ja) * 2001-03-26 2002-10-04 Hitachi Ltd プラズマディスプレイパネルの駆動方法、駆動回路及び画像表示装置
DE10261910A1 (de) * 2002-12-30 2004-07-15 Polymerics Gmbh Adsorbermaterial für Blut-, Blutplasma- und Albuminreinigungsverfahren
KR100647588B1 (ko) * 2003-10-29 2006-11-17 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 이를 구비한 평판 표시 장치
KR100615200B1 (ko) * 2003-12-22 2006-08-25 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR100603333B1 (ko) * 2004-03-18 2006-07-20 삼성에스디아이 주식회사 가변 유지펄스 주기를 적용한 디스플레이 패널구동방법 및디스플레이 패널
KR100647596B1 (ko) * 2004-03-25 2006-11-17 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR100581905B1 (ko) * 2004-03-25 2006-05-22 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR100669713B1 (ko) * 2004-03-26 2007-01-16 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR100696468B1 (ko) * 2004-04-08 2007-03-19 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR100581909B1 (ko) * 2004-04-09 2006-05-22 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR100647601B1 (ko) * 2004-04-09 2006-11-23 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR100918410B1 (ko) * 2004-04-12 2009-09-24 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR20050101431A (ko) * 2004-04-19 2005-10-24 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR20050105411A (ko) * 2004-05-01 2005-11-04 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR20050107050A (ko) * 2004-05-07 2005-11-11 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR100563071B1 (ko) * 2004-07-10 2006-03-24 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동방법
KR100730130B1 (ko) * 2005-05-16 2007-06-19 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR100795785B1 (ko) * 2005-11-24 2008-01-21 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR100757573B1 (ko) * 2005-11-25 2007-09-10 엘지전자 주식회사 플라즈마 디스플레이 패널

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3753041A (en) * 1970-11-18 1973-08-14 Sperry Rand Corp Digitally addressable gas discharge display apparatus
US3781587A (en) * 1972-12-01 1973-12-25 Sperry Rand Corp Gas discharge display apparatus
US4329616A (en) * 1979-12-31 1982-05-11 Burroughs Corporation Keep-alive electrode arrangement for display panel having memory
US4315259A (en) * 1980-10-24 1982-02-09 Burroughs Corporation System for operating a display panel having memory
JPS60221796A (ja) * 1984-04-18 1985-11-06 富士通株式会社 ガス放電パネルの駆動方法
JPH0634148B2 (ja) * 1986-07-22 1994-05-02 日本電気株式会社 プラズマデイスプレイ装置
EP0266462B1 (en) * 1986-11-04 1993-10-27 The Board Of Trustees Of The University Of Illinois Independent sustain and address plasma display panel
US5077553A (en) * 1988-01-19 1991-12-31 Tektronix, Inc. Apparatus for and methods of addressing data storage elements
JPH04216592A (ja) * 1990-12-18 1992-08-06 Ricoh Co Ltd 表示制御装置
JPH0770289B2 (ja) * 1991-11-29 1995-07-31 株式会社ティーティーティー 表示用放電管

Also Published As

Publication number Publication date
KR940007943A (ko) 1994-04-28
CA2105111A1 (en) 1994-03-30
EP0590798A1 (en) 1994-04-06
US5420601A (en) 1995-05-30
DE69310305T2 (de) 1997-10-09
EP0590798B1 (en) 1997-05-02
DE69310305D1 (de) 1997-06-05
CA2105111C (en) 2003-04-08
JP2650013B2 (ja) 1997-09-03
JPH06130913A (ja) 1994-05-13

Similar Documents

Publication Publication Date Title
KR100292190B1 (ko) 표시용 방전관의 구동방법
KR100306013B1 (ko) Ａｃ형 플라즈마 디스플레이 판넬
JP3692827B2 (ja) Ａｃ型プラズマディスプレイパネルの駆動方法
US4737687A (en) Method for driving a gas discharge panel
US6414653B1 (en) Driving system for a plasma display panel
US6608609B1 (en) Method for driving plasma display panel
KR100367899B1 (ko) Ａｃ 방전형 플라즈마 표시 패널 장치 및 그 구동 방법
KR100229980B1 (ko) 플라즈마 디스플레이패널의 구동방식
JP3324639B2 (ja) プラズマディスプレイパネルの駆動方法
JP2914494B2 (ja) 交流放電メモリ型プラズマディスプレイパネルの駆動方法
JPH09245627A (ja) ガス放電表示装置、その製造方法及びそのパネルの駆動方法
KR970077011A (ko) 고휘도, 고효율의 플라즈마 디스플레이 패널 및 플라즈마 디스플레이 패널의 구동방법
JPH11143425A (ja) Ａｃ型ｐｄｐの駆動方法
JP3028075B2 (ja) プラズマディスプレイパネルの駆動方法
JPH1091117A (ja) プラズマディスプレイパネルの駆動方法
US6331842B1 (en) Method for driving a plasma display panel
JP3156258B2 (ja) ガス放電表示素子の駆動方法
JPH09251841A (ja) プラズマディスプレイパネルの製造方法及びプラズマディスプレイ装置
JPH10177363A (ja) プラズマディスプレイパネルの駆動方法
KR100554415B1 (ko) 플라즈마 표시 패널 구동장치
JP2773491B2 (ja) プラズマディスプレイパネルの駆動方法
JP3872551B2 (ja) プラズマディスプレイパネル及びその駆動方法
JP3492889B2 (ja) プラズマディスプレイパネルの駆動方法
JPH11219150A (ja) Ａｃ型プラズマディスプレイパネルの駆動方法
KR100349920B1 (ko) 플라즈마 표시패널의 구동방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
N231 Notification of change of applicant
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060125

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee