KR100757573B1 - 플라즈마 디스플레이 패널 - Google Patents

플라즈마 디스플레이 패널 Download PDF

Info

Publication number
KR100757573B1
KR100757573B1 KR1020050113831A KR20050113831A KR100757573B1 KR 100757573 B1 KR100757573 B1 KR 100757573B1 KR 1020050113831 A KR1020050113831 A KR 1020050113831A KR 20050113831 A KR20050113831 A KR 20050113831A KR 100757573 B1 KR100757573 B1 KR 100757573B1
Authority
KR
South Korea
Prior art keywords
electrode
sustain
scan
area
partition wall
Prior art date
Application number
KR1020050113831A
Other languages
English (en)
Other versions
KR20070055295A (ko
Inventor
박기락
유성환
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050113831A priority Critical patent/KR100757573B1/ko
Priority to US11/276,697 priority patent/US7400092B2/en
Priority to EP06005111.7A priority patent/EP1791155B1/en
Priority to CN200610064839A priority patent/CN100590775C/zh
Publication of KR20070055295A publication Critical patent/KR20070055295A/ko
Application granted granted Critical
Publication of KR100757573B1 publication Critical patent/KR100757573B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/36—Spacers, barriers, ribs, partitions or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/32—Disposition of the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/32—Disposition of the electrodes
    • H01J2211/326—Disposition of electrodes with respect to cell parameters, e.g. electrodes within the ribs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J2211/36—Spacers, barriers, ribs, partitions or the like
    • H01J2211/361—Spacers, barriers, ribs, partitions or the like characterized by the shape
    • H01J2211/365—Pattern of the spacers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 스캔 전극(Y) 및/또는 서스테인 전극(Z)과 격벽이 중첩(Overlap)된 플라즈마 디스플레이 패널(Plasma Display Panel)에 관한 것으로, 본 발명은 서스테인 전극과 격벽이 중첩되는 면적을 스캔 전극과 격벽이 중첩되는 면적보다 더 게 함으로써, 하나의 방전 셀 내에서 스캔 전극의 면적을 서스테인 전극의 면적보다 더 넓게 하여 어드레스 방전을 더욱 안정시킬 수 있는 효과가 있다.
이러한, 본 발명의 플라즈마 디스플레이 패널은, 스캔 전극과 서스테인 전극이 형성되는 전면 기판과, 전면 기판과 대항되는 방향에 배치되는 후면 기판 및 전면 기판과 후면 기판의 사이에서 방전 셀을 구획하기 위한 격벽을 포함하고, 이때 격벽과 스캔 전극이 중첩(Overlap)되는 면적은, 격벽과 서스테인 전극이 중첩되는 면적과 다른 것을 특징으로 한다.

Description

플라즈마 디스플레이 패널{Plasma Display Panel}
도 1은 본 발명의 플라즈마 디스플레이 패널의 구조에 대해 설명하기 위한 도.
도 2는 본 발명의 플라즈마 디스플레이 패널에서 스캔 전극, 서스테인 전극 및 격벽의 관계를 보다 상세히 설명하기 위한 도.
도 3은 본 발명의 플라즈마 디스플레이 패널의 단면의 구조를 설명하기 위한 도.
도 4a 내지 도 4b는 서스테인 전극과 격벽이 중첩되는 면적을 스캔 전극과 격벽이 중첩되는 면적보다 더 넓게 하는 이유에 대해 설명하기 위한 도.
도 5는 격벽에 채널이 형성된 본 발명의 플라즈마 디스플레이 패널을 설명하기 위한 도.
<도면의 주요 부분에 대한 부호의 설명>
100 : 전면 패널 101 : 전면 기판
102 : 스캔 전극 103 : 서스테인 전극
104 : 상부 유전체 층 105 : 보호 층
110 : 후면 패널 111 : 후면 기판
112 : 격벽 113 : 어드레스 전극
114 : 형광체 층 115 : 하부 유전체 층
a : 투명 전극 b : 버스 전극
본 발명은 플라즈마 디스플레이 패널(Plasma Display Panel)에 관한 것으로, 보다 상세하게는 스캔 전극(Y) 및/또는 서스테인 전극(Z)과 격벽이 중첩(Overlap)된 플라즈마 디스플레이 패널에 관한 것이다.
일반적으로 플라즈마 디스플레이 패널은 전면 패널과 후면 패널 사이에 형성된 격벽이 하나의 방전 셀을 이루는 것으로, 각 방전 셀 내에는 네온(Ne), 헬륨(He) 또는 네온 및 헬륨의 혼합기체(Ne+He)와 같은 주 방전 기체와 소량의 크세논(Xe)을 함유하는 불활성 가스가 충진되어 있다. 이러한 방전 셀들이 복수개가 모여 하나의 픽셀(Pixel)을 이룬다. 예컨대 적색(Red, R) 방전 셀, 녹색(Green, G) 방전 셀, 청색(Blue, B) 방전 셀이 모여 하나의 픽셀을 이루는 것이다.
그리고 이러한 플라즈마 디스플레이 패널은 고주파 전압에 의해 방전이 될 때, 불활성 가스는 진공자외선(Vacuum Ultraviolet rays)을 발생하고 격벽 사이에 형성된 형광체를 발광시켜 화상이 구현된다. 이와 같은 플라즈마 디스플레이 패널은 얇고 가벼운 구성이 가능하므로 차세대 표시장치로서 각광받고 있다.
이러한 플라즈마 디스플레이 패널은 이미 설명한 바와 같이 방전 셀 내에서 방전을 발생시켜 화상을 표시한다. 예를 들면, 리셋 방전, 어드레스 방전, 서스테 인 방전을 발생시키는데, 여기서, 어드레스 방전은 복수의 방전 셀 중에서 영상을 표시하기 위한 주 방전인 서스테인 방전을 발생시킬 방전 셀을 선택하기 위한 방전이다.
한편, 종래의 플라즈마 디스플레이 패널에서는 전술한 바와 같이 서스테인 방전을 발생시킬 방전 셀을 선택하기 위한 어드레스 방전이 약하게 발생하는 문제점이 있다.
이에 따라 종래의 플라즈마 디스플레이 패널에서는 서스테인 방전이 발생되어야 할 방전 셀에서 서스테인 방전이 발생하지 않아 구현되는 영상의 화질이 악화되거나, 심지어는 영상이 구현되지 않는 등의 문제점이 있다.
상술한 문제점을 해결하기 위해 본 발명은 스캔 전극, 서스테인 전극 및 격벽을 개선하여 어드레스 방전을 안정시키는 플라즈마 디스플레이 패널을 제공하는데 그 목적이 있다.
상술한 목적을 이루기 위한 본 발명의 플라즈마 디스플레이 패널은, 스캔 전극과 서스테인 전극이 형성되는 전면 기판과, 상기 전면 기판과 대항되는 방향에 배치되는 후면 기판 및 상기 전면 기판과 후면 기판의 사이에서 방전 셀을 구획하기 위한 격벽을 포함하고, 이때 상기 격벽과 스캔 전극이 중첩(Overlap)되는 면적은, 상기 격벽과 서스테인 전극이 중첩되는 면적과 다른 것을 특징으로 한다.
또한, 상기 격벽과 스캔 전극이 중첩되는 면적은 상기 격벽과 서스테인 전극이 중첩되는 면적보다 더 좁은 것을 특징으로 한다.
또한, 상기 격벽과 서스테인 전극이 중첩되는 면적은 상기 격벽과 스캔 전극이 중첩되는 면적의 110%이상 200%이하인 것을 특징으로 한다.
또한, 상기 격벽에 의해 구획되는 방전 셀 내에서는 상기 스캔 전극의 면적이 상기 서스테인 전극의 면적보다 더 넓은 것을 특징으로 한다.
또한, 상기 스캔 전극의 폭과 상기 서스테인 전극의 폭은 대략 동일한 것을 특징으로 한다.
또한, 두 개의 상기 스캔 전극 및 두 개의 상기 서스테인 전극은 각각 서로 인접하는 것을 특징으로 한다.
또한, 상기 격벽에는 서로 인접하는 두 개의 상기 스캔 전극의 사이 및 서로 인접하는 두 개의 상기 서스테인 전극의 사이에서 각각 상기 스캔 전극 및 서스테인 전극의 진향방향으로 소정 폭의 채널이 형성되는 것을 특징으로 한다.
또한, 상기 스캔 전극 및 서스테인 전극은 각각 투명 전극과, 상기 투명 전극 상의 일부에 형성되는 버스 전극 및 상기 버스 전극과 상기 투명 전극에 형성되는 블랙 층을 포함하고, 서로 인접하는 두 개의 상기 스캔 전극 및 서스테인 전극은 각각 하나의 블랙 층을 공통 사용하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 플라즈마 디스플레이 패널을 상세히 설명한다.
도 1은 본 발명의 플라즈마 디스플레이 패널의 구조에 대해 설명하기 위한 도면이다.
도 1을 살펴보면, 본 발명의 플라즈마 디스플레이 패널은 화상이 디스플레이 되는 표시 면인 전면 기판(101)에 스캔 전극(102, Y)과 서스테인 전극(103, Z)이 형성된 전면 패널(100) 및 배면을 이루는 후면 기판(111) 상에 전술한 스캔 전극(102, Y) 및 서스테인 전극(103, Z)과 교차되도록 복수의 어드레스 전극(113, X)이 배열된 후면 패널(110)이 일정거리를 사이에 두고 평행하게 결합된다.
전면 패널(100)은 하나의 방전 공간, 즉 방전 셀에서 상호 방전시키고 방전 셀의 발광을 유지하기 위한 스캔 전극(102, Y) 및 서스테인 전극(103, Z), 즉 투명한 ITO 물질로 형성된 투명 전극(a)과 금속재질로 제작된 버스 전극(b)을 포함하는 스캔 전극(102, Y) 및 서스테인 전극(103, Z)을 포함한다. 스캔 전극(102, Y) 및 서스테인 전극(103, Z)은 방전 전류를 제한하며 전극 쌍 간을 절연시켜주는 하나 이상의 상부 유전체 층(104)에 의해 덮혀지고, 상부 유전체 층(104) 상면에는 방전 조건을 용이하게 하기 위하여 소정의 보호 물질, 바람직하게는 산화마그네슘(MgO)을 증착한 보호 층(105)이 형성된다.
후면 패널(110)은 복수개의 방전 공간 즉, 방전 셀을 구획하기 위한 스트라이프 타입(또는 웰 타입)의 격벽(112)을 포함한다. 또한, 후면 패널(110)에는 어드레스 방전을 수행하여 진공자외선을 발생시키는 다수의 어드레스 전극(113, X)이 격벽(112)에 대해 평행하게 배치된다. 후면 패널(110)의 상측면에는 어드레스 방전 시 화상표시를 위한 가시광선을 방출하는 형광체(114), 바람직하게는 적색(Red, R), 녹색(Green, G), 청색(Blue, B) 형광체가 각각 도포된다. 또한, 어드레스 전극(113, X)과 형광체(114) 사이에는 어드레스 전극(113, X)을 보호하기 위한 하부 유 전체 층(115)이 형성된다.
여기 도 1에서는 본 발명이 적용될 수 있는 플라즈마 디스플레이 패널의 일례만을 도시하고 설명한 것으로써, 본 발명이 여기 도 1의 구조의 플라즈마 디스플레이 패널에 한정되는 것은 아님을 밝혀둔다. 예를 들면, 여기 도 1에서는 상부 유전체 층(104)은 하나의 층(Layer)으로 이루어진 것만을 도시하고 있지만, 이러한 상부 유전체 층(104)은 복수의 층으로 이루어지는 것도 가능한 것이다.
이러한 도 1의 설명을 고려할 때, 본 발명이 적용될 수 있는 플라즈마 디스플레이 패널은 구동 전압을 공급하기 위한 스캔 전극(102, Y), 서스테인 전극(103, Z)이 전면 기판(101) 상에 형성되고, 어드레스 전극(113, X)은 후면 기판(111) 상에 형성되고, 이러한 전면 기판(101)과 후면 기판(111) 사이에 격벽(112)이 형성되는 것이고, 그 이외의 조건은 무방한 것이다.
이러한, 본 발명의 플라즈마 디스플레이 패널에서 스캔 전극(102, Y), 서스테인 전극(103, Z) 및 격벽(112) 간의 관계를 첨부된 도 2를 참조하여 살펴보면 다음과 같다.
도 2는 본 발명의 플라즈마 디스플레이 패널에서 스캔 전극, 서스테인 전극 및 격벽의 관계를 보다 상세히 설명하기 위한 도면이다.
도 2를 살펴보면, 격벽(112)과 스캔 전극(102)이 중첩(Overlap)되는 부분(200a)의 면적이, 격벽(112)과 서스테인 전극(103)이 중첩되는 부분(200b)의 면적과 다르다.
여기, 도 2에는 스캔 전극(102)과 서스테인 전극(103)이 각각 투명 전극(a) 과 버스 전극(b)을 포함하고, 이러한 스캔 전극(102)과 서스테인 전극(103)에 나란하게 격벽(112)이 배치되는데, 여기서 격벽(112)이 가리는 서스테인 전극(103)의 일부(200b)의 면적이 격벽(112)이 가리는 스캔 전극(102)의 일부(200a)의 면적보다 더 넓은 것이다.
여기, 도 2에서는 격벽(112)이 스캔 전극(102)과 서스테인 전극(103)에 나란한 형태인 것만을 도시하고 설명하고 있지만, 스캔 전극(102)과 서스테인 전극(103)에 교차하는 방향으로 더 형성될 수도 있는 것이다. 다만, 설명의 편의를 위해서 여기서는 스캔 전극(102)과 서스테인 전극(103)에 나란한 형태의 격벽(112)만을 도시하고 설명하는 것이다.
이러한, 본 발명의 플라즈마 디스플레이 패널의 구조를 더욱 명확히 하기 위해 본 발명의 플라즈마 디스플레이 패널의 단면의 구조를 첨부된 도 3을 참조하여 살펴보면 다음과 같다.
도 3은 본 발명의 플라즈마 디스플레이 패널의 단면의 구조를 설명하기 위한 도면이다.
도 3을 살펴보면, 스캔 전극(102)과 서스테인 전극(103)이 형성되는 전면 기판(101)과 후면 기판(111) 사이에서 격벽(112)이 방전 셀을 구획하는 구조가 나타나 있다.
여기서, 스캔 전극(102)과 격벽(112)은 일정부분(d1) 중첩되고, 아울러 서스테인 전극(103)과 격벽(112)도 일정부분(d2) 중첩된다. 이때, 전술한 스캔 전극(102)과 격벽(112)이 중첩되는 일정부분(d1)의 폭은, 서스테인 전극(103)과 격벽 (112)이 중첩되는 일정부분(d2)의 폭보다 더 긴 것이다.
여기서, 스캔 전극(102)의 길이와 서스테인 전극(103)의 길이가 동일하다고 가정하면, 스캔 전극(102)과 격벽(112)이 중첩되는 부분의 넓이가 서스테인 전극(103)과 격벽(112)이 중첩되는 부분의 넓이보다 더 좁게 되는 것이다.
이와 같이, 서스테인 전극(103)과 격벽(112)이 중첩되는 면적을 스캔 전극(102)과 격벽(112)이 중첩되는 면적보다 더 크게 하는 이유는 어드레스 방전을 안정시키기 위해서이다.
이에 대해 첨부된 도 4a 내지 도 4b를 참조하여 살펴보면 다음과 같다.
도 4a 내지 도 4b는 서스테인 전극과 격벽이 중첩되는 면적을 스캔 전극과 격벽이 중첩되는 면적보다 더 넓게 하는 이유에 대해 설명하기 위한 도면이다.
먼저, 도 4a를 살펴보면, 서스테인 전극(103)과 격벽(112)이 중첩되는 면적(B)이 스캔 전극(102)과 격벽(112)이 중첩되는 면적(A)보다 더 넓어짐에 따라, 하나의 방전 셀 내에서 스캔 전극(102)과 어드레스 전극(113)이 중첩되는 면적(C)의 넓이가 서스테인 전극(103)과 어드레스 전극(113)이 중첩되는 면적(D)에 비해 상대적으로 넓게 된다. 이러한 구조가 도 4b에 나타나 있다.
도 4b를 살펴보면, 서스테인 전극(103)과 격벽(112)이 중첩되는 면적(B)이 스캔 전극(102)과 격벽(112)이 중첩되는 면적(A)보다 더 넓어짐에 따라, 격벽(112)에 의해 구획된 하나의 방전 셀 내에서 스캔 전극(102)의 면적(E)의 넓이가 서스테인 전극(103)의 면적(F)의 넓이 보다 더 넓어짐을 알 수 있다.
한편, 서스테인 방전을 발생시키는 방전 셀을 선택하기 위한 어드레스 방전 은 스캔 전극(102)과 어드레스 전극(113) 사이에서 발생하게 된다. 더욱 상세하게는 스캔 전극(102)으로 스캔 펄스가 공급되고, 어드레스 전극(113)으로 데이터 펄스가 공급되면, 이러한 스캔 펄스와 데이터 펄스 간의 전압 차이로 인해 스캔 전극(102)과 어드레스 전극(113)의 사이에서 어드레스 방전이 발생하는 것이다.
여기서, 하나의 방전 셀 내에서 스캔 전극(102)과 어드레스 전극(113)이 중첩되는 면적(C)의 넓이가 상대적으로 증가하게 되면, 어드레스 방전을 발생시키기 위한 스캔 펄스와 데이터 펄스가 공급될 때, 스캔 전극(102) 및 어드레스 전극(113) 상에 상대적으로 많은 양의 벽 전하(Wall Charge)들이 생성되게 된다.
그러면, 종래와 동일한 전압 및 펄스폭의 스캔 펄스와 데이터 펄스가 공급되더라도, 종래에 비해 상대적으로 강하고, 안정된 어드레스 방전이 발생하는 것이다.
다른 관점에서 설명하면, 스캔 전극(102)의 폭(W1)과 서스테인 전극(103)의 폭(W2)이 동일하더라도, 서스테인 전극(103)과 격벽(112)이 중첩되는 면적(B)이 스캔 전극(102)과 격벽(112)이 중첩되는 면적(A)보다 더 넓도록 전면 기판(미도시)과 후면 기판(미도시)을 배치하게 되면 스캔 전극(102)의 폭(W1)이 및 서스테인 전극(103)의 폭(W2)보다 더 넓게 변경하지 않아도 더욱 강하고 안정된 어드레스 방전을 발생시킬 수 있게 되는 것이다.
이를 고려할 때, 스캔 전극(102)의 폭(W1)과 서스테인 전극(103)의 폭(W2)은 대략 동일한 것이 바람직한 것이다.
여기서, 더욱 바람직하게는 격벽(112)과 서스테인 전극(113)이 중첩되는 면적(B)은 격벽(112)과 스캔 전극(102)이 중첩되는 면적(A)의 110%이상 200%이하인 것이 바람직하다. 즉, 격벽(112)과 스캔 전극(102)이 중첩되는 면적(A)이 1000㎛2이라고 가정하면, 격벽(112)과 서스테인 전극(113)이 중첩되는 면적(B)은 1100㎛2이상 2000㎛2이하인 것이다.
이와 같이, 격벽(112)과 서스테인 전극(113)이 중첩되는 면적(B)을 격벽(112)과 스캔 전극(102)이 중첩되는 면적(A)의 110%이상으로 설정하는 이유는, 격벽(112)과 서스테인 전극(113)이 중첩되는 면적(B)을 격벽(112)과 스캔 전극(102)이 중첩되는 면적(A)의 110%미만인 경우에는 어드레스 방전이 충분히 강하며 안정되지 않기 때문이다.
아울러, 격벽(112)과 서스테인 전극(113)이 중첩되는 면적(B)을 격벽(112)과 스캔 전극(102)이 중첩되는 면적(A)의 200%이하로 설정하는 이유는, 격벽(112)과 서스테인 전극(113)이 중첩되는 면적(B)을 격벽(112)과 스캔 전극(102)이 중첩되는 면적(A)의 200%초과인 경우에는 하나의 방전 셀 내에서 스캔 전극(102)의 넓이가 서스테인 전극(103)의 넓이보다 과도하게 넓어짐으로 인해, 스캔 전극(102)과 서스테인 전극(103)간의 방전 시, 예컨대 서스테인 방전 시 벽 전하들이 스캔 전극(102)쪽에 과도하게 편중되고, 이에 따라 방전이 불안정해지기 때문이다.
한편, 본 발명의 플라즈마 디스플레이 패널의 방전 효율의 증가를 위해 격벽의 일부에 소정 폭을 갖는 채널(Channel)을 형성할 수 있는데, 이에 대해 첨부된 도 5를 참조하여 살펴보면 다음과 같다.
도 5는 격벽에 채널이 형성된 본 발명의 플라즈마 디스플레이 패널을 설명하기 위한 도면이다.
도 5를 살펴보면, 스캔 전극(102)과 서스테인 전극(103)의 배치 관계를 고려할 때, 두 개의 스캔 전극(102) 및 두 개의 서스테인 전극(103)은 각각 서로 인접하고 있는 것을 확인할 수 있다.
즉, 본 발명의 플라즈마 디스플레이 패널은 스캔 전극(102), 스캔 전극(102), 서스테인 전극(103), 서스테인 전극(103)의 순서인 전극 배열 구조를 갖는다.
여기서, 격벽(112)으로 구획되는 하나의 방전 셀을 부호 510번으로 표시하였다.
또한, 서로 인접하는 두 개의 스캔 전극(102)의 사이 및 서로 인접하는 두 개의 서스테인 전극(103)의 사이에는 격벽(112)에 각각 스캔 전극 및 서스테인 전극의 진향방향으로 소정 폭(W1, W2)의 채널(520a, 520b)이 형성된다.
보다 상세히 말하면, 격벽(112)에는 서로 인접하는 두 개의 스캔 전극(102)의 사이에서 소정 폭(W1)의 부호 520a의 채널이 형성되고, 또한 두 개의 서스테인 전극(103)의 사이에서 소정 폭(W2)의 부호 520b의 채널이 형성된다.
이와 같이, 격벽(112)에 스캔 전극(102) 및 서스테인 전극(103)의 진행방향으로 소정 폭의 채널을 형성하는 이유는 본 발명의 플라즈마 디스플레이 패널의 전체 정전 용량(Capacitance) 값을 낮춤으로써, 본 발명의 플라즈마 디스플레이 패널의 방전 효율을 증가시키기 위해서이다.
한편, 전술한 바와 같이 스캔 전극(102) 및 서스테인 전극(103)은 각각 투명 전극(a)과 버스 전극(b)을 포함하고 있다.
여기서, 투명 전극(b)은 투명한 금속성 재질, 예컨대 ITO재질로 이루어져 플라즈마 디스플레이 패널에서 발생하는 가시 광의 투과도를 높이지만, 전기 전도도가 상대적으로 낮아 방전의 효율을 낮추는 원인이 된다.
이러한, 방전 효율이 감소되는 문제를 해결하기 위해 투명 전극(a) 상에 전기 전도도가 상대적으로 높은 재질로 버스 전극(b)을 형성하는 것이다. 예를 들면, 버스 전극(b)은 은(Ag)재질로 이루어진다.
그러나, 이러한 버스 전극(b)은 불투명하고, 아울러 광을 반사하는 성질을 갖기 때문에, 버스 전극(b)에 의해 반사된 광이 플라즈마 디스플레이 패널의 외부로 방출되게 된다.
이러한 반사광은 화질을 저하시키는 원인이 되기 때문에, 투명 전극(a)과 버스 전극(b) 사이에 블랙 층을 더 포함시켜 반사광의 방출을 방지한다.
아울러, 본 발명의 플라즈마 디스플레이 패널에서는 서로 인접하는 두 개의 스캔 전극(102) 및 서스테인 전극은 각각 하나의 블랙 층을 공통 사용한다.
예를 들면, 서로 인접하는 두 개의 스캔 전극(102)은 부호 500a의 블랙 층을 공통사용하고, 서로 인접하는 두 개의 서스테인 전극(103)은 부호 500b의 블랙 층을 공통 사용한다.
이렇게, 블랙 층(500a, 500b)을 공통 사용하게 되면, 블랙 층(500a, 500b)의 제조 공정을 단순화할 수 있다. 또한, 이러한 블랙 층(500a, 500b)이 스캔 전극 (102) 및 서스테인 전극(103)의 버스 전극(b)에서 반사되는 반사광의 방출을 방지하게 될 뿐만 아니라, 격벽(112) 사이에 형성되는 채널(520a, 520b)가릴 수 있게 되어 본 발명의 플라즈마 디스플레이 패널의 콘트라스트(Contrast) 특성을 향상시키게 된다.
이상과 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
이상에서 상세히 설명한 바와 같이, 본 발명은 서스테인 전극과 격벽이 중첩되는 면적을 스캔 전극과 격벽이 중첩되는 면적보다 더 크게 함으로써, 하나의 방전 셀 내에서 스캔 전극의 면적을 서스테인 전극의 면적보다 더 넓게 하여 어드레스 방전을 더욱 안정시킬 수 있는 효과가 있다.

Claims (8)

  1. 스캔 전극과 서스테인 전극이 형성되는 전면 기판;
    상기 전면 기판과 대항되는 방향에 배치되는 후면 기판; 및
    상기 전면 기판과 상기 후면 기판의 사이에서 방전 셀을 구획하기 위한 격벽;
    을 포함하고,
    상기 격벽과 상기 스캔 전극이 중첩(Overlap)되는 면적은, 상기 격벽과 상기 서스테인 전극이 중첩되는 면적보다 좁은 것을 특징으로 하는 플라즈마 디스플레이 패널.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 격벽과 상기 서스테인 전극이 중첩되는 면적은 상기 격벽과 상기 스캔전극이 중첩되는 면적의 110%이상 200%이하인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  4. 제 1 항에 있어서,
    상기 격벽에 의해 구획되는 방전 셀 내에서는
    상기 스캔 전극의 면적이 상기 서스테인 전극의 면적보다 더 넓은 것을 특징으로 하는 플라즈마 디스플레이 패널.
  5. 제 1 항에 있어서,
    상기 스캔 전극의 폭과 상기 서스테인 전극의 폭은 동일한 것을 특징으로 하는 플라즈마 디스플레이 패널.
  6. 제 1 항에 있어서,
    두 개의 상기 스캔 전극 및 두 개의 상기 서스테인 전극은 각각 서로 인접하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  7. 제 6 항에 있어서,
    상기 격벽에는 서로 인접하는 두 개의 상기 스캔 전극의 사이 및 서로 인접하는 두 개의 상기 서스테인 전극의 사이에서 각각 상기 스캔 전극 및 서스테인 전극의 진향방향으로 채널이 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  8. 제 7 항에 있어서,
    상기 스캔 전극 및 서스테인 전극은 각각 투명 전극;
    상기 투명 전극 상의 일부에 형성되는 버스 전극; 및
    상기 버스 전극과 상기 투명 전극에 형성되는 블랙 층;
    을 포함하고,
    서로 인접하는 두 개의 상기 스캔 전극 및 서스테인 전극은 각각 하나의 블랙 층을 공통 사용하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
KR1020050113831A 2005-11-25 2005-11-25 플라즈마 디스플레이 패널 KR100757573B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050113831A KR100757573B1 (ko) 2005-11-25 2005-11-25 플라즈마 디스플레이 패널
US11/276,697 US7400092B2 (en) 2005-11-25 2006-03-10 Plasma display having barrier ribs that each overlap the bus electrodes of different electrodes only in part
EP06005111.7A EP1791155B1 (en) 2005-11-25 2006-03-13 Plasma display panel
CN200610064839A CN100590775C (zh) 2005-11-25 2006-03-14 等离子体显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050113831A KR100757573B1 (ko) 2005-11-25 2005-11-25 플라즈마 디스플레이 패널

Publications (2)

Publication Number Publication Date
KR20070055295A KR20070055295A (ko) 2007-05-30
KR100757573B1 true KR100757573B1 (ko) 2007-09-10

Family

ID=37685857

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050113831A KR100757573B1 (ko) 2005-11-25 2005-11-25 플라즈마 디스플레이 패널

Country Status (4)

Country Link
US (1) US7400092B2 (ko)
EP (1) EP1791155B1 (ko)
KR (1) KR100757573B1 (ko)
CN (1) CN100590775C (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100879470B1 (ko) * 2007-03-19 2009-01-20 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR100979946B1 (ko) * 2008-08-12 2010-09-03 삼성에스디아이 주식회사 플라즈마 디스플레이 패널

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06130913A (ja) * 1992-09-29 1994-05-13 T T T:Kk 表示用放電管の駆動方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10308177A (ja) 1997-05-09 1998-11-17 Hitachi Ltd 表示用放電管とその駆動方法
JP3705914B2 (ja) * 1998-01-27 2005-10-12 三菱電機株式会社 面放電型プラズマディスプレイパネル及びその製造方法
US7378793B2 (en) * 2001-11-13 2008-05-27 Lg Electronics Inc. Plasma display panel having multiple shielding layers
EP1361594A3 (en) 2002-05-09 2005-08-31 Lg Electronics Inc. Plasma display panel
JP4179138B2 (ja) * 2003-02-20 2008-11-12 松下電器産業株式会社 プラズマディスプレイパネル
US7112922B2 (en) * 2003-03-27 2006-09-26 Matsushita Electric Industrial Co., Ltd. AC surface discharge type plasma display panel
JP2006032066A (ja) * 2004-07-14 2006-02-02 Pioneer Electronic Corp プラズマディスプレイパネル
KR100625496B1 (ko) * 2004-12-14 2006-09-20 엘지전자 주식회사 플라즈마 디스플레이 패널

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06130913A (ja) * 1992-09-29 1994-05-13 T T T:Kk 表示用放電管の駆動方法

Also Published As

Publication number Publication date
EP1791155A3 (en) 2008-11-05
CN1971827A (zh) 2007-05-30
EP1791155A2 (en) 2007-05-30
US7400092B2 (en) 2008-07-15
KR20070055295A (ko) 2007-05-30
CN100590775C (zh) 2010-02-17
US20070120484A1 (en) 2007-05-31
EP1791155B1 (en) 2014-01-08

Similar Documents

Publication Publication Date Title
KR100626022B1 (ko) 플라즈마 디스플레이 패널
KR100757573B1 (ko) 플라즈마 디스플레이 패널
JP4405977B2 (ja) プラズマディスプレイパネル
KR100515838B1 (ko) 플라즈마 디스플레이 패널
JP4280254B2 (ja) 電極の構造が改善されたプラズマディスプレイパネル
KR100971032B1 (ko) 플라즈마 디스플레이 패널
KR100670312B1 (ko) 플라즈마 디스플레이 패널
EP1701373B1 (en) Plasma Display Panel (PDP)
KR100747257B1 (ko) 플라즈마 디스플레이 패널
KR100747319B1 (ko) 플라즈마 디스플레이 패널
KR100508958B1 (ko) 플라즈마디스플레이패널의 전면패널
KR100705806B1 (ko) 플라즈마 디스플레이 패널
KR100649232B1 (ko) 플라즈마 디스플레이 패널
KR100658325B1 (ko) 플라즈마 디스플레이 패널
KR100726658B1 (ko) 플라즈마 디스플레이 패널
KR100784561B1 (ko) 플라즈마 디스플레이 패널
KR100705829B1 (ko) 플라즈마 표시 패널
KR100649230B1 (ko) 플라즈마 디스플레이 패널
KR100670335B1 (ko) 플라즈마 디스플레이 패널
KR20060131566A (ko) 플라즈마 디스플레이 패널
KR20070032887A (ko) 플라즈마 표시 패널
KR20070063385A (ko) 플라즈마 디스플레이 패널
KR20060080501A (ko) 플라즈마 디스플레이 패널
KR20070097191A (ko) 플라즈마 디스플레이 패널
KR20070062370A (ko) 플라즈마 디스플레이 패널

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120827

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130823

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee