KR100291688B1 - 샘플데이터수신기스켈치장치및그스켈치방법 - Google Patents

샘플데이터수신기스켈치장치및그스켈치방법 Download PDF

Info

Publication number
KR100291688B1
KR100291688B1 KR1019930011825A KR930011825A KR100291688B1 KR 100291688 B1 KR100291688 B1 KR 100291688B1 KR 1019930011825 A KR1019930011825 A KR 1019930011825A KR 930011825 A KR930011825 A KR 930011825A KR 100291688 B1 KR100291688 B1 KR 100291688B1
Authority
KR
South Korea
Prior art keywords
pulse
pulse width
sample data
received
preselected
Prior art date
Application number
KR1019930011825A
Other languages
English (en)
Other versions
KR940001585A (ko
Inventor
토안반트란
Original Assignee
클라크 3세 존 엠.
내셔널 세미콘덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 클라크 3세 존 엠., 내셔널 세미콘덕터 코포레이션 filed Critical 클라크 3세 존 엠.
Publication of KR940001585A publication Critical patent/KR940001585A/ko
Application granted granted Critical
Publication of KR100291688B1 publication Critical patent/KR100291688B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/02—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
    • G01R23/15—Indicating that frequency of pulses is either above or below a predetermined value or within or outside a predetermined range of values, by making use of non-linear or digital elements (indicating that pulse width is above or below a certain limit)
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125—Discriminating pulses
    • H03K5/1252—Suppression or limitation of noise or interference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40032—Details regarding a bus interface enhancer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/069—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection by detecting edges or zero crossings

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Power Engineering (AREA)
  • Noise Elimination (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Manipulation Of Pulses (AREA)
  • Small-Scale Networks (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)

Abstract

수신기 회로는 미리 선택된 최대치보다 작으며 미리 선택된 최소치보다 큰 주파수를 갖는 입력 데이타 신호를 필터링하는 샘플 데이타 기술에 의존한다. 상기 회로는 또한 단일의 싸인파 싸이클을 제거한다. 미리 선택된 최대 마무리 펄스폭보다 큰 입력펄스가 데이타 수신시 직면하는 경우, 수신 동작은 마무리된다.

Description

샘플 데이타 수신기 스켈치 장치 및 그 스켈치 방법
제1도는 본 발명에 따른 샘플 데이타 수신기 스켈치 회로에 대한 한 실시예를 예시한 논리 다이어그램.
[관련 출원]
본 출원은 발명의 명칭이 "스마트 스켈치 기능을 갖는 수신기 회로(RECEIVER CIRCUIT WITH SMART SQUELCH)" 로서 본 출원의 발명자인 토안 반 트란(Toan Van Tran) 명의로 출원되어 계류중에 있는 미합중국 특허 출원 제 07/775,741 호의 일부 계속 출원이다. 본 출원과 공통으로 양도된 미합중국 특허 출원 제 07/775,741 호는 본 발명에 관련된 추가적인 배경 정보를 제공하기 위하여 본원에 참고가 된다.
[발명의 분야]
본 발명은 착신 디지탈 데이타를 회복하는데 사용될 수 있는 집적회로에 관한 것으로 특히, 펄스폭 필터링을 위한 샘플 데이타 기술을 사용하는 수신기 스켈치 회로에 관한 것이다.
[선행 기술의 설명]
10 BASE - T 이더넷 (Ethernet) 회로망에 대한 IEEE 802.3 표준은 착신 데이타신호에 대한 수신기 필터링 요건을 명시하고 있다. 그러한 표준에 의하면, 수신기는 단일 싸이클 기간의 모든 싸인파뿐만 아니라 2 - 15 MHz 주파수 범위에 내재하고 있지 않은 모든 신호를 제거하여야 한다. 그 이외에도, 수신기는 패킷 종료 ( End - of - Packet ; EOP) 기호로서 250 ns 의 이더넷 동작 - 유휴 전이 펄스를 인식함으로써, 수신을 마무리할수 있어야 한다.
종래의 대역 필터는 단일 싸이클 데이타를 제거하지 못하거나 EOP 펄스를 감지하지 못하기 때문에 10 BASE - T 수신기 용도에 적합하지 않다. 그 이외에도, 대역 필터는 진폭 감지를 하지 못한다.
그러므로, 802.3 10 BASE - T 이더넷 요건을 만족하도록 신규한 수신기 회로를 제공할 필요성이 있다.
상기에 언급한 바 있는 미합중국 특허출원 제 07/775,741 호에는 미리 선택된 최대치보다는 작고 미리 선택된 최소치보다는 큰 주파수를 갖는 데이타 신호를 필터링하도록 아날로그 펄스폭 타이머/적분기를 사용하는 수신기 회로가 개시되어 있다. 상기 회로는 또한 단일 싸인파 싸이클을 제거한다. 미리 선택된 최대 펄스폭, 예컨대 10 BASE - T EOP 펄스폭보다 큰 입력 펄스가 데이타 수신시에 직면하는 경우, 수신 동작은 마무리된다.
미합중국 특허출원 제 07/775,741 호에 개시된 수신기 스켈치 회로가 10 BASE - T 수신기 필터 요건을 만족시키기 위한 단순하지만 훌륭한 해결방안을 제공하지만, 완전한 아날로그 해결 방안은, CMOS/BiCMOS 수신기에 사용될수 있더라도, CMOS 에서 구현될 경우 그러한 어떤 수신기도 합체하지 않을 정도로 보다 단순한 것이 바람직스럽다.
그러므로, IEEE 802.3 10 BASE - T 이더넷 수신기 필터 표준을 만족시키는 CMOS 구현을 유효하게 하는것이 매우 바람직스럽다.
[발명의 요약]
본 발명은 착신 차동 데이타 신호를 필터링하기 위한 샘플 데이타 기술을 사용하는 수신기 스켈치 회로를 제공한다. 상기 수신기 스켈치 회로는, 차동입력에 응답하여 차동 입력 사이의 신호 레벨차가 미리 선택된 한계 레벨을 초과할 경우 PPULSE 펄스를 생성시키고 신호 레벨의 차가 미리 선택된 한계 레벨보다 작을 경우 NPULSE 펄스를 생성시키는 비교기를 포함한다. 제 1 샘플 데이타 계수기는, PPULSE 펄스가 미리 선택된 최소 펄스폭보다 큰 펄스폭을 지닐 경우 활성 PPULSE 출력 신호를 생성시킨다. 제 2 샘플 데이타 계수기는, NPULSE 가 미리 선택된 최소 펄스폭보다 큰 펄스폭을 지닐 경우 활성 NPULSE 출력 신호를 생성시킨다. 제 1 의 최대 펄스폭 샘플 데이타 계수기는, 미리 선택된 최소 펄스폭보다 큰 펄스폭을 갖는 제 1 수신 펄스를 포니터 ( monitor ) 하여 상기 펄스가 미리 선택된 최대 펄스폭보다 작은 펄스폭을 갖는지의 여부를 결정한다. 제 2 의 최대 펄스폭 샘플 데이타 계수기는, 상기 제 1 수신 펄스의 극성과는 정반대인 제 2 수신 펄스가 미리 선택된 최대 펄스폭보다 작은 펄스 폭을 갖는지의 여부를 결정한다. 트리거 논리부는, 상기 제 1 수신 펄스 및 상기 제 1 수신 펄스와 동일한 극성의 제 3 수신 펄스에 응답하여 데이타 수신을 가능하게 하는 수신 데이타 출력 신호를 생성시킨다. 리세트 샘플 데이타 계수기는, 미리 결정된 최대 마무리 펄스보다 큰 펄스폭을 갖는 펄스에 응답하여 상기 계수기를 리세트시키고 수신 데이타 출력 신호를 취소시키는 리세트 신호를 생성시킨다.
본 발명의 특징 및 이점에 대한 보다 나은 이해는 본 발명의 원리를 사용한 실시예를 보여주는 첨부한 도면과 이하의 상세한 설명을 참조하면 실현될 것이다.
[본 발명의 바람직한 실시예에 대한 상세한 설명]
본 발명이 10 BASE - T 이더넷 표준의 특정 요건을 참조하여 하기에 기술되어 있지만, 당 업자자라면 이러한 요건이 예시를 목적으로 한 것에 불과한 것이며 본 발명의 범위 및 용도를 한정하고자 의도된 것이 아니라는 점을 분명하게 알것이다.
제 1 도는 4 개의 샘플 데이타 계수기 (16,18,26,28) 를 기초로한 대역필터를 형성하는 수신기 회로 (10) 를 도시한 것이다. 예시된 회로 (10) 는 한정된 주파수 범위 내에 있지 않은 (2.5 MHz 의 최소 주파수보다 작고 15 MHz 의 최대 주파수보다 큰 주파수 범위의) 신호를 필터링하여 제거한다. 상기 회로 (10) 는, 데이타가 적어도 1.5 싸이클의 길이인 경우에만 데이타를 수용한다. 선택된 최대 펄스폭 (예컨대, 제 1 도의 실시예에서는 200 ns 임) 보다 큰 패킷 종로 ( EOP ) 펄스가 직면하는 경우, 수신 동작은 마무리된다.
수신기 회로 (10) 는, 연선 ( twisted ) 쌍 케이블 (14) 의 2 개의 라인으로부터 발생된 착신 차동 데이타 신호를 비반전 (+) 및 반전 (-) 입력에서 수신하는 입력 비교기 (12) 를 포함한다. 비교기 (12) 의 차동 입력 사이의 신호 레벨차가 양 (+) 의 한계치를 초과하는 경우, 비교기 (12) 는 양 (+) 의 출력 펄스 ( PPULSE ) 를 양 (+) 의 펄스 샘플 데이타 계수기 (16) 에 제공한다. 차동 입력 사이의 신호 레벨차가 비교기 (12) 의 음 (-) 의 한계치보다 작을 경우, 비교기 (12) 는 음 (-) 의 출력 펄스 ( NPULSE ) 를 음 (-) 의 펄스 샘플 데이타 계수기 (18)에 제공한다.
계수기 (16) 및 계수기 (18) 는 40 MHz 클록 (25 ns 주기) 으로 구동되는 종래의 샘플 데이타 계수기이다. 계수기 (16, 18) 는 양 (+) 의 출력 펄스(PPULSE) 및 음(-)의 출력 펄스(NPULSE)를 각각 모니터하여 상기 출력 펄스(PPULSE, NPULSE) 의 펄스폭이 10 BASE - T 이더넷 표준의 33 ns 의 최소 펄스폭보다 긴지의 여부를 결정한다.
2 개의 샘플 데이타 계수기 (16, 18) 의 출력은 3 개의 논리 게이트, 즉 OR 게이트 (20), AND 게이트 (22), 및 AND 게이트 (24) 각각의 입력으로서 제공된다.
OR 게이트 (20) 의 출력은 제 1 의 최대 펄스폭 샘플 데이타 계수기 (26) 를 구동시킨다. AND 게이트 (22) 의 출력은 제 2 의 최대 펄스폭 샘플 데이타 계수기 (28) 를 구동시킨다. 계수기 (26, 28) 각각은 또한 20 MHz 클록 ( 50 ns 주기 ) 으로 구동되는 종래의 샘플 데이타 계수기이다.
AND 게이트 (24) 의 출력은 래치 (30) 를 세트시키고, 상기 래치 (30) 는 다시 AND 게이트 (34, 36) 및 OR 게이트 (38) 를 포함하는 멀티플렉서 (32) 를 거쳐 래치 (40) 를 세트시킨다. 래치 (40) 의 데이타 출력은 출력 래치 (42) 를 세트시키는데, 상기 출력 래치 (42) 는 데이타의 수신을 제어한다.
상기 회로 (10) 는 OR 게이트 (46) 의 출력에 의해 리세트되는데, 상기 OR 게이트 (46) 는 최대 펄스폭 샘플 데이타 계수기 (26, 28) 의 출력 및 래치 (42) 의 출력에 의해 구동된다.
최대 펄스폭 샘플 데이타 계수기 (26) 는 AND 게이트 (22) 의 출력에 의해 리세트된다.
최대 펄스폭 샘플 데이타 계수기 (28) 는 래치 (42) 의 출력에 의해 리세트된다.
지금부터 샘플 데이타 수신기 스켈치 회로 (10) 의 동작을 기술하고자 한다.
샘플 데이타 계수기 (16) 및 샘플 데이타 계수기 (18) 는 모두 40 MHz 의 클록으로 구동되고 계수기 (16) 가 33 ns 보다 큰 펄스폭을 갖는 양 (+) 의 출력 펄스 ( PPULSE) 또는 음 (-) 의 출력 펄스 ( NPULSE ) 를 수신할 경우마다 2 개의 계수에 대하여 이네이블 ( enable ) 될때 고 ( high ) 레벨로 활성화되도록 세트되기 때문에, 이로 인해 각각의 계수기 (16) 또는 계수기 (18) 의 출력은 25 ns 싸이클이 두번 지나간 후에 고 레벨로 활성화된다. 따라서, 계수기 (16, 18) 는 모두 15 MHz 컷오프 포인트를 갖는 저역 필터를 형성한다.
계수기 (16) 또는 계수기 (18) 중 어느 하나의 출력이 고 레벨일 경우, 고 레벨의 출력은 OR 게이트 (20 ) 의 출력을 고 레벨로 구동시켜 20 MHz 의 클록 (50 ns 주기) 으로 구동되는 최대 펄스폭 샘플 데이타 계수기 (26) 를 시동시킴으로써, 수신펄스의 펄스폭이 200 ns 보다 작은지의 여부를 결정한다. 제 1 펄스와는 정반대 극성이여야 하며 33 ns 보다 큰 제 2 펄스가 수신되는 경우, AND 게이트 (22) 는 20 MHz 의 클록 (50 ns 주기) 로 구동되는 제 2 최대 펄스폭 샘플 데이타 계수기 (28) 를 시동하여 제 2 펄스의 펄스폭이 200 ns 보다 작은지의 여부를 결정한다. 따라서, 계수기 (26) 및 계수기 (28) 는 모두 2.5 MHz 보다 큰 컷 오프 주파수를 갖는 고역 필터를 형성한다.
제 1 도에 도시된 본 발명의 실시예에서는, 제 2 의 수신 펄스의 검출은 ( AND 게이트 (22) 의 출력을 통해) 계수기 (26) 를 리세트시키고 계수기 (28) 를 시동시킨다. 제 2 펄스의 극성과 정반대 극성이여야 하는 제 3 펄스의 검출은 계수기 (28) 를 리세트시킨다 (당업자라면 다수의 타이밍 메카니즘이 바람직한 결과를 달성하는데 사용될 수 있다는 점을 알것이다. 예를들면, 입력 신호의 주기는 계수기 (26, 28) 를 리세트시키는데 사용될수 있다. 이러한 해결 방안을 사용하면, 제 1 펄스의 검출은 계수기 (26) 를 시동한다. 제 2 펄스의 검출은 계수기 (28) 를 시동시키지만, 계수기 (26) 는 계속 동작한다. 제 2 펄스의 극성과 정반대 극성이여야 하고, 결과적으로는 완전한 신호 싸이클의 발생을 나타내어야 하는 제 3 펄스의 검출은 제 1 도에서 대시 라인 (29) 으로 나타나 있는 바와같이 계수기 (28) 및 타이머 (26) 를 모두 정지시킨다 ).
제 1 도에 또한 도시된 바와같이, AND 게이트 (24) 는 제일 먼저 착신된 양 (+) 의 펄스를 검출하고, 이에 응답하여 래치 (30) 를 세트시킨다. 먼저 음 (-) 의 펄스가 도달되는 경우, 래치 (30) 는 리세트 상태에 있게된다. AND 게이트 (24) 및 래치 (30) 는 제 1 펄스의 극성을 "기억" 함으로써 제 1 펄스와 동일한 극성을 갖는 제 3 펄스만이 AND 게이트 (34, 36) 및 OR 게이트 (38) 에 의해 형성된 2 : 1 멀티플렉서 (32) 를 관통하여 래치 (40) 를 세트시킨다.
래치 (40) 는, 적어도 2 개의 펄스 (즉, 하나의 완전한 싸이클) 가 검출되지 않는한 항상 리세트 상태에 있다. 상기 설명한 바와같이, 래치 (40) 는 제 3 펄스에 의해 세트된다.
래치 (40) 의 출력은 출력 래치 (42) 를 세트시키고, 상기 출력래치 (42) 는 수신 데이타 (RECEIVE - DATA ) 출력 신호를 생성시키는데, 이러한 수신 데이타 출력 신호는 데이타의 수신을 가능하게 한다.
래치 (42) 는, 20 MHz 클록 (50 ns 주기) 정도인 제 5 샘플 데이타 계수기 (44) 가 양 (+) 의 펄스 ( PPULSE ) 〉 250 ns 인 제 1 도의 패킷 종료 펄스를 식별할 경우에 리세트됨으로써, 데이타의 수신을 마무리한다.
래치 (42) 의 출력 (Q) 은 계수기 (16, 18, 28) 를 리세트시킨다.
본원에 기재된 본 발명의 실시예에 대한 여러 변형에는 본 발명을 실시하는데 사용될수 있다는 점을 이해하여야 한다. 첨부된 특허청구의 범위는 본 발명의 범위를 한정하며 이들 청구범위 및 그의 등가범위에 속하는 방법 및 장치는 본 발명에 포함하고자 의도된 것이다.

Claims (6)

  1. 제 1 및 제 2 차동 입력을 포함하는 착신 데이타 신호를 필터링하는 샘플 데이타 수신기 스켈치 회로에 있어서,
    (a) 상기 차동 입력에 응답하여, 차동 입력 사이의 신호 레벨차가 미리 선택된 양 (+) 의 한계 레벨을 초과하는 경우에 PPULSE 펄스를 생성시키고 신호 레벨차가 미리 선택된 음 (-) 의 한계 레벨보다 작은 경우에 NPULSE 펄스를 생성시키는 비교기;
    (b) 상기 비교기로부터 발생된 PPULSE 를 수신하여, PPULSE 펄스가 미리 선택된 최소 펄스폭보다 큰 펄스폭을 갖는 경우에 활성 PPULSE 출력 신호를 생성시키도록 접속된 제 1 의 샘플 데이타 계수기;
    (c) 상기 비교기로부터 발생된 NPULSE 펄스를 수신하여, NPULSE 펄스가 미리 선택된 최소 펄스폭보다 큰 펄스폭을 갖는 경우에 활성 NPULSE 출력 신호를 생성시키도록 접속된 제 2 의 샘플 데이타 계수기;
    (d) 상기 제 1 및 제 2 의 샘플 데이타 계수기의 출력을 수신하여, 활성 PPULSE 출력 신호 또는 활성 NPULSE 출력 신호중 어느 하나일 수 있는 제 1 수신 펄스가 미리 선택된 최대 펄스폭보다 작은 펄스폭을 갖는 경우에 제 1 의 활성적인 긴 펄스출력 신호를 생성시키도록 접속된 제 1 의 최대 펄스폭 샘플 데이타 계수기수단;
    (e) 상기 제 1 및 제 2 의 샘플 데이타 계수기의 출력을 수신하여, 제 1 수신 펄스 다음에 수신되며 제 1 수신 펄스와 반대 극성인 제 2 수신 펄스가 미리 선택된 최대 펄스폭보다 작은 펄스폭을 갖는 경우에 제 2 의 활성적인 긴 펄스 출력신호를 생성시키도록 접속된 제 2 의 최대 펄스폭 샘플 데이타 계수기 수단; 및
    (f) 상기 제 1 수신 펄스, 및 상기 제 1 수신 펄스와 동일한 극성인 제 3 수신 펄스에 응답하여 수신 데이타 출력 신호를 생성시키는 수신 데이타 트리거 수단을 포함하는 샘플 데이타 수신기 스켈치 회로.
  2. 제1항에 있어서, 미리 선택된 최대 마무리 펄스폭보다 큰 펄스폭을 지니는 패킷 종료 ( End-of-Packet ) 펄스에 응답하여 상기 수신 데이타 출력신호를 취소시키는 리세트 신호를 생성시키는 리세트 샘플 데이타 계수기를 부가적으로 포함하는 샘플 데이타 수신기 스켈치 회로.
  3. 제2항에 있어서, 10 BASE-T 이더넷 수신기에서 사용할 수 있으며, 상기 미리 선택된 최소 펄스폭은 33 ns 이고, 상기 미리 선택된 최대 펄스폭은 200 ns 이며, 상기 미리 선택된 최대 마무리 펄스폭은 250 ns 인 샘플 데이타 수신기 스켈치 회로.
  4. 착신 차동 입력을 필터링하는 방법에 있어서,
    (a) 상기 차동 입력의 신호 레벨을 비교하는 단계;
    (b) 상기 차동 입력 사이의 신호 레벨차가 미리 선택된 양(+)의 한계 레벨을 초과하는 경우에 PPULSE 펄스를 생성시키는 단계;
    (c) 상기 차동 입력 사이의 신호 레벨차가 미리 선택된 음(-)의 한계 레벨보다 작은 경우에 NPULSE 펄스를 생성시키는 단계;
    (d) 제 1 샘플 데이타 계수기를 사용하여 PPULSE 펄스가 미리 선택된 최소 펄스폭보다 큰 펄스폭을 지니는 경우에 활성 PPULSE 신호를 생성시키는 단계;
    (e) 제 2 샘플 데이타 계수기를 사용하여 NPULSE 펄스가 미리 선택된 최소 펄스폭보다 큰 펄스폭을 지니는 경우에 활성 NPULSE 신호를 생성시키는 단계;
    (f) 제 3 샘플 데이타 계수기를 사용하여, 활성 PPULSE 출력 신호 또는 활성 NPULSE 출력 신호 중 어느 하나일 수 있는 제 1 수신 펄스가 미리 선택된 최대 펄스폭보다 작은 펄스폭을 지니는 경우에 제 1 의 활성적인 긴 펄스 출력 신호를 생성시키는 단계;
    (g) 제 4 샘플 데이타 계수기를 사용하여, 상기 제 1 수신 펄스 다음에 수신되며 상기 제 1 수신 펄스와 반대 극성인 제 2 수신 펄스가 상기 미리 선택된 최대 펄스폭보다 작은 펄스폭을 지니는 경우에 제 2 의 활성적인 긴 펄스 출력 신호를 생성시키는 단계; 및
    (h) 상기 제 1 수신 펄스, 및 상기 제 1 수신 펄스와 동일한 극성인 제 3 수신 펄스의 생성에 응답하여 수신 데이타 출력 신호를 생성시키는 단계를 포함하는 방법.
  5. 제4항에 있어서,
    (a) 제 5 샘플 데이타 계수기를 사용하여 미리 선택된 최대 마무리 펄스폭보다 큰 펄스폭을 지니는 패킷 종료 펄스를 생성시키는 단계; 및
    (b) 상기 패킷 종료 펄스를 식별할 경우, 상기 수신 데이타 출력 신호를 취소시키는 단계를 부가적으로 포함하는 방법.
  6. 제5항에 있어서, 10 BASE-T 이더넷 수신기와 결합하여 사용할 수 있으며, 상기 미리 선택된 최소 펄스폭은 33 ns 이고, 상기 미리 선택된 최대 펄스폭은 200 ns 이며, 상기 미리 선택된 최대 마무리 펄스폭은 250 ns 인 방법.
KR1019930011825A 1992-06-29 1993-06-28 샘플데이터수신기스켈치장치및그스켈치방법 KR100291688B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US07/905,757 1992-06-29
JP7/905,757 1992-06-29
US07/905,757 US5418821A (en) 1991-10-15 1992-06-29 Method and apparatus for sample-data receiver squelch
JP92-219633 1992-07-28

Publications (2)

Publication Number Publication Date
KR940001585A KR940001585A (ko) 1994-01-11
KR100291688B1 true KR100291688B1 (ko) 2001-09-17

Family

ID=25421414

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930011825A KR100291688B1 (ko) 1992-06-29 1993-06-28 샘플데이터수신기스켈치장치및그스켈치방법

Country Status (5)

Country Link
US (1) US5418821A (ko)
EP (1) EP0577301A1 (ko)
JP (1) JP3394069B2 (ko)
KR (1) KR100291688B1 (ko)
CA (1) CA2099302A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2309840B (en) * 1996-01-31 2000-06-28 Motorola Gmbh Electronic device with fast quasi-asynchronous control signal transmission
KR100239705B1 (ko) * 1996-11-04 2000-01-15 김영환 펄스폭 검출기능을 갖는 스켈치 회로
EP1262924A1 (de) * 2001-05-30 2002-12-04 CardTec Entwicklungs- und Vetriebsgesellschaft für elektronische Kartensysteme mbH Vorrichtung und Anordnung zur Bearbeitung von Magnet- oder Chipkarten an Verkehrsschrankenanlagen oder Personenzugangskontrollsystemen
KR100411308B1 (ko) * 2001-12-18 2003-12-18 주식회사 하이닉스반도체 스켈치회로
FR2839827B1 (fr) * 2002-05-14 2005-07-15 St Microelectronics Sa Circuit de detection de depart, circuit de detection d'arret, et circuit de detection de donnees transmises selon le protocole iic
JP2004247848A (ja) * 2003-02-12 2004-09-02 Renesas Technology Corp 通信装置
US7120408B2 (en) * 2003-07-31 2006-10-10 Agilent Technologies, Inc. Differential signal squelch detection circuit and method
US20050047499A1 (en) * 2003-08-29 2005-03-03 Glenn Wood System and method for measuring the response time of a differential signal pair squelch detection circuit

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1299420A (en) * 1970-10-27 1972-12-13 Fernseh Gmbh Impulse width discriminator
US3979679A (en) * 1975-06-30 1976-09-07 California Microwave, Inc. FM demodulator having squelch circuit using bucket brigade delay line
US4078204A (en) * 1977-01-31 1978-03-07 Gte Automatic Electric (Canada) Limited Di-phase pulse receiving system
US4414689A (en) * 1981-06-09 1983-11-08 Rockwell International Corporation Squelch circuit
US4578653A (en) * 1984-06-25 1986-03-25 General Electric Company Frequency selective filter circuit
JPS6210930A (ja) * 1985-07-06 1987-01-19 Nec Corp スケルチ検出回路
US4908530A (en) * 1987-08-13 1990-03-13 Hewlett-Packard Company Non-linear squelch circuit for IEEE-802. 3 protocol
US4926072A (en) * 1987-09-18 1990-05-15 Aisin Seiki Kabushikikaisha Noise elimination circuit
US5199049A (en) * 1990-04-27 1993-03-30 At&T Bell Laboratories Circuit and method of digital carrier detection for burst mode communication systems
US5285481A (en) * 1991-10-15 1994-02-08 National Semiconductor Corporation Receiver circuit with smart squelch

Also Published As

Publication number Publication date
JPH0690180A (ja) 1994-03-29
US5418821A (en) 1995-05-23
EP0577301A1 (en) 1994-01-05
CA2099302A1 (en) 1993-12-30
JP3394069B2 (ja) 2003-04-07
KR940001585A (ko) 1994-01-11

Similar Documents

Publication Publication Date Title
US5199049A (en) Circuit and method of digital carrier detection for burst mode communication systems
KR100291688B1 (ko) 샘플데이터수신기스켈치장치및그스켈치방법
JP3228937B2 (ja) コンピュータネットワーク信号を識別するための方法および装置
CA1154165A (en) Manchester decoder
US3958183A (en) Frequency selective signal presence detector
JPH10173404A (ja) 高ｑフィルタの同調方法および装置
US8044744B2 (en) Time modulation with cosine function
US5285481A (en) Receiver circuit with smart squelch
US4908530A (en) Non-linear squelch circuit for IEEE-802. 3 protocol
JPS5830772B2 (ja) 記憶装置
JPH06338916A (ja) データ端末
US20040234015A1 (en) Efficient filtering of RxLOS signal in SerDes applications
JP3570736B2 (ja) スケルチ認定回路のための差動信号受信機回路
JPH06326566A (ja) デジタル信号の受信装置
JP3232797B2 (ja) キャリアセンス付き受信回路
US6104215A (en) Signal detector with improved noise immunity
RU2310978C2 (ru) Дискретный согласованный фильтр
JP3316426B2 (ja) シリアル式データ通信回路
JP3338726B2 (ja) サージ識別装置
SU1363501A1 (ru) Цифровой частотный демодул тор
JP2893062B2 (ja) 検出スイッチ
JPH02179115A (ja) デジタル信号処理回路
JPS63131612A (ja) 信号検出回路
RU1807568C (ru) Устройство дл обнаружени симметричных сигналов
RU2044406C1 (ru) Селектор импульсов заданной длительности

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 13

EXPY Expiration of term