JPH0690180A - サンプルデータ受信機スケルチのための方法及び装置 - Google Patents

サンプルデータ受信機スケルチのための方法及び装置

Info

Publication number
JPH0690180A
JPH0690180A JP5154695A JP15469593A JPH0690180A JP H0690180 A JPH0690180 A JP H0690180A JP 5154695 A JP5154695 A JP 5154695A JP 15469593 A JP15469593 A JP 15469593A JP H0690180 A JPH0690180 A JP H0690180A
Authority
JP
Japan
Prior art keywords
pulse
pulse width
sample data
received
preselected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5154695A
Other languages
English (en)
Other versions
JP3394069B2 (ja
Inventor
Toan V Tran
トーン・ヴァン・トラン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of JPH0690180A publication Critical patent/JPH0690180A/ja
Application granted granted Critical
Publication of JP3394069B2 publication Critical patent/JP3394069B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/10Means associated with receiver for limiting or suppressing noise or interference
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/02Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
    • G01R23/15Indicating that frequency of pulses is either above or below a predetermined value or within or outside a predetermined range of values, by making use of non-linear or digital elements (indicating that pulse width is above or below a certain limit)
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125Discriminating pulses
    • H03K5/1252Suppression or limitation of noise or interference
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/20Arrangements for detecting or preventing errors in the information received using signal quality detector
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/40006Architecture of a communication node
    • H04L12/40032Details regarding a bus interface enhancer
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/069Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection by detecting edges or zero crossings

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Power Engineering (AREA)
  • Noise Elimination (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Manipulation Of Pulses (AREA)
  • Small-Scale Networks (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)

Abstract

(57)【要約】 【構成】 予め選択した最大値よりも小さく、予め選択
した最小値よりも大きな周波数を有する入力データ信号
をフィルタリングするために、サンプルデータ技法に依
存した受信機回路である。この回路はまた、単サイクル
の正弦波を拒絶する。データ受信に際し、予め選択した
最大終端パルス幅よりも大きな入力パルスに遭遇した場
合、受信動作は終了される。 【効果】 CMOSで実現することができ、例えばIE
EE802.3の10BASE−Tの受信機フィルタ条
件に合致する簡便で優れた受信機スケルチ回路が提供さ
れる。

Description

【発明の詳細な説明】
【0001】本出願の基礎となる米国特許出願は、「ス
マートスケルチを備えた受信機回路」に関して1991
年10月15日に本出願の発明者であるトーン・ヴァン
・トランにより出願された係属中の米国特許出願第07
/775741号の一部継続出願である。本出願人に対
して譲渡されているこの米国特許出願第07/7757
41号の内容は、ここで参照することによって本出願中
に取り込むものとし、それによって本発明に関する追加
的な背景情報が与えられる。
【0002】
【産業上の利用分野】本発明は、入力されるデジタルデ
ータを回復させるのに有用な集積回路に関し、より詳し
くは、パルス幅フィルタリングのためにサンプルデータ
技法を用いる受信機スケルチ回路に関するものである。
【0003】
【従来の技術】10BASE−Tイーサネットネットワ
ーク用のIEEE802.3規格は、入力されるデータ
信号用の受信機フィルタリング条件を規定している。こ
の規格によれば、受信機は、2−15MHzの周波数範
囲内にない全ての信号、及び単サイクル長の全ての正弦
波を拒絶しなければならない。加えて受信機は、パケッ
ト終端(EOP)としてイーサネットの250nsのア
クティブ−アイドル遷移パルスを認識し、それにより受
信を終えることができるものでなければならない。
【0004】在来の帯域フィルタは、10BASE−T
受信機の用途には適していない。なぜならそれらは単サ
イクルのデータを拒絶せず、またEOPパルスにも感応
性でないからである。加えて、帯域フィルタは振幅感応
性でもない。
【0005】従って、10BASE−Tイーサネットの
条件802.3を満たす新規な受信機回路が提供される
必要がある。
【0006】上述した米国特許出願第07/77574
1号は、予め選ばれた最大値よりも小さく、予め選ばれ
た最小値よりも大きい周波数を有するデータ信号をフィ
ルタするために、アナログパルス幅タイマ/積分器を用
いた受信機回路を開示している。この回路はまた、単一
の正弦波サイクルを拒絶する。データ受信に際して、予
め選ばれた最大パルス幅、例えば10BASE−TのE
OPパルス幅よりも大きな入力パルスに遭遇した場合、
受信活動は終了される。
【0007】
【発明が解決しようとする課題】この07/77574
1号に開示された受信機スケルチ回路は、10BASE
−Tの受信機フィルタ条件に合致する簡便な、しかし優
れた解決策を提供するものであるが、それは全てがアナ
ログによる解決策である。これはCMOS/BiCMO
Sの受信機について利用可能なものではあるが、CMO
Sで実現されたとすれば、そのような受信機に組み込む
についてより簡便となる。
【0008】そこで、IEEE802.3の10BAS
E−Tイーサネット受信機フィルタ規格に合致する、C
MOSでの実施形態を入手可能とすることが非常に望ま
しい。
【0009】
【課題を解決するための手段】本発明は、入力される差
動データ信号をフィルタするためにサンプルデータ技法
を用いる、受信機スケルチ回路を提供するものである。
この受信機スケルチ回路は比較器を含み、これは差動入
力に応答して、差動入力間の信号レベルの差が予め選択
したしきい値レベルを越えた場合にPPULSEパルス
を生成し、また信号レベルの差が予め選択したしきい値
レベルよりも小さな場合にNPULSEパルスを生成す
る。PPULSEパルスが予め選択した最小パルス幅よ
りも大きなパルス幅を有する場合、第一のサンプルデー
タカウンタがアクティブPPULSE出力信号を発生す
る。第二のサンプルデータカウンタは、NPULSEパ
ルスが予め選択した最小パルス幅よりも大きなパルス幅
を有する場合に、アクティブNPULSE出力を発生す
る。第一の最大パルス幅サンプルデータカウンタが、予
め選択した最小パルス幅よりも大きなパルス幅を有する
第一の受信パルスをモニターし、そのパルスが予め選択
した最大パルス幅よりも小さなパルス幅を有するかどう
かを判定する。第二の最大パルス幅サンプルデータカウ
ンタは、第一の受信パルスとは反対の極性を有する第二
の受信パルスが、予め選択した最大パルス幅よりも小さ
なパルス幅を有するかどうかを判定する。トリガーロジ
ックが、第一の受信パルスと、第一の受信パルスと同じ
極性の第三の受信パルスとに応答し、データ受信をイネ
ーブルする受信データ出力信号を発生する。リセットサ
ンプルデータカウンタが、予め選択した最大終端パルス
幅よりも大きなパルス幅を有するパルスに応答してリセ
ット信号を生成し、カウンタをリセットすると共に受信
データ出力信号をキャンセルする。
【0010】本発明の特徴及び利点のより良好な理解
は、本発明の原理が用いられている例示的な実施例を示
した添付図面、及び以下の詳細な説明を参照することに
よって得られるものである。
【0011】
【実施例】以下に本発明を10BASE−Tイーサネッ
ト規格の特定の条件を参照することによって説明する
が、それらの条件は単に例示目的のためのものであっ
て、本発明の範囲又は用途を限定する意図からでたもの
ではないことが、当業者には明らかであろう。
【0012】図1は、4つのサンプルデータカウンタ1
6,18,26及び28に基づいて帯域フィルタを形成
する受信機回路10を示す。図示の回路10は、所定の
周波数範囲内にない信号(最小周波数2.5MHzより
も小さく最大周波数15MHzよりも大きい)をフィル
タリングにより除去する。回路10はデータを、それが
少なくとも1.5サイクル長である場合に限って受容す
る。選択された最大パルス幅(例えば図1の実施例で2
00ns)よりも大きなパケット終端(EOP)パルス
に遭遇した場合、その時点で受信動作は終了される。
【0013】受信機回路10は入力比較器12を含み、
これはその非反転(+)及び反転(−)入力において、
ツイストペアケーブル14の2つのラインから入力され
る差動データ信号を受信する。比較器12の差動入力の
間の信号レベルの差がその正のしきい値を越えた場合に
は、比較器12は正の出力パルスPPULSEを、正パ
ルスサンプルデータカウンタ16へと供給する。差動入
力の間の信号レベルの差が比較器12の負のしきい値レ
ベルよりも小さい場合には、比較器12は負の出力パル
スNPULSEを、負パルスサンプルデータカウンタ1
8へと供給する。
【0014】サンプルデータカウンタ16及びサンプル
データカウンタ18は、40MHzのクロック(25n
s周期)により駆動される在来のサンプルデータカウン
タである。サンプルデータカウンタ16及び18は、正
の出力パルスPPULSE及び負の出力パルスNPUL
SEのそれぞれをモニターし、出力パルスPPULSE
及びNPULSEのパルス幅が10BASE−Tイーサ
ネット規格の33nsの最小パルス幅よりも長いかどう
かを判定する。
【0015】2つのサンプルデータカウンタ16及び1
8の出力は、3つの論理ゲート、即ちORゲート20、
ANDゲート22、及びNANDゲート24の各々への
入力として供給される。
【0016】ORゲート20の出力は、第一の最大パル
ス幅サンプルデータカウンタ26を駆動する。NAND
ゲート22の出力は、第二の最大パルス幅サンプルデー
タカウンタ28を、インバータ23を介して駆動する。
サンプルデータカウンタ26及び28の各々もまた、2
0MHzのクロック(50ns周期)により駆動される
在来のサンプルデータカウンタである。
【0017】ANDゲート24の出力はラッチ30をセ
ットし、このラッチは次いで、ANDゲート34及び3
6、並びにORゲート38を含むマルチプレクサ32を
介してラッチ40をセットする。ラッチ40のデータ出
力は、データ受信を制御する出力ラッチ42をセットす
る。
【0018】回路10は、最大パルス幅サンプルデータ
カウンタ26及び28の出力と、ラッチ42の出力とに
よって駆動されるORゲート46の出力によってリセッ
トされる。
【0019】最大パルス幅サンプルデータカウンタ26
は、ANDゲート22の出力によってリセットされる。
【0020】最大パルス幅サンプルデータカウンタ28
は、ラッチ42の出力によってリセットされる。
【0021】
【作用】以下にサンプルデータ受信機スケルチ回路10
の動作を説明する。サンプルデータカウンタ16及びサ
ンプルデータカウンタ18は両方とも40MHzのクロ
ックによって駆動されており、また2カウントの間イネ
ーブルされた場合に高レベルへとアクティブになるよう
設定されているから、サンプルデータカウンタ16又は
サンプルデータカウンタ18が33nsよりも大きなパ
ルス幅を有する正の出力パルスPPULSE又は負の出
力パルスNPULSEを受信した場合には何時でも、そ
れぞれのサンプルデータカウンタ16又は18の出力
は、2つの25nsサイクルの後に高レベルへとアクテ
ィブにされる。かくしてサンプルデータカウンタ16及
び18は共同して、15MHzのカットオフポイントを
有する低域フィルタを形成する。
【0022】サンプルデータカウンタ16又はサンプル
データカウンタ18の何れかの出力が高レベルとなった
場合、ORゲート20の出力はそのことによって高レベ
ルへと駆動され、20MHzのクロック(50ns周
期)により駆動される最大パルス幅サンプルデータカウ
ンタ26をスタートさせ、受信したパルスのパルス幅が
200nsよりも小さいかどうかを判定する。33ns
よりも大きな、そしてまた第一のパルスとは反対の極性
の第二のパルスが受信された場合、ANDゲート22
が、20MHzのクロック(50ns周期)により駆動
される第二の最大パルス幅サンプルデータカウンタ28
をスタートさせ、受信した第二のパルスのパルス幅が2
00nsよりも小さいかどうかを判定する。かくしてサ
ンプルデータカウンタ26及び28は共同して、2.5
MHzよりも大きなカットオフ周波数を有する高域フィ
ルタを形成する。
【0023】図1に示した本発明の実施例においては、
第二の受信パルスの検出はサンプルデータカウンタ26
をリセットし(ANDゲート22の出力を介して)、サ
ンプルデータカウンタ28をスタートさせる。第二のパ
ルスの極性とは反対の極性を有するはずの第三のパルス
の検出は、サンプルデータカウンタ28をリセットさせ
る。(当業者は、所望の結果を得るためには種々多くの
タイミング機構を用いることが可能であることを理解す
るであろう。例えば、入力信号の周期を用いてサンプル
データカウンタ26及び28をリセットさせることが可
能である。この手法を用いることにより、第一のパルス
の検出がサンプルデータカウンタ26をスタートさせ
る。第二のパルスの検出はサンプルデータカウンタ28
をスタートさせ、サンプルデータカウンタ26は実行を
継続する。第二のパルスの極性とは反対の極性を有する
はずの、従って一つの信号サイクルが完全に生じたこと
を示す第三のパルスの検出は、図1の点線29によって
示されているように、サンプルデータカウンタ28及び
タイマー即ちサンプルデータカウンタ26を停止させ
る。)図1にさらに示されているように、ANDゲート
24は最初に到着する正のパルスを検出し、ラッチ30
をセットすることによって応答する。負のパルスが最初
に到着した場合には、ラッチ30はリセット状態に留ま
る。ANDゲート24とラッチ30は共同して、第一の
パルスの極性を「記憶」し、第一のパルスと同じ極性を
有する第三のパルスのみが、ANDゲート34及び36
とORゲート38とによって形成された2:1マルチプ
レクサを通って、ラッチ40をセットするようにさせ
る。
【0024】少なくとも2パルス(即ち一つの完全サイ
クル)が検出されない限り、ラッチ40は常にリセット
状態にある。先に説明したように、ラッチ40は第三の
パルスによってセットされる。
【0025】ラッチ40の出力は出力ラッチ42をセッ
トし、このラッチ42はデータ受信をイネーブルするR
ECEIVE−DATA出力信号を発生する。
【0026】ラッチ42は、20MHzのクロック(5
0ns周期)により駆動されている5番目のサンプルデ
ータカウンタ44が、パケット終端パルス、図1では>
250nsの正の出力パルスPPULSEを識別した場
合にリセットされ、それによってデータ受信を終了させ
る。
【0027】ラッチ42の出力Qは、サンプルデータカ
ウンタ16,18及び28をリセットする。
【0028】本発明を実施するに当たっては、本明細書
に記載した本発明の実施例の種々の設計変更を行い得る
ことが理解されねばならない。特許請求の範囲は本発明
の範囲を規定することを意図したものであり、またそれ
らの請求項の範囲内の装置及び方法、並びにそれらの均
等物が、それによってカバーされることが意図されてい
る。
【0029】
【発明の効果】以上のように本発明によれば、複数のサ
ンプルデータカウンタと、幾つかの論理ゲートからなる
スケルチ回路が提供される。この回路は従ってCMOS
のみによって実現することが可能であり、例えばIEE
E802.3の10BASE−Tの受信機フィルタ条件
に合致するより簡便な、優れた解決策を提供するもので
ある。
【図面の簡単な説明】
【図1】本発明によるサンプルデータ受信機スケルチ回
路の一実施例を示すロジックダイヤグラムである。
【符号の説明】
10 受信機回路 12 比較器 14 ツイストペアケーブル 16,18,26,28,44 サンプルデータカウン
タ 20,38,46 ORゲート 22 NANDゲート 24,34,36 ANDゲート 30,40,42 ラッチ
【手続補正書】
【提出日】平成5年8月2日
【手続補正1】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図1】

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 第一及び第二の差動入力を含み、入力さ
    れるデータ信号をフィルタするためのサンプルデータ受
    信機スケルチ回路であって、該受信機スケルチ回路が、 (a)差動入力に応答し、差動入力間の信号レベルの差
    が予め選択した正のしきい値レベルを超える場合にはP
    PULSEパルスを生成し、信号レベルの差が予め選択
    した負のしきい値レベルより小さい場合にはNPULS
    Eパルスを生成する比較器と、 (b)比較器からのPPULSEパルスを受信するよう
    接続され、PPULSEパルスが予め選択した最小パル
    ス幅よりも大きなパルス幅を有する場合にアクティブP
    PULSE出力信号を生成する第一のサンプルデータカ
    ウンタと、 (c)比較器からのNPULSEパルスを受信するよう
    接続され、NPULSEパルスが予め選択した最小パル
    ス幅よりも大きなパルス幅を有する場合にアクティブN
    PULSE出力信号を生成する第二のサンプルデータカ
    ウンタと、 (d)第一及び第二のサンプルデータカウンタの出力を
    受信するように接続され、アクティブPPULSE出力
    信号又はアクティブNPULSE出力信号の何れかであ
    る第一の受信パルスが予め選択した最大パルス幅よりも
    小さなパルス幅を有する場合に、第一のアクティブ長パ
    ルス出力信号を生成する第一の最大パルス幅サンプルデ
    ータカウンタ手段と、 (e)第一及び第二のサンプルデータカウンタの出力を
    受信するように接続され、第一の受信パルスに続いて受
    信され反対の極性を有する第二の受信パルスが予め選択
    した最大パルス幅よりも小さなパルス幅を有する場合
    に、第二のアクティブ長パルス出力信号を生成する第二
    の最大パルス幅サンプルデータカウンタ手段と、及び (f)第一の受信パルス及び第一の受信パルスと同じ極
    性の第三の受信パルスに応答し、受信データ出力信号を
    生成する受信データトリガー手段とからなる、サンプル
    データ受信機スケルチ回路。
  2. 【請求項2】 予め選択した最大終端パルス幅よりも大
    きなパルス幅を有するパケット終端パルスに応答し、受
    信データ出力信号をキャンセルするリセット信号を生成
    するリセットサンプルデータカウンタをさらに含む、請
    求項1のサンプルデータ受信機スケルチ回路。
  3. 【請求項3】 10BASE−Tイーサネット受信機に
    利用可能であり、予め選択した最小パルス幅が33.3
    3nsであり、予め選択した最大パルス幅が200ns
    であり、予め選択した最大終端パルス幅が250nsで
    ある、請求項2のサンプルデータ受信機スケルチ回路。
  4. 【請求項4】 入力される差動入力をフィルタするため
    の方法であって、該方法が、 (a)差動入力の信号レベルを比較し、 (b)差動入力の間の信号レベルの差が予め選択した正
    のしきい値レベルを越えた場合のPPULSEパルス
    と、 (c)差動入力の間の信号レベルの差が予め選択した負
    のしきい値レベルより小さい場合のNPULSEパルス
    と、 (d)PPULSEパルスが予め選択した最小パルス幅
    よりも大きなパルス幅を有する場合にアクティブPPU
    LSE信号を生成すべく第一のサンプルデータカウンタ
    を用い、 (e)NPULSEパルスが予め選択した最小パルス幅
    よりも大きなパルス幅を有する場合にアクティブNPU
    LSE信号を生成すべく第二のサンプルデータカウンタ
    を用い、 (f)アクティブPPULSE出力信号又はアクティブ
    NPULSE出力信号の何れかである第一の受信パルス
    が予め選択した最大パルス幅よりも小さなパルス幅を有
    する場合に、第一のアクティブ長パルス出力信号を生成
    すべく第三のサンプルデータカウンタを用い、 (g)第一の受信パルスに続いて受信され反対の極性を
    有する第二の受信パルスが予め選択した最大パルス幅よ
    りも小さなパルス幅を有する場合に、第二のアクティブ
    長パルス出力信号を生成すべく第四のサンプルデータカ
    ウンタを用い、及び (h)第一の受信パルス及び第一の受信パルスと同じ極
    性の第三の受信パルスの生成に応答し、受信データ出力
    信号を生成することからなる方法。
  5. 【請求項5】(a)予め選択した最大終端パルス幅より
    も大きなパルス幅を有するパケット終端パルスを生成す
    べく第五のサンプルデータカウンタを用い、 (b)パケット終端パルスの識別に応答して受信データ
    出力信号をキャンセルすることをさらに含む、請求項4
    の方法。
  6. 【請求項6】 10BASE−Tイーサネット受信機に
    関連して利用可能であり、予め選択した最小パルス幅が
    33.33nsであり、予め選択した最大パルス幅が2
    00nsであり、予め選択した最大終端パルス幅が25
    0nsである、請求項5の方法。
JP15469593A 1992-06-29 1993-06-25 サンプルデータ受信機スケルチのための方法及び装置 Expired - Lifetime JP3394069B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US905757 1992-06-29
US07/905,757 US5418821A (en) 1991-10-15 1992-06-29 Method and apparatus for sample-data receiver squelch

Publications (2)

Publication Number Publication Date
JPH0690180A true JPH0690180A (ja) 1994-03-29
JP3394069B2 JP3394069B2 (ja) 2003-04-07

Family

ID=25421414

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15469593A Expired - Lifetime JP3394069B2 (ja) 1992-06-29 1993-06-25 サンプルデータ受信機スケルチのための方法及び装置

Country Status (5)

Country Link
US (1) US5418821A (ja)
EP (1) EP0577301A1 (ja)
JP (1) JP3394069B2 (ja)
KR (1) KR100291688B1 (ja)
CA (1) CA2099302A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2309840B (en) * 1996-01-31 2000-06-28 Motorola Gmbh Electronic device with fast quasi-asynchronous control signal transmission
KR100239705B1 (ko) * 1996-11-04 2000-01-15 김영환 펄스폭 검출기능을 갖는 스켈치 회로
EP1262924A1 (de) * 2001-05-30 2002-12-04 CardTec Entwicklungs- und Vetriebsgesellschaft für elektronische Kartensysteme mbH Vorrichtung und Anordnung zur Bearbeitung von Magnet- oder Chipkarten an Verkehrsschrankenanlagen oder Personenzugangskontrollsystemen
KR100411308B1 (ko) * 2001-12-18 2003-12-18 주식회사 하이닉스반도체 스켈치회로
FR2839827B1 (fr) * 2002-05-14 2005-07-15 St Microelectronics Sa Circuit de detection de depart, circuit de detection d'arret, et circuit de detection de donnees transmises selon le protocole iic
JP2004247848A (ja) * 2003-02-12 2004-09-02 Renesas Technology Corp 通信装置
US7120408B2 (en) * 2003-07-31 2006-10-10 Agilent Technologies, Inc. Differential signal squelch detection circuit and method
US20050047499A1 (en) * 2003-08-29 2005-03-03 Glenn Wood System and method for measuring the response time of a differential signal pair squelch detection circuit

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1299420A (en) * 1970-10-27 1972-12-13 Fernseh Gmbh Impulse width discriminator
US3979679A (en) * 1975-06-30 1976-09-07 California Microwave, Inc. FM demodulator having squelch circuit using bucket brigade delay line
US4078204A (en) * 1977-01-31 1978-03-07 Gte Automatic Electric (Canada) Limited Di-phase pulse receiving system
US4414689A (en) * 1981-06-09 1983-11-08 Rockwell International Corporation Squelch circuit
US4578653A (en) * 1984-06-25 1986-03-25 General Electric Company Frequency selective filter circuit
JPS6210930A (ja) * 1985-07-06 1987-01-19 Nec Corp スケルチ検出回路
US4908530A (en) * 1987-08-13 1990-03-13 Hewlett-Packard Company Non-linear squelch circuit for IEEE-802. 3 protocol
US4926072A (en) * 1987-09-18 1990-05-15 Aisin Seiki Kabushikikaisha Noise elimination circuit
US5199049A (en) * 1990-04-27 1993-03-30 At&T Bell Laboratories Circuit and method of digital carrier detection for burst mode communication systems
US5285481A (en) * 1991-10-15 1994-02-08 National Semiconductor Corporation Receiver circuit with smart squelch

Also Published As

Publication number Publication date
US5418821A (en) 1995-05-23
EP0577301A1 (en) 1994-01-05
CA2099302A1 (en) 1993-12-30
KR100291688B1 (ko) 2001-09-17
JP3394069B2 (ja) 2003-04-07
KR940001585A (ko) 1994-01-11

Similar Documents

Publication Publication Date Title
US5199049A (en) Circuit and method of digital carrier detection for burst mode communication systems
JP3394069B2 (ja) サンプルデータ受信機スケルチのための方法及び装置
JP3228937B2 (ja) コンピュータネットワーク信号を識別するための方法および装置
JP2812665B2 (ja) 通信網のデータ衝突検出回路および検出方法
US5285481A (en) Receiver circuit with smart squelch
US7260164B2 (en) Efficient filtering of RxLOS signal in SerDes applications
JPH06326566A (ja) デジタル信号の受信装置
JPS63229906A (ja) デジタル受信フィルタ回路
JP3232797B2 (ja) キャリアセンス付き受信回路
US6014409A (en) Passive analog filter for network interface
JPH01190143A (ja) データ伝送方式
JP2538762B2 (ja) クロック断検出回路
JPS6030224A (ja) ノイズ信号除去回路
JP3338726B2 (ja) サージ識別装置
JPS58131848A (ja) デ−タバス衝突検出方式
JPS6055277A (ja) アナログ回路の故障検出器
JPS62272640A (ja) デジタル復調回路
JPS6133055A (ja) 通信速度変換回路
JPS598211Y2 (ja) ノイズ検出回路
JPH0669817A (ja) スケルチ認定回路のための差動信号受信機回路
JPS63131612A (ja) 信号検出回路
JPS62179245A (ja) 信号受信装置
JPH03150935A (ja) 警報検出回路
JPS59176812A (ja) シリアルデ−タ入力装置
JPH03220842A (ja) パルス受信回路

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090131

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090131

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100131

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100131

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110131

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120131

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130131

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140131

Year of fee payment: 11

EXPY Cancellation because of completion of term