JPH0690180A - サンプルデータ受信機スケルチのための方法及び装置 - Google Patents
サンプルデータ受信機スケルチのための方法及び装置Info
- Publication number
- JPH0690180A JPH0690180A JP5154695A JP15469593A JPH0690180A JP H0690180 A JPH0690180 A JP H0690180A JP 5154695 A JP5154695 A JP 5154695A JP 15469593 A JP15469593 A JP 15469593A JP H0690180 A JPH0690180 A JP H0690180A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- pulse width
- sample data
- received
- preselected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
- G01R23/02—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
- G01R23/15—Indicating that frequency of pulses is either above or below a predetermined value or within or outside a predetermined range of values, by making use of non-linear or digital elements (indicating that pulse width is above or below a certain limit)
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
- H03K5/1252—Suppression or limitation of noise or interference
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40006—Architecture of a communication node
- H04L12/40032—Details regarding a bus interface enhancer
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/069—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection by detecting edges or zero crossings
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Power Engineering (AREA)
- Noise Elimination (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Manipulation Of Pulses (AREA)
- Small-Scale Networks (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Abstract
(57)【要約】
【構成】 予め選択した最大値よりも小さく、予め選択
した最小値よりも大きな周波数を有する入力データ信号
をフィルタリングするために、サンプルデータ技法に依
存した受信機回路である。この回路はまた、単サイクル
の正弦波を拒絶する。データ受信に際し、予め選択した
最大終端パルス幅よりも大きな入力パルスに遭遇した場
合、受信動作は終了される。 【効果】 ＣＭＯＳで実現することができ、例えばＩＥ
ＥＥ８０２．３の１０ＢＡＳＥ−Ｔの受信機フィルタ条
件に合致する簡便で優れた受信機スケルチ回路が提供さ
れる。
した最小値よりも大きな周波数を有する入力データ信号
をフィルタリングするために、サンプルデータ技法に依
存した受信機回路である。この回路はまた、単サイクル
の正弦波を拒絶する。データ受信に際し、予め選択した
最大終端パルス幅よりも大きな入力パルスに遭遇した場
合、受信動作は終了される。 【効果】 ＣＭＯＳで実現することができ、例えばＩＥ
ＥＥ８０２．３の１０ＢＡＳＥ−Ｔの受信機フィルタ条
件に合致する簡便で優れた受信機スケルチ回路が提供さ
れる。
Description
【０００１】本出願の基礎となる米国特許出願は、「ス
マートスケルチを備えた受信機回路」に関して１９９１
年１０月１５日に本出願の発明者であるトーン・ヴァン
・トランにより出願された係属中の米国特許出願第０７
／７７５７４１号の一部継続出願である。本出願人に対
して譲渡されているこの米国特許出願第０７／７７５７
４１号の内容は、ここで参照することによって本出願中
に取り込むものとし、それによって本発明に関する追加
的な背景情報が与えられる。
マートスケルチを備えた受信機回路」に関して１９９１
年１０月１５日に本出願の発明者であるトーン・ヴァン
・トランにより出願された係属中の米国特許出願第０７
／７７５７４１号の一部継続出願である。本出願人に対
して譲渡されているこの米国特許出願第０７／７７５７
４１号の内容は、ここで参照することによって本出願中
に取り込むものとし、それによって本発明に関する追加
的な背景情報が与えられる。
【０００２】
【産業上の利用分野】本発明は、入力されるデジタルデ
ータを回復させるのに有用な集積回路に関し、より詳し
くは、パルス幅フィルタリングのためにサンプルデータ
技法を用いる受信機スケルチ回路に関するものである。
ータを回復させるのに有用な集積回路に関し、より詳し
くは、パルス幅フィルタリングのためにサンプルデータ
技法を用いる受信機スケルチ回路に関するものである。
【０００３】
【従来の技術】１０ＢＡＳＥ−Ｔイーサネットネットワ
ーク用のＩＥＥＥ８０２．３規格は、入力されるデータ
信号用の受信機フィルタリング条件を規定している。こ
の規格によれば、受信機は、２−１５ＭＨｚの周波数範
囲内にない全ての信号、及び単サイクル長の全ての正弦
波を拒絶しなければならない。加えて受信機は、パケッ
ト終端（ＥＯＰ）としてイーサネットの２５０ｎｓのア
クティブ−アイドル遷移パルスを認識し、それにより受
信を終えることができるものでなければならない。
ーク用のＩＥＥＥ８０２．３規格は、入力されるデータ
信号用の受信機フィルタリング条件を規定している。こ
の規格によれば、受信機は、２−１５ＭＨｚの周波数範
囲内にない全ての信号、及び単サイクル長の全ての正弦
波を拒絶しなければならない。加えて受信機は、パケッ
ト終端（ＥＯＰ）としてイーサネットの２５０ｎｓのア
クティブ−アイドル遷移パルスを認識し、それにより受
信を終えることができるものでなければならない。
【０００４】在来の帯域フィルタは、１０ＢＡＳＥ−Ｔ
受信機の用途には適していない。なぜならそれらは単サ
イクルのデータを拒絶せず、またＥＯＰパルスにも感応
性でないからである。加えて、帯域フィルタは振幅感応
性でもない。
受信機の用途には適していない。なぜならそれらは単サ
イクルのデータを拒絶せず、またＥＯＰパルスにも感応
性でないからである。加えて、帯域フィルタは振幅感応
性でもない。
【０００５】従って、１０ＢＡＳＥ−Ｔイーサネットの
条件８０２．３を満たす新規な受信機回路が提供される
必要がある。
条件８０２．３を満たす新規な受信機回路が提供される
必要がある。
【０００６】上述した米国特許出願第０７／７７５７４
１号は、予め選ばれた最大値よりも小さく、予め選ばれ
た最小値よりも大きい周波数を有するデータ信号をフィ
ルタするために、アナログパルス幅タイマ／積分器を用
いた受信機回路を開示している。この回路はまた、単一
の正弦波サイクルを拒絶する。データ受信に際して、予
め選ばれた最大パルス幅、例えば１０ＢＡＳＥ−ＴのＥ
ＯＰパルス幅よりも大きな入力パルスに遭遇した場合、
受信活動は終了される。
１号は、予め選ばれた最大値よりも小さく、予め選ばれ
た最小値よりも大きい周波数を有するデータ信号をフィ
ルタするために、アナログパルス幅タイマ／積分器を用
いた受信機回路を開示している。この回路はまた、単一
の正弦波サイクルを拒絶する。データ受信に際して、予
め選ばれた最大パルス幅、例えば１０ＢＡＳＥ−ＴのＥ
ＯＰパルス幅よりも大きな入力パルスに遭遇した場合、
受信活動は終了される。
【０００７】
【発明が解決しようとする課題】この０７／７７５７４
１号に開示された受信機スケルチ回路は、１０ＢＡＳＥ
−Ｔの受信機フィルタ条件に合致する簡便な、しかし優
れた解決策を提供するものであるが、それは全てがアナ
ログによる解決策である。これはＣＭＯＳ／ＢｉＣＭＯ
Ｓの受信機について利用可能なものではあるが、ＣＭＯ
Ｓで実現されたとすれば、そのような受信機に組み込む
についてより簡便となる。
１号に開示された受信機スケルチ回路は、１０ＢＡＳＥ
−Ｔの受信機フィルタ条件に合致する簡便な、しかし優
れた解決策を提供するものであるが、それは全てがアナ
ログによる解決策である。これはＣＭＯＳ／ＢｉＣＭＯ
Ｓの受信機について利用可能なものではあるが、ＣＭＯ
Ｓで実現されたとすれば、そのような受信機に組み込む
についてより簡便となる。
【０００８】そこで、ＩＥＥＥ８０２．３の１０ＢＡＳ
Ｅ−Ｔイーサネット受信機フィルタ規格に合致する、Ｃ
ＭＯＳでの実施形態を入手可能とすることが非常に望ま
しい。
Ｅ−Ｔイーサネット受信機フィルタ規格に合致する、Ｃ
ＭＯＳでの実施形態を入手可能とすることが非常に望ま
しい。
【０００９】
【課題を解決するための手段】本発明は、入力される差
動データ信号をフィルタするためにサンプルデータ技法
を用いる、受信機スケルチ回路を提供するものである。
この受信機スケルチ回路は比較器を含み、これは差動入
力に応答して、差動入力間の信号レベルの差が予め選択
したしきい値レベルを越えた場合にＰＰＵＬＳＥパルス
を生成し、また信号レベルの差が予め選択したしきい値
レベルよりも小さな場合にＮＰＵＬＳＥパルスを生成す
る。ＰＰＵＬＳＥパルスが予め選択した最小パルス幅よ
りも大きなパルス幅を有する場合、第一のサンプルデー
タカウンタがアクティブＰＰＵＬＳＥ出力信号を発生す
る。第二のサンプルデータカウンタは、ＮＰＵＬＳＥパ
ルスが予め選択した最小パルス幅よりも大きなパルス幅
を有する場合に、アクティブＮＰＵＬＳＥ出力を発生す
る。第一の最大パルス幅サンプルデータカウンタが、予
め選択した最小パルス幅よりも大きなパルス幅を有する
第一の受信パルスをモニターし、そのパルスが予め選択
した最大パルス幅よりも小さなパルス幅を有するかどう
かを判定する。第二の最大パルス幅サンプルデータカウ
ンタは、第一の受信パルスとは反対の極性を有する第二
の受信パルスが、予め選択した最大パルス幅よりも小さ
なパルス幅を有するかどうかを判定する。トリガーロジ
ックが、第一の受信パルスと、第一の受信パルスと同じ
極性の第三の受信パルスとに応答し、データ受信をイネ
ーブルする受信データ出力信号を発生する。リセットサ
ンプルデータカウンタが、予め選択した最大終端パルス
幅よりも大きなパルス幅を有するパルスに応答してリセ
ット信号を生成し、カウンタをリセットすると共に受信
データ出力信号をキャンセルする。
動データ信号をフィルタするためにサンプルデータ技法
を用いる、受信機スケルチ回路を提供するものである。
この受信機スケルチ回路は比較器を含み、これは差動入
力に応答して、差動入力間の信号レベルの差が予め選択
したしきい値レベルを越えた場合にＰＰＵＬＳＥパルス
を生成し、また信号レベルの差が予め選択したしきい値
レベルよりも小さな場合にＮＰＵＬＳＥパルスを生成す
る。ＰＰＵＬＳＥパルスが予め選択した最小パルス幅よ
りも大きなパルス幅を有する場合、第一のサンプルデー
タカウンタがアクティブＰＰＵＬＳＥ出力信号を発生す
る。第二のサンプルデータカウンタは、ＮＰＵＬＳＥパ
ルスが予め選択した最小パルス幅よりも大きなパルス幅
を有する場合に、アクティブＮＰＵＬＳＥ出力を発生す
る。第一の最大パルス幅サンプルデータカウンタが、予
め選択した最小パルス幅よりも大きなパルス幅を有する
第一の受信パルスをモニターし、そのパルスが予め選択
した最大パルス幅よりも小さなパルス幅を有するかどう
かを判定する。第二の最大パルス幅サンプルデータカウ
ンタは、第一の受信パルスとは反対の極性を有する第二
の受信パルスが、予め選択した最大パルス幅よりも小さ
なパルス幅を有するかどうかを判定する。トリガーロジ
ックが、第一の受信パルスと、第一の受信パルスと同じ
極性の第三の受信パルスとに応答し、データ受信をイネ
ーブルする受信データ出力信号を発生する。リセットサ
ンプルデータカウンタが、予め選択した最大終端パルス
幅よりも大きなパルス幅を有するパルスに応答してリセ
ット信号を生成し、カウンタをリセットすると共に受信
データ出力信号をキャンセルする。
【００１０】本発明の特徴及び利点のより良好な理解
は、本発明の原理が用いられている例示的な実施例を示
した添付図面、及び以下の詳細な説明を参照することに
よって得られるものである。
は、本発明の原理が用いられている例示的な実施例を示
した添付図面、及び以下の詳細な説明を参照することに
よって得られるものである。
【００１１】
【実施例】以下に本発明を１０ＢＡＳＥ−Ｔイーサネッ
ト規格の特定の条件を参照することによって説明する
が、それらの条件は単に例示目的のためのものであっ
て、本発明の範囲又は用途を限定する意図からでたもの
ではないことが、当業者には明らかであろう。
ト規格の特定の条件を参照することによって説明する
が、それらの条件は単に例示目的のためのものであっ
て、本発明の範囲又は用途を限定する意図からでたもの
ではないことが、当業者には明らかであろう。
【００１２】図１は、４つのサンプルデータカウンタ１
６，１８，２６及び２８に基づいて帯域フィルタを形成
する受信機回路１０を示す。図示の回路１０は、所定の
周波数範囲内にない信号（最小周波数２．５ＭＨｚより
も小さく最大周波数１５ＭＨｚよりも大きい）をフィル
タリングにより除去する。回路１０はデータを、それが
少なくとも１．５サイクル長である場合に限って受容す
る。選択された最大パルス幅（例えば図１の実施例で２
００ｎｓ）よりも大きなパケット終端（ＥＯＰ）パルス
に遭遇した場合、その時点で受信動作は終了される。
６，１８，２６及び２８に基づいて帯域フィルタを形成
する受信機回路１０を示す。図示の回路１０は、所定の
周波数範囲内にない信号（最小周波数２．５ＭＨｚより
も小さく最大周波数１５ＭＨｚよりも大きい）をフィル
タリングにより除去する。回路１０はデータを、それが
少なくとも１．５サイクル長である場合に限って受容す
る。選択された最大パルス幅（例えば図１の実施例で２
００ｎｓ）よりも大きなパケット終端（ＥＯＰ）パルス
に遭遇した場合、その時点で受信動作は終了される。
【００１３】受信機回路１０は入力比較器１２を含み、
これはその非反転（＋）及び反転（−）入力において、
ツイストペアケーブル１４の２つのラインから入力され
る差動データ信号を受信する。比較器１２の差動入力の
間の信号レベルの差がその正のしきい値を越えた場合に
は、比較器１２は正の出力パルスＰＰＵＬＳＥを、正パ
ルスサンプルデータカウンタ１６へと供給する。差動入
力の間の信号レベルの差が比較器１２の負のしきい値レ
ベルよりも小さい場合には、比較器１２は負の出力パル
スＮＰＵＬＳＥを、負パルスサンプルデータカウンタ１
８へと供給する。
これはその非反転（＋）及び反転（−）入力において、
ツイストペアケーブル１４の２つのラインから入力され
る差動データ信号を受信する。比較器１２の差動入力の
間の信号レベルの差がその正のしきい値を越えた場合に
は、比較器１２は正の出力パルスＰＰＵＬＳＥを、正パ
ルスサンプルデータカウンタ１６へと供給する。差動入
力の間の信号レベルの差が比較器１２の負のしきい値レ
ベルよりも小さい場合には、比較器１２は負の出力パル
スＮＰＵＬＳＥを、負パルスサンプルデータカウンタ１
８へと供給する。
【００１４】サンプルデータカウンタ１６及びサンプル
データカウンタ１８は、４０ＭＨｚのクロック（２５ｎ
ｓ周期）により駆動される在来のサンプルデータカウン
タである。サンプルデータカウンタ１６及び１８は、正
の出力パルスＰＰＵＬＳＥ及び負の出力パルスＮＰＵＬ
ＳＥのそれぞれをモニターし、出力パルスＰＰＵＬＳＥ
及びＮＰＵＬＳＥのパルス幅が１０ＢＡＳＥ−Ｔイーサ
ネット規格の３３ｎｓの最小パルス幅よりも長いかどう
かを判定する。
データカウンタ１８は、４０ＭＨｚのクロック（２５ｎ
ｓ周期）により駆動される在来のサンプルデータカウン
タである。サンプルデータカウンタ１６及び１８は、正
の出力パルスＰＰＵＬＳＥ及び負の出力パルスＮＰＵＬ
ＳＥのそれぞれをモニターし、出力パルスＰＰＵＬＳＥ
及びＮＰＵＬＳＥのパルス幅が１０ＢＡＳＥ−Ｔイーサ
ネット規格の３３ｎｓの最小パルス幅よりも長いかどう
かを判定する。
【００１５】２つのサンプルデータカウンタ１６及び１
８の出力は、３つの論理ゲート、即ちＯＲゲート２０、
ＡＮＤゲート２２、及びＮＡＮＤゲート２４の各々への
入力として供給される。
８の出力は、３つの論理ゲート、即ちＯＲゲート２０、
ＡＮＤゲート２２、及びＮＡＮＤゲート２４の各々への
入力として供給される。
【００１６】ＯＲゲート２０の出力は、第一の最大パル
ス幅サンプルデータカウンタ２６を駆動する。ＮＡＮＤ
ゲート２２の出力は、第二の最大パルス幅サンプルデー
タカウンタ２８を、インバータ２３を介して駆動する。
サンプルデータカウンタ２６及び２８の各々もまた、２
０ＭＨｚのクロック（５０ｎｓ周期）により駆動される
在来のサンプルデータカウンタである。
ス幅サンプルデータカウンタ２６を駆動する。ＮＡＮＤ
ゲート２２の出力は、第二の最大パルス幅サンプルデー
タカウンタ２８を、インバータ２３を介して駆動する。
サンプルデータカウンタ２６及び２８の各々もまた、２
０ＭＨｚのクロック（５０ｎｓ周期）により駆動される
在来のサンプルデータカウンタである。
【００１７】ＡＮＤゲート２４の出力はラッチ３０をセ
ットし、このラッチは次いで、ＡＮＤゲート３４及び３
６、並びにＯＲゲート３８を含むマルチプレクサ３２を
介してラッチ４０をセットする。ラッチ４０のデータ出
力は、データ受信を制御する出力ラッチ４２をセットす
る。
ットし、このラッチは次いで、ＡＮＤゲート３４及び３
６、並びにＯＲゲート３８を含むマルチプレクサ３２を
介してラッチ４０をセットする。ラッチ４０のデータ出
力は、データ受信を制御する出力ラッチ４２をセットす
る。
【００１８】回路１０は、最大パルス幅サンプルデータ
カウンタ２６及び２８の出力と、ラッチ４２の出力とに
よって駆動されるＯＲゲート４６の出力によってリセッ
トされる。
カウンタ２６及び２８の出力と、ラッチ４２の出力とに
よって駆動されるＯＲゲート４６の出力によってリセッ
トされる。
【００１９】最大パルス幅サンプルデータカウンタ２６
は、ＡＮＤゲート２２の出力によってリセットされる。
は、ＡＮＤゲート２２の出力によってリセットされる。
【００２０】最大パルス幅サンプルデータカウンタ２８
は、ラッチ４２の出力によってリセットされる。
は、ラッチ４２の出力によってリセットされる。
【００２１】
【作用】以下にサンプルデータ受信機スケルチ回路１０
の動作を説明する。サンプルデータカウンタ１６及びサ
ンプルデータカウンタ１８は両方とも４０ＭＨｚのクロ
ックによって駆動されており、また２カウントの間イネ
ーブルされた場合に高レベルへとアクティブになるよう
設定されているから、サンプルデータカウンタ１６又は
サンプルデータカウンタ１８が３３ｎｓよりも大きなパ
ルス幅を有する正の出力パルスＰＰＵＬＳＥ又は負の出
力パルスＮＰＵＬＳＥを受信した場合には何時でも、そ
れぞれのサンプルデータカウンタ１６又は１８の出力
は、２つの２５ｎｓサイクルの後に高レベルへとアクテ
ィブにされる。かくしてサンプルデータカウンタ１６及
び１８は共同して、１５ＭＨｚのカットオフポイントを
有する低域フィルタを形成する。
の動作を説明する。サンプルデータカウンタ１６及びサ
ンプルデータカウンタ１８は両方とも４０ＭＨｚのクロ
ックによって駆動されており、また２カウントの間イネ
ーブルされた場合に高レベルへとアクティブになるよう
設定されているから、サンプルデータカウンタ１６又は
サンプルデータカウンタ１８が３３ｎｓよりも大きなパ
ルス幅を有する正の出力パルスＰＰＵＬＳＥ又は負の出
力パルスＮＰＵＬＳＥを受信した場合には何時でも、そ
れぞれのサンプルデータカウンタ１６又は１８の出力
は、２つの２５ｎｓサイクルの後に高レベルへとアクテ
ィブにされる。かくしてサンプルデータカウンタ１６及
び１８は共同して、１５ＭＨｚのカットオフポイントを
有する低域フィルタを形成する。
【００２２】サンプルデータカウンタ１６又はサンプル
データカウンタ１８の何れかの出力が高レベルとなった
場合、ＯＲゲート２０の出力はそのことによって高レベ
ルへと駆動され、２０ＭＨｚのクロック（５０ｎｓ周
期）により駆動される最大パルス幅サンプルデータカウ
ンタ２６をスタートさせ、受信したパルスのパルス幅が
２００ｎｓよりも小さいかどうかを判定する。３３ｎｓ
よりも大きな、そしてまた第一のパルスとは反対の極性
の第二のパルスが受信された場合、ＡＮＤゲート２２
が、２０ＭＨｚのクロック（５０ｎｓ周期）により駆動
される第二の最大パルス幅サンプルデータカウンタ２８
をスタートさせ、受信した第二のパルスのパルス幅が２
００ｎｓよりも小さいかどうかを判定する。かくしてサ
ンプルデータカウンタ２６及び２８は共同して、２．５
ＭＨｚよりも大きなカットオフ周波数を有する高域フィ
ルタを形成する。
データカウンタ１８の何れかの出力が高レベルとなった
場合、ＯＲゲート２０の出力はそのことによって高レベ
ルへと駆動され、２０ＭＨｚのクロック（５０ｎｓ周
期）により駆動される最大パルス幅サンプルデータカウ
ンタ２６をスタートさせ、受信したパルスのパルス幅が
２００ｎｓよりも小さいかどうかを判定する。３３ｎｓ
よりも大きな、そしてまた第一のパルスとは反対の極性
の第二のパルスが受信された場合、ＡＮＤゲート２２
が、２０ＭＨｚのクロック（５０ｎｓ周期）により駆動
される第二の最大パルス幅サンプルデータカウンタ２８
をスタートさせ、受信した第二のパルスのパルス幅が２
００ｎｓよりも小さいかどうかを判定する。かくしてサ
ンプルデータカウンタ２６及び２８は共同して、２．５
ＭＨｚよりも大きなカットオフ周波数を有する高域フィ
ルタを形成する。
【００２３】図１に示した本発明の実施例においては、
第二の受信パルスの検出はサンプルデータカウンタ２６
をリセットし（ＡＮＤゲート２２の出力を介して）、サ
ンプルデータカウンタ２８をスタートさせる。第二のパ
ルスの極性とは反対の極性を有するはずの第三のパルス
の検出は、サンプルデータカウンタ２８をリセットさせ
る。（当業者は、所望の結果を得るためには種々多くの
タイミング機構を用いることが可能であることを理解す
るであろう。例えば、入力信号の周期を用いてサンプル
データカウンタ２６及び２８をリセットさせることが可
能である。この手法を用いることにより、第一のパルス
の検出がサンプルデータカウンタ２６をスタートさせ
る。第二のパルスの検出はサンプルデータカウンタ２８
をスタートさせ、サンプルデータカウンタ２６は実行を
継続する。第二のパルスの極性とは反対の極性を有する
はずの、従って一つの信号サイクルが完全に生じたこと
を示す第三のパルスの検出は、図１の点線２９によって
示されているように、サンプルデータカウンタ２８及び
タイマー即ちサンプルデータカウンタ２６を停止させ
る。）図１にさらに示されているように、ＡＮＤゲート
２４は最初に到着する正のパルスを検出し、ラッチ３０
をセットすることによって応答する。負のパルスが最初
に到着した場合には、ラッチ３０はリセット状態に留ま
る。ＡＮＤゲート２４とラッチ３０は共同して、第一の
パルスの極性を「記憶」し、第一のパルスと同じ極性を
有する第三のパルスのみが、ＡＮＤゲート３４及び３６
とＯＲゲート３８とによって形成された２：１マルチプ
レクサを通って、ラッチ４０をセットするようにさせ
る。
第二の受信パルスの検出はサンプルデータカウンタ２６
をリセットし（ＡＮＤゲート２２の出力を介して）、サ
ンプルデータカウンタ２８をスタートさせる。第二のパ
ルスの極性とは反対の極性を有するはずの第三のパルス
の検出は、サンプルデータカウンタ２８をリセットさせ
る。（当業者は、所望の結果を得るためには種々多くの
タイミング機構を用いることが可能であることを理解す
るであろう。例えば、入力信号の周期を用いてサンプル
データカウンタ２６及び２８をリセットさせることが可
能である。この手法を用いることにより、第一のパルス
の検出がサンプルデータカウンタ２６をスタートさせ
る。第二のパルスの検出はサンプルデータカウンタ２８
をスタートさせ、サンプルデータカウンタ２６は実行を
継続する。第二のパルスの極性とは反対の極性を有する
はずの、従って一つの信号サイクルが完全に生じたこと
を示す第三のパルスの検出は、図１の点線２９によって
示されているように、サンプルデータカウンタ２８及び
タイマー即ちサンプルデータカウンタ２６を停止させ
る。）図１にさらに示されているように、ＡＮＤゲート
２４は最初に到着する正のパルスを検出し、ラッチ３０
をセットすることによって応答する。負のパルスが最初
に到着した場合には、ラッチ３０はリセット状態に留ま
る。ＡＮＤゲート２４とラッチ３０は共同して、第一の
パルスの極性を「記憶」し、第一のパルスと同じ極性を
有する第三のパルスのみが、ＡＮＤゲート３４及び３６
とＯＲゲート３８とによって形成された２：１マルチプ
レクサを通って、ラッチ４０をセットするようにさせ
る。
【００２４】少なくとも２パルス（即ち一つの完全サイ
クル）が検出されない限り、ラッチ４０は常にリセット
状態にある。先に説明したように、ラッチ４０は第三の
パルスによってセットされる。
クル）が検出されない限り、ラッチ４０は常にリセット
状態にある。先に説明したように、ラッチ４０は第三の
パルスによってセットされる。
【００２５】ラッチ４０の出力は出力ラッチ４２をセッ
トし、このラッチ４２はデータ受信をイネーブルするＲ
ＥＣＥＩＶＥ−ＤＡＴＡ出力信号を発生する。
トし、このラッチ４２はデータ受信をイネーブルするＲ
ＥＣＥＩＶＥ−ＤＡＴＡ出力信号を発生する。
【００２６】ラッチ４２は、２０ＭＨｚのクロック（５
０ｎｓ周期）により駆動されている５番目のサンプルデ
ータカウンタ４４が、パケット終端パルス、図１では＞
２５０ｎｓの正の出力パルスＰＰＵＬＳＥを識別した場
合にリセットされ、それによってデータ受信を終了させ
る。
０ｎｓ周期）により駆動されている５番目のサンプルデ
ータカウンタ４４が、パケット終端パルス、図１では＞
２５０ｎｓの正の出力パルスＰＰＵＬＳＥを識別した場
合にリセットされ、それによってデータ受信を終了させ
る。
【００２７】ラッチ４２の出力Ｑは、サンプルデータカ
ウンタ１６，１８及び２８をリセットする。
ウンタ１６，１８及び２８をリセットする。
【００２８】本発明を実施するに当たっては、本明細書
に記載した本発明の実施例の種々の設計変更を行い得る
ことが理解されねばならない。特許請求の範囲は本発明
の範囲を規定することを意図したものであり、またそれ
らの請求項の範囲内の装置及び方法、並びにそれらの均
等物が、それによってカバーされることが意図されてい
る。
に記載した本発明の実施例の種々の設計変更を行い得る
ことが理解されねばならない。特許請求の範囲は本発明
の範囲を規定することを意図したものであり、またそれ
らの請求項の範囲内の装置及び方法、並びにそれらの均
等物が、それによってカバーされることが意図されてい
る。
【００２９】
【発明の効果】以上のように本発明によれば、複数のサ
ンプルデータカウンタと、幾つかの論理ゲートからなる
スケルチ回路が提供される。この回路は従ってＣＭＯＳ
のみによって実現することが可能であり、例えばＩＥＥ
Ｅ８０２．３の１０ＢＡＳＥ−Ｔの受信機フィルタ条件
に合致するより簡便な、優れた解決策を提供するもので
ある。
ンプルデータカウンタと、幾つかの論理ゲートからなる
スケルチ回路が提供される。この回路は従ってＣＭＯＳ
のみによって実現することが可能であり、例えばＩＥＥ
Ｅ８０２．３の１０ＢＡＳＥ−Ｔの受信機フィルタ条件
に合致するより簡便な、優れた解決策を提供するもので
ある。
【図１】本発明によるサンプルデータ受信機スケルチ回
路の一実施例を示すロジックダイヤグラムである。
路の一実施例を示すロジックダイヤグラムである。
１０ 受信機回路 １２ 比較器 １４ ツイストペアケーブル １６，１８，２６，２８，４４ サンプルデータカウン
タ ２０，３８，４６ ＯＲゲート ２２ ＮＡＮＤゲート ２４，３４，３６ ＡＮＤゲート ３０，４０，４２ ラッチ
タ ２０，３８，４６ ＯＲゲート ２２ ＮＡＮＤゲート ２４，３４，３６ ＡＮＤゲート ３０，４０，４２ ラッチ
【手続補正書】
【提出日】平成５年８月２日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１】
Claims (6)
- 【請求項１】 第一及び第二の差動入力を含み、入力さ
れるデータ信号をフィルタするためのサンプルデータ受
信機スケルチ回路であって、該受信機スケルチ回路が、 （ａ）差動入力に応答し、差動入力間の信号レベルの差
が予め選択した正のしきい値レベルを超える場合にはＰ
ＰＵＬＳＥパルスを生成し、信号レベルの差が予め選択
した負のしきい値レベルより小さい場合にはＮＰＵＬＳ
Ｅパルスを生成する比較器と、 （ｂ）比較器からのＰＰＵＬＳＥパルスを受信するよう
接続され、ＰＰＵＬＳＥパルスが予め選択した最小パル
ス幅よりも大きなパルス幅を有する場合にアクティブＰ
ＰＵＬＳＥ出力信号を生成する第一のサンプルデータカ
ウンタと、 （ｃ）比較器からのＮＰＵＬＳＥパルスを受信するよう
接続され、ＮＰＵＬＳＥパルスが予め選択した最小パル
ス幅よりも大きなパルス幅を有する場合にアクティブＮ
ＰＵＬＳＥ出力信号を生成する第二のサンプルデータカ
ウンタと、 （ｄ）第一及び第二のサンプルデータカウンタの出力を
受信するように接続され、アクティブＰＰＵＬＳＥ出力
信号又はアクティブＮＰＵＬＳＥ出力信号の何れかであ
る第一の受信パルスが予め選択した最大パルス幅よりも
小さなパルス幅を有する場合に、第一のアクティブ長パ
ルス出力信号を生成する第一の最大パルス幅サンプルデ
ータカウンタ手段と、 （ｅ）第一及び第二のサンプルデータカウンタの出力を
受信するように接続され、第一の受信パルスに続いて受
信され反対の極性を有する第二の受信パルスが予め選択
した最大パルス幅よりも小さなパルス幅を有する場合
に、第二のアクティブ長パルス出力信号を生成する第二
の最大パルス幅サンプルデータカウンタ手段と、及び （ｆ）第一の受信パルス及び第一の受信パルスと同じ極
性の第三の受信パルスに応答し、受信データ出力信号を
生成する受信データトリガー手段とからなる、サンプル
データ受信機スケルチ回路。 - 【請求項２】 予め選択した最大終端パルス幅よりも大
きなパルス幅を有するパケット終端パルスに応答し、受
信データ出力信号をキャンセルするリセット信号を生成
するリセットサンプルデータカウンタをさらに含む、請
求項１のサンプルデータ受信機スケルチ回路。 - 【請求項３】 １０ＢＡＳＥ−Ｔイーサネット受信機に
利用可能であり、予め選択した最小パルス幅が３３．３
３ｎｓであり、予め選択した最大パルス幅が２００ｎｓ
であり、予め選択した最大終端パルス幅が２５０ｎｓで
ある、請求項２のサンプルデータ受信機スケルチ回路。 - 【請求項４】 入力される差動入力をフィルタするため
の方法であって、該方法が、 （ａ）差動入力の信号レベルを比較し、 （ｂ）差動入力の間の信号レベルの差が予め選択した正
のしきい値レベルを越えた場合のＰＰＵＬＳＥパルス
と、 （ｃ）差動入力の間の信号レベルの差が予め選択した負
のしきい値レベルより小さい場合のＮＰＵＬＳＥパルス
と、 （ｄ）ＰＰＵＬＳＥパルスが予め選択した最小パルス幅
よりも大きなパルス幅を有する場合にアクティブＰＰＵ
ＬＳＥ信号を生成すべく第一のサンプルデータカウンタ
を用い、 （ｅ）ＮＰＵＬＳＥパルスが予め選択した最小パルス幅
よりも大きなパルス幅を有する場合にアクティブＮＰＵ
ＬＳＥ信号を生成すべく第二のサンプルデータカウンタ
を用い、 （ｆ）アクティブＰＰＵＬＳＥ出力信号又はアクティブ
ＮＰＵＬＳＥ出力信号の何れかである第一の受信パルス
が予め選択した最大パルス幅よりも小さなパルス幅を有
する場合に、第一のアクティブ長パルス出力信号を生成
すべく第三のサンプルデータカウンタを用い、 （ｇ）第一の受信パルスに続いて受信され反対の極性を
有する第二の受信パルスが予め選択した最大パルス幅よ
りも小さなパルス幅を有する場合に、第二のアクティブ
長パルス出力信号を生成すべく第四のサンプルデータカ
ウンタを用い、及び （ｈ）第一の受信パルス及び第一の受信パルスと同じ極
性の第三の受信パルスの生成に応答し、受信データ出力
信号を生成することからなる方法。 - 【請求項５】（ａ）予め選択した最大終端パルス幅より
も大きなパルス幅を有するパケット終端パルスを生成す
べく第五のサンプルデータカウンタを用い、 （ｂ）パケット終端パルスの識別に応答して受信データ
出力信号をキャンセルすることをさらに含む、請求項４
の方法。 - 【請求項６】 １０ＢＡＳＥ−Ｔイーサネット受信機に
関連して利用可能であり、予め選択した最小パルス幅が
３３．３３ｎｓであり、予め選択した最大パルス幅が２
００ｎｓであり、予め選択した最大終端パルス幅が２５
０ｎｓである、請求項５の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US905757 | 1992-06-29 | ||
| US07/905,757 US5418821A (en) | 1991-10-15 | 1992-06-29 | Method and apparatus for sample-data receiver squelch |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0690180A true JPH0690180A (ja) | 1994-03-29 |
| JP3394069B2 JP3394069B2 (ja) | 2003-04-07 |
Family
ID=25421414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15469593A Expired - Lifetime JP3394069B2 (ja) | 1992-06-29 | 1993-06-25 | サンプルデータ受信機スケルチのための方法及び装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5418821A (ja) |
| EP (1) | EP0577301A1 (ja) |
| JP (1) | JP3394069B2 (ja) |
| KR (1) | KR100291688B1 (ja) |
| CA (1) | CA2099302A1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2309840B (en) * | 1996-01-31 | 2000-06-28 | Motorola Gmbh | Electronic device with fast quasi-asynchronous control signal transmission |
| KR100239705B1 (ko) * | 1996-11-04 | 2000-01-15 | 김영환 | 펄스폭 검출기능을 갖는 스켈치 회로 |
| EP1262924A1 (de) * | 2001-05-30 | 2002-12-04 | CardTec Entwicklungs- und Vetriebsgesellschaft für elektronische Kartensysteme mbH | Vorrichtung und Anordnung zur Bearbeitung von Magnet- oder Chipkarten an Verkehrsschrankenanlagen oder Personenzugangskontrollsystemen |
| KR100411308B1 (ko) * | 2001-12-18 | 2003-12-18 | 주식회사 하이닉스반도체 | 스켈치회로 |
| FR2839827B1 (fr) * | 2002-05-14 | 2005-07-15 | St Microelectronics Sa | Circuit de detection de depart, circuit de detection d'arret, et circuit de detection de donnees transmises selon le protocole iic |
| JP2004247848A (ja) * | 2003-02-12 | 2004-09-02 | Renesas Technology Corp | 通信装置 |
| US7120408B2 (en) * | 2003-07-31 | 2006-10-10 | Agilent Technologies, Inc. | Differential signal squelch detection circuit and method |
| US20050047499A1 (en) * | 2003-08-29 | 2005-03-03 | Glenn Wood | System and method for measuring the response time of a differential signal pair squelch detection circuit |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1299420A (en) * | 1970-10-27 | 1972-12-13 | Fernseh Gmbh | Impulse width discriminator |
| US3979679A (en) * | 1975-06-30 | 1976-09-07 | California Microwave, Inc. | FM demodulator having squelch circuit using bucket brigade delay line |
| US4078204A (en) * | 1977-01-31 | 1978-03-07 | Gte Automatic Electric (Canada) Limited | Di-phase pulse receiving system |
| US4414689A (en) * | 1981-06-09 | 1983-11-08 | Rockwell International Corporation | Squelch circuit |
| US4578653A (en) * | 1984-06-25 | 1986-03-25 | General Electric Company | Frequency selective filter circuit |
| JPS6210930A (ja) * | 1985-07-06 | 1987-01-19 | Nec Corp | スケルチ検出回路 |
| US4908530A (en) * | 1987-08-13 | 1990-03-13 | Hewlett-Packard Company | Non-linear squelch circuit for IEEE-802. 3 protocol |
| US4926072A (en) * | 1987-09-18 | 1990-05-15 | Aisin Seiki Kabushikikaisha | Noise elimination circuit |
| US5199049A (en) * | 1990-04-27 | 1993-03-30 | At&T Bell Laboratories | Circuit and method of digital carrier detection for burst mode communication systems |
| US5285481A (en) * | 1991-10-15 | 1994-02-08 | National Semiconductor Corporation | Receiver circuit with smart squelch |
-
1992
- 1992-06-29 US US07/905,757 patent/US5418821A/en not_active Expired - Lifetime
-
1993
- 1993-06-18 EP EP93304805A patent/EP0577301A1/en not_active Withdrawn
- 1993-06-25 JP JP15469593A patent/JP3394069B2/ja not_active Expired - Lifetime
- 1993-06-28 KR KR1019930011825A patent/KR100291688B1/ko not_active IP Right Cessation
- 1993-06-28 CA CA002099302A patent/CA2099302A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US5418821A (en) | 1995-05-23 |
| EP0577301A1 (en) | 1994-01-05 |
| CA2099302A1 (en) | 1993-12-30 |
| KR100291688B1 (ko) | 2001-09-17 |
| JP3394069B2 (ja) | 2003-04-07 |
| KR940001585A (ko) | 1994-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5199049A (en) | Circuit and method of digital carrier detection for burst mode communication systems | |
| JP3394069B2 (ja) | サンプルデータ受信機スケルチのための方法及び装置 | |
| JP3228937B2 (ja) | コンピュータネットワーク信号を識別するための方法および装置 | |
| JP2812665B2 (ja) | 通信網のデータ衝突検出回路および検出方法 | |
| US5285481A (en) | Receiver circuit with smart squelch | |
| US7260164B2 (en) | Efficient filtering of RxLOS signal in SerDes applications | |
| JPH06326566A (ja) | デジタル信号の受信装置 | |
| JPS63229906A (ja) | デジタル受信フィルタ回路 | |
| JP3232797B2 (ja) | キャリアセンス付き受信回路 | |
| US6014409A (en) | Passive analog filter for network interface | |
| JPH01190143A (ja) | データ伝送方式 | |
| JP2538762B2 (ja) | クロック断検出回路 | |
| JPS6030224A (ja) | ノイズ信号除去回路 | |
| JP3338726B2 (ja) | サージ識別装置 | |
| JPS58131848A (ja) | デ−タバス衝突検出方式 | |
| JPS6055277A (ja) | アナログ回路の故障検出器 | |
| JPS62272640A (ja) | デジタル復調回路 | |
| JPS6133055A (ja) | 通信速度変換回路 | |
| JPS598211Y2 (ja) | ノイズ検出回路 | |
| JPH0669817A (ja) | スケルチ認定回路のための差動信号受信機回路 | |
| JPS63131612A (ja) | 信号検出回路 | |
| JPS62179245A (ja) | 信号受信装置 | |
| JPH03150935A (ja) | 警報検出回路 | |
| JPS59176812A (ja) | シリアルデ−タ入力装置 | |
| JPH03220842A (ja) | パルス受信回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090131 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090131 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100131 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100131 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110131 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120131 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130131 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140131 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |