JPS5830772B2 - 記憶装置 - Google Patents

Description

【発明の詳細な説明】 本発明は一般に記憶装置に関し、更に詳細には無線周波
信号を受けて長時間にわたり受信した無線周波信号に関
連した周波数を有する信号を発生するようになった記憶
装置に関する。

周知のように、受信号した無線周波信号のパルスまたは
「スライス」を受けて受信信号の周波数に関係した周波
数を有する連続波信号を発生することがしばしば必要で
ある。

そのような連続波信号は例えば連続波信号として伝送さ
れるかあるいは一連の無線周波信号の伝送を可能とする
ように変調されたパルスとして伝送される。

そのような連続波信号を発生するための一つの技術は受
信した信号を循環形メモリに記憶するものである。

しかしながら、パルスまたは「スライス」の終りでの信
号の位相に対するパルスまたは「スライス」のスタート
時で受信信号の位相は一般に受信信号周波数が未知のた
めわからないから、再循環中には位相の不連続性が生じ
ることになる。

この位相の不連続性は発生されている連続波信号を歪ま
せそしてそれにより記憶装置の有効性を劣化させる。

それ数本発明の目的は無線周波信号を受け、長時間にわ
たり、その受信信号の周波数に関係した周波数を有する
信号を発生するようになった改良された記憶装置を提供
することである。

本発明の他の目的は受信した正弦波信号に関係した信号
の有限の時間インターバルを記憶しそして最少の位相不
連続性をもって長時間その記憶された信号をその記憶装
置内で再循環させるようになった改良された記憶装置を
提供することであるこれら目的は、予定のレベルを繰返
して通る振幅を有する入力信号の、その信号が予定の様
式で上記予定レベルを通る時間に関係した時点で開始す
る、有限の時間インターバルαを記憶装置と、上記信号
が上記予定の様式で上記予定のレベルを通る次の時点と
上記有限の時間インターバルαとの間の時間インターバ
ル△を表わす制御信号を発生する装置と、上記制御信号
に応答して、上記記憶された信号の、上記時間インター
バル△に関係した時間インターバルにより調整される上
記有限時間インターバルαである部分が循環出来るよう
にする装置とからなる記憶装置を提供することにより達
成される。

本発明の好適な実施例においては、受信信号は無線周波
エネルギーをもつパルスである。

この受信信号は中間周波信号に対してヘテロダイン処理
される。

この中間周波信号はアナログ−ディジタル（Ａ／Ｄ ）
変換器において、この中間周波信号の極性に関係した論
理状態をもつビットへとディジタル化される。

その結果、連続するビット間の論理状態の変化は中間周
波信号の振幅が極性を変えたこと、すなわち予定のレベ
ル、すなわちゼロレベルと交わったことを示す。

このＡ／Ｄ変換器の出力にはフリップフロップが接続さ
れて連続するビットの論理状態の変化毎にセット条件と
リセット条件の間で交叉する。

それ故このフリップフロップの各論理状態変化は中間周
波信号のゼロ交叉に対応する。

更に中間周波信号の１サイクルはそのような信号が同一
スロープにおいて連続してゼロに交わるときを限定する
から、そのような信号のｌサイクルはフリップフロップ
がＯから１に連続して変わるとき（または１からＯに連
続して変るとき）を限定する。

フリップフロップが中間周波信号の第１サイクルの開始
を特定するとき（例えばフリップフロップがＯから１に
変わるとき）中間周波信号の有限の数のサンプルが連続
的にディジタルシフトレジスタに記憶される。

第１カウンタはシフトレジスタに記憶されたサンプルの
数αをカウントする。

記憶は受信されたパルスの終りに終了するためそしてこ
の信号の周波数が未知のために、最後のいくつかの記憶
されたサンプルは中間周波信号の１サイクルには関連づ
けられない。

従って、シフトレジスタに記憶されたすべてのサンプル
を単ニ再循環させることは、信号の不完全なサイクルが
再循環されるために位相の不連続性をもつ信号を表わす
サンプルの再循環となる。

第２カウンタが設けられる。

このカウンタは蓄積用のシフトレジスタに入るサンプル
の数をカウントするが、第１のカウンタとは異り、フリ
ップフロップに応答して中間周波信号の各サイクルのス
タート時、すなわちフリップフロップが例えばＯから１
に変わる毎にリセットされる。

それ故サンプルの記憶の終了時に第２カウンタは中間周
波信号の不完全に記憶されたサイクルの記憶されたサン
プルの数を表わすカウント「ｂ」を含むことになる。

従って信号の完全なサイクルに関連する記憶されたサン
プルの数は「ａ」−「ｂ」である。

完全サイクルのサンプルのみを再循環させる手段が設け
られる。

特に、セレクタがシフトレジスタの段の出力に接続され
そしてゲート手段がシフトレジスタの入力に接続される
。

受信パルスの終了後にこのセレクタは第１カウンタと第
２カウンクの内容の差、すなわち「ａ」−「ｂ」を表わ
す信号に応答し、そしてシフトレジスタの適正な出力段
を選びその入力に接続してサンプルの、中間周波信号の
完全サイクルのサンプルのみ、すなわちサンプルｒａＪ
−「ｂＪである部分のみをシフトレジスタ内で再循環さ
せうるようにすると共に中間周波信号の不完全サイクル
のサンプルすなわちサンプルｒｂＪが再循環しないよう
にする。

第１図は無線周波エネルギーをもつパルスを受けそして
そのエネルギーに関係した周波数をもつ連続無線周波信
号を出すメモリ装置１０を示す。

この装置は図示のようにミキサ１４に接続する従来の無
線周波アンテナ１２を有する。

同じくミキサ１４に送られるのは従来の局部発振器１６
により発生される局部発振信号である。

このミキサはこの局部信号を受信した無線周波信号でヘ
テロダイン化して受信信号の周波数を適当な中間周波信
号に変換する。

ここでは例えば中間周波数はＯ〜５ ＭＨｚの帯域幅内
である。

低域フィルタ１８がミキサ１４の出力に接続してヘテロ
ダイン処理により生じる５ ＭＨｚより高周波の高調波
を排除する。

かくしてこのフィルタの出力はＯ〜５ ＭＨｚの帯域幅
内の周波数を有する中間周波信号である。

フィルタ１８の出力はパルス検出器２０とアナログ−デ
ィジタル（Ａ／Ｄ ）変換器２２に接続する。

パルス検出器２０は従来のものでよく、メモリ装置１０
の動作帯内Ｃ無線周波信号の存在を検出してそれが検出
されたとき高信号（論理１）をそして検出されないとき
は低信号（０）を発生する。

第２Ａ、２Ｂ図をみるに、中間周波数帯域内の無線周波
エネルギーをもつパルスが受信されると、パルス検出器
２０の出力はＯから１に変わり、そしてそのようなパル
スが終了するとき（ここでは時間インターバルＴ後）、
検出器２０の出力は１からＯに変る。

第２Ａ図について、受信パルスのスタート時の中間周波
信号２８の位相角は任意であり、そして無線周波信号の
（従って中間周波信号の）周波数が未知であるためにそ
のパルスの終りにおける中間周波信号２８の位相角は未
知である。

それ故、一般に時間インターバルＴ１ここでは３．２μ
Ｓ内で中間周波信号のサイクル数は整数ではない。

第１図にもどると、ここでは従来のものでよいクロック
３０が第２Ｃ図に示すようにここでは１０ ＭＨｚより
僅かに高い規則的な周波数のクロックパルス（ｃｐ）を
発生する。

一つのパルスが検出されると、パルス検出器２０の出力
は「高」となりクロックパルス（ＣＰ）がＡＮＤゲート
３２を通りＡ／Ｄ変換器２２に通ることが出来るように
する。

各クロックパルスＣＰに応じてこのＡ／Ｄ変換器２２は
ここでは中間周波信号の振幅を表わす１個の１ビツトデ
イジクルワードを発生する。

ここではその中間周波信号の振幅がクロックパルスＣＰ
の時点で正（すなわちゼロレベルより高い）ときにＡ／
Ｄ変換器２２が論理１を、そして振幅が第２Ｄ図に示す
ように負のときＯを発生する。

従来のものでよいＤ形フリップフロップ４２がＡ／Ｄ変
換器２２の出力に接続する。

フリップフロップ４２はそれに供給される２通信号が変
る毎にその状態を変える。

ここではＤ形フリップフロップ４２はＡ／Ｄ変換器２２
の出力が０から１に変わるときリセットからセットへと
変わり、第２Ｅ図のように変換器２２の出力がｌから０
に変わるときにセットからリセットへと変わる。

第２Ｅ図において、Ｄ形フリップフロップ４２は中間周
波信号２８（第２Ａ図）の負方向変化ゼロ交叉に応じて
セットからリセットへと変わり、パルスの開始時の変化
を除き信号２８の正方向変化ゼロ交叉に応じてリセット
からセットへと変わる。

１サイクルの中間周波信号はその信号がここでは正であ
る同一スロープで連続的にゼロと交わるときに確定され
、そしてそれ故その信号の１サイクルはフリップフロッ
プ４２が後述のように開始プロセス後にＯから１に連続
的に変化するときに検出される。

この開始プロセスは中間周波信号の初期位相と極性が未
知であるという事実を考慮したものであることを述べれ
ば充分である。

フリップフロップ４２の出力はＡＮＤゲ゛−ドア２を通
じて従来のＪ−にフリップフロップ４４のセット端子Ｊ
に、そして２図示のように従来のカウンタ４６のリセッ
ト端子に送られる。

同じくＡＮＤゲート７２に接続しているのはパルス検出
器２０の出力とＪ−にフリップフロップの出力である。

パルス検出器２０の出力はＡＮＤゲ゛−ドア１を通じて
フリップフロップ４１のＪ（セット）端子に接続する。

ＡＮＤゲート７１には更にインパーク７３を通じてＡ／
Ｄ変換器２２の出力が接続する。

従って、Ｊ−にフリップフロップ４１（図示しない任意
の手段によりはじめにリセット条件となっている）はパ
ルスの検出後に変換器２２により発生される第１の論理
「０」に応答してセット条件にされ（出力Ｑに高信号を
出す）。

これが初期プロセスであって、ＡＮＤゲート７２により
、中間周波信号が受信パルスのスタート時にその信号の
初期位相または極性には無関係に正の状態をもつように
ゼロを通過するまでＪ−にフリップフロップ４４はセッ
ト条件にされない。

すなわち、そのような初期プロセスに続いて、Ｄ形フリ
ップフロップ４２がまずフリップフロップ４１のセット
後（すなわち１サイクルのスタート時）リセットからセ
ットに変化するとき、ＡＮＤゲ゛−ドア２の出力は高と
なりそしてＪ−にフリップフロップ４４ははじめのリセ
ット条件からセット条件へと変ってフリップフロップ４
４の出力（端子Ｑ）に高信号が生じる。

フリップフロップ４４のＫ（リセット）端子は図示のよ
うにインバータ５０を通じてパルス検出器２２の出力に
接続し、そしてそれ故フリップフロップ４４は第２Ｇ図
に示すように受信パルスの終了によりリセット状態にも
どる。

すなわち、フリップフロップ４４は中間周波信号の第１
サイクルからパルスの終了まで、すなわち時間インター
バルαにおいてセット状態にある。

そのようなセット状態にある間にＪ−にフリップフロッ
プ４４の出力Ｑの高信号（すなわち第１サイクルのスタ
ートからパルスの終了まで）はＡ／Ｄ変換器２２で発生
されるサンプルをＡＮＤゲート３４とＯＲゲート３６を
通りシフトレジスタ３８へと通りうるようにする。

シフトレジスタ３８は直列なった蓄積段を有する従来の
ものでよく、段の数はここでは考えられる最長の無線周
波パルスに関係する。

ここではシフトレジスタ３８は３２段（すなわち段１か
ら段３２まで）を含んでいる。

Ｊ−にフリップフロップ４４がセット状態となると、Ｊ
−にフリップフロップ４３もセットされ第２Ｈ図に示す
ようにその出力に高（すなわち論理１）を発生する。

フリップフロップ４３がセットとなるとクロックパルス
がＡＮＤゲート４０を通じてシフトレジスタ３８に送ら
れ、従って、第１サイクルのスタート時にＡ／Ｄ変換器
によりつくられたサンプルが記憶されそしてシフトレジ
スタ３８を通じてシフトされる。

受信パルスの終了時にインバータ５０により高信号が発
生されてフリップフロップ４４をリセットする。

フリップフロップ４４がリセットとなると、Ａ／Ｄ変換
器２２からのサンプルはＡＮＤゲート３６とＯＲゲート
３６を通ってシフトレジスタ３８へは通れなくなる。

（しかしながら、後述の理由により受信パルスの終了後
に、フリップフロップ４３はクロックパルスがＡＮＤゲ
ート４０を通じてシフトレジスタ３８に通り続けるとき
にはセットのままであることに注意のこと）第２Ｇ図に
示すように、次に２３個のサンプルがシフトレジスタ３
８に記憶される。

（すなわち初期プロセスＩＤフリップフロップ４２によ
り第１サイクルのスタートが検出されてから受信パルス
の終了までの時間ペリオドαにおいてとられたサンプル
が記憶される。

）ここでは中間周波信号の２３個のサンプルが第２に図
に示すように時刻Ｔでシフトレジスタ３８の段ｌ〜２３
に記憶される。

フリップフロップ４４の端子Ｑの高信号によりクロック
３０からのクロックパルスＣＰはＡＮＤゲート４８を通
りカウンタ４６へと通る。

ここでカウンタ４６は第２■図に示すようにＤフリップ
フロップ４２の出力がセットからリセットになる（中間
周波信号の各所サイクルのスタート時）毎にリセットさ
れる点に注意され度い。

またパルス検出器２０の出力が低となるとインバータ５
０（第１図）の出力に高信号が発生し、これがＪ −に
フリップフロップ４４を第２Ｇ図に示すようにリセット
してその出力Ｑに低信号を出してカウンタ４６によるそ
れ以上の計数を禁止する。

次にカウンタ４６はディジクル化された中間周波信号の
１サイクルがシフトレジスタ３８に記憶される毎にリセ
ットされ、そしてパルスの終りに（時間インターバルＴ
）カウンタ４６の計数はシフトレジスタ３８に記憶され
た不完全サイクルの部分を表わす。

すなわち、第２■図をみるに、時刻Ｔにおいてカウンタ
４６は、カウンタ△を行う。

ここではカウンタ４６の最終リセット（第２Ｃ図、第２
１図参照）後に３個のクロックパルスＣＰａ 。

ＣＰｂ 、ＣＰｃが生じたから、ここでは△は３である
。

次に第２Ｄ図をみるに、シフトレジスタ３８内で再循環
するデータが３ビツトだけ短くされるとすれば、データ
の整数サイクル、ここでは２サイクル分がシフトレジス
タ３８内を再循環することになる。

すなわち、第２に図に示すように、段１〜２０に記憶さ
れたデータ（時刻Ｔで全レジスタ３８に記憶されたデー
タではない）がシフトレジスタ３８内で再循環されるな
らば、ディジタル化された中間周波信号の内の正確に２
サイクル分がシフトレジスタ３８を通ってリサイクルす
る。

第１図において、セレクタ５２はシフトレジスタ３８の
最終段の少くとも半分の出力に接続する。

ここではこのセレクタは段１５〜３２の出力に接続する
。

ＡＮＤゲ゛−ト４８の出力はカウンタ５８に接続する。

カウンタ４６と５８は、カウンタ４６がＤフリップフロ
ップ４２をリセットするに対しカウンタ５８はフリップ
フロップ４２によってリセットされない点を除きＡＮＤ
ゲート４８を通って加えられる同一のクロックパルスを
計数する。

従ってカウンタ５８はフリップフロップ４４がセットさ
れた後にシフトレジスタ３８に通されたクロックパルス
の数を含み、そしてそれ故カウンク５８の内容はＡ／Ｄ
変換器２２により発生されるビットを記憶する段の数（
すなわち記憶されたサンプルの数）の指示を与える。

ここではカウンタ５８は、２３個のサンプルが時間イン
ターバルα中に記憶されながら第２Ｊ図に示すように時
刻Ｔにおいて２３の計数を記憶する。

カウンタ４６．５８の出力はディジタル減算回路６０に
送られる。

この回路６０はカウンタ５８の内容（αを表わすカウン
ト）とカウンタ４６の内容（△を表わすカウント）の差
、ここでは２３−３を表わすディジタルワードすなわち
２０を表わすディジタルワードを発生する。

このディジタルワードはセレクタ５２の出力に接続され
るべきシフトレジスタ３８の段を表わす。

ここでは減算回路６０により発生されるディジタルワー
ドすなわち（２０）１゜は段２０をセレクタ５２の出力
に接続させる。

セレクタ５２の出力は特にＡＮＤゲ゛−トロ２に送られ
る。

ＡＮＤゲート６２には更に第１図に示すようにインバー
タ６４を通った後のＪ−にフリップフロップ４４の出力
が送られる。

従って、パルスの終了時に、フリップフロップ４４はリ
セットとなるから、セレクタ５２の出力はシフトレジス
タ３８の入力に（ＡＮＤゲ゛−トロ２とＯＲゲ゛−１３
６を介して）接続しそしてＡＮＤゲート３４の出力は受
信パルスの終りでＯＲゲート３６へサンプルが入らない
ようにする。

フリップフロップ４３（第２Ｈ図）は上述のようにまた
セット状態であるから、そのようなパルスの終了後でも
クロックパルスはＡＮＤゲート４０を通り続ける。

従って、段１〜２０に記憶されたディジタルピットはシ
フトレジスタ内を循環しそしてセレクタ５２の出力に順
次的に現われる。

セレクタ５２の出力は帯域フィルタ６６に送られ（第１
図）、セレクタ５２からそこに通される２通信号の調波
をろ波する。

この２通信号の基本周波数はＡ／Ｄ変換器に送られる中
間周波信号の周波数である。

この基本周波数信号はミキサ６８に送られ、そこで局部
発振器１６により発生される局部発振信号でヘテロダイ
ン処理を受けてその基本周波数信号を受信無線周波パル
スの周波数を有する連続波信号に変換する。

２通信号は整数サイクルを有するから、基本周波信号、
ここでは連続波信号は位相の不連続性を有しない。

ミキサ６８の出力はフィルタ７０を通って高調波を除去
された後にここでは進行波管（ＴＷＴ）増幅器８２であ
る従来の無線周波増幅器で増幅されそしてアンテナ８４
を経て伝送される。

連続波信号の所望のサイクル数が伝送された後に、シフ
トレジスタ３８のリサイクルはオペレータによるごとく
に任意の手段でラインＲＥＳＥＴ（第１図）上の信号に
よりフリップフロップ４１．４３およびカウンタ５８を
リセットすることによって停止される。

あるいは、インバータ６４の出力（これはパルスの終了
後およびサライクル中高となる）（すなわちフリップフ
ロップ４３が高のとき）がＡＮＤゲート８５を通ってカ
ウンタ８３にクロックパルスを通させるべく使用される
。

予定数のパルスが計数されると、リセット信号がライン
Ｒ，ＥＳＥＴに発生される。

本発明の好適な一実施例を説明したが、これら概念を含
んだ他の実施例を使用出来ることは明らかである。

例えば、ここではシフトレジスタ内でデータが選ばれた
出力段を入力に結合することによりリサイクルされるが
、この出力はシフトレジスタへの入力として段の選ばれ
た一つに結合するように出来る。

さらに２進シフトレジスタがリサイクル機構として説明
さ和たが、光ファイバあるいは表面音響波遅延線を使用
してもよい。

またサンプルを１ビツトデータワード以外で表わすこと
もできる。

次に挙げるのは本発明を具体化する態様の１つである。

（１）予定のレベルを周期的に通過する振幅を有する入
力信号が予定のスロープをもって上記レベルを通過する
時に関係した時点で、上記入力信号の各サイクルのスタ
ートを示す制御信号を発生する装置と、上記制御信号の
１個に応答して上記入力信号の蓄積を開始する装置と、
上記制御信号の次のものと上記入力信号の蓄積の終了時
との間の時間インターバルを表わす信号に応答して蓄積
された信号の完全サイクルをリサイクルさせうるように
すると共に上記蓄積された入力信号の不完全サイクルが
リサイクルしないようにするための装置と、から戒る記
憶装置。

【図面の簡単な説明】

第１図は本発明によるメモリ装置のブロック図、第２図
Ａ−には本発明の説明のための図である。 １０・・・・・・メモリ装置、１２・・・・・・アンテ
ナ、１４゜６８・・・・・・ミキサ、１６・・・・・・
局部発振器、１８・・・・・・低域フィルタ、２０・・
・・・・パルス検出器、２２・・・・・・Ａ／Ｄ変換器
、３０・・・・・・クロック、３８・・・・・・シフト
レジスタ、４２・・・・・・Ｄフリップフロップ、４１
゜４４・・・・・・Ｊ−にフリップフロップ、４６，５
８゜８３・・・・・・カウンタ、５０，６４，７３・・
・・・・インバータ、５２・・・・・・セレクタ、６０
・・・・・・ディジタル減算回路、 ６６・・・・・・帯域フィルタ。

Claims (1)

1. 【特許請求の範囲】 １ 予定のレベルを繰返して通る振幅を有する入力信号
   の、その信号が予定の様式で上記予定レベルを通る時間
   に関係した時点で開始する、有限の時間インターバルα
   を記憶する装置と、上記信号が上記予定の様式で上記予
   定のレベルを通る次の時点と上記有限の時間インターバ
   ルαとの間の時間インターバル△を表わす制御信号を発
   生する装置と、上記制御信号に応答して、上記記憶され
   た信号の、上記時間インターバル△に関係した時間イン
   ターバルにより調整される上記有限時間インターバルα
   である部分が循環出来るようにする装置と、からなる記
   憶装置。 ２ 人力信号を、夫々がその入力信号の極性を表わす一
   連の１ビツトデイジタルワードを発生することにより、
   予定のセンスをもってその入力信号が極性を変える時に
   関係した時点ではじまる有限の時間インターバルα内で
   ディジタル化する装置と）上記ディジクルワードを記憶
   するシフトレジスタ装置と、上記入力信号が上記予定の
   センスで極性を変える次の時と上記有限の時間インター
   バルαとの間の時間インターバル△を表わす制御信号を
   発生する装置と、上記制御信号に応答して、上記記憶さ
   れたワードの、上記時間インターバル△に関係した時間
   により調整される上記有限の時間インターバルαである
   部分が上記シフトレジスタ装置内で循環出来るようにす
   る装置と、から成る記憶装置。