KR100287788B1 - 아이 씨 카드용 집적회로 조립체의 제조방법 - Google Patents
아이 씨 카드용 집적회로 조립체의 제조방법 Download PDFInfo
- Publication number
- KR100287788B1 KR100287788B1 KR1019990012910A KR19990012910A KR100287788B1 KR 100287788 B1 KR100287788 B1 KR 100287788B1 KR 1019990012910 A KR1019990012910 A KR 1019990012910A KR 19990012910 A KR19990012910 A KR 19990012910A KR 100287788 B1 KR100287788 B1 KR 100287788B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal substrate
- integrated circuit
- circuit assembly
- card
- manufacturing
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 238000000034 method Methods 0.000 title claims description 33
- 239000000758 substrate Substances 0.000 claims abstract description 66
- 239000002184 metal Substances 0.000 claims abstract description 47
- 229910052751 metal Inorganic materials 0.000 claims abstract description 47
- 238000007747 plating Methods 0.000 claims abstract description 21
- 239000011810 insulating material Substances 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 description 12
- 239000000463 material Substances 0.000 description 11
- 239000004593 Epoxy Substances 0.000 description 7
- 239000012778 molding material Substances 0.000 description 7
- 239000011521 glass Substances 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 238000010030 laminating Methods 0.000 description 4
- 238000004080 punching Methods 0.000 description 4
- 229920003023 plastic Polymers 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 229920000122 acrylonitrile butadiene styrene Polymers 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000013036 cure process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
- H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Credit Cards Or The Like (AREA)
Abstract
아이 씨 카드(IC Card)용 집적회로 조립체의 제조방법이 개시된다. 개시된 아이 씨 카드용 집적회로 조립체의 제조방법은, (a) 금속기판을 준비하는 단계; (b) 상기 금속기판 위에 소정의 패턴이 형성되도록 하는 단계; (c) 상기 금속기판을 도금하는 단계; (d) 상기 금속기판에 절연재로 이루어지고, 와이어 본딩홀과, 다이 어태치용 홀이 형성된 부착부재를 부착하는 단계;를 포함하는 것을 그 특징으로 한다. 본 발명에 따르면, 제조 비용이 절감될 수 있는 이점이 있다.
Description
본 발명은 아이 씨 카드(IC Card)용 집적회로 조립체의 제조방법에 관한 것으로서, 보다 상세하게는 제조공정의 단순화가 이루어지도록 개선한 아이 씨 카드용 집적회로 조립체의 제조방법에 관한 것이다.
일반적으로 아이 씨 카드는 반도체 칩이 내장되어 전자화폐, 신용카드 등으로 사용될 수 있으며 개인 정보 예컨대 신분증으로도 사용 가능하다. 그리고 상기 반도체 칩의 저장 용량을 증가시키고, 보안성이 강화됨으로써 그 사용이 점차 증가하고 있는 추세이다.
도 1에는 이러한 아이 씨 카드의 개략적인 외관 사시도가 도시되어 있다.
도면을 참조하면, 일반적으로 아이 씨 카드는 PVC 또는 ABS수지 등의 플라스틱 소재로 이루어진 카드 본체(10)와, 이 카드 본체(10)의 일측에 안착되어 소정의 정보가 내장된 반도체 칩(미도시)이 장착된 집적회로 조립체(20)를 구비한다. 상기 집적회로 조립체(20)의 제조에 사용되는 기판은 이 집적회로 조립체(20)의 조립공정중에서 반도체 칩(미도시)이 장착되고 와이어 본딩이 이루어질 수 있도록 하는 지지체 역할을 한다.
도 2에는 이러한 집적회로 조립체(20)의 기판을 나타낸 단면도가 개략적으로 도시되어 있다.
도면을 참조하면, 전술한 바와 같이, 집적회로 조립체(20)에서 반도체 칩이 장착되고 다수의 회로 또는 단자부가 형성된 기판(21)은, 절연소재 예컨대 에폭시 글라스(epoxy glass)로 이루어진 베이스 기판(21a)과, 이 베이스 기판(21a) 위에 Cu 호일(foil)로 형성된 패턴층(21b)으로 구성된다. 도면에는 도시하지 않았으나, 상기 베이스 기판(21a)이나 패턴층(21b)에는 집적회로 조립체(20)의 조립에 필요한 홀이나 회로 패턴들이 미리 형성되어 있다.
이와 같은 구성을 갖는 기판(21)은 보통 접촉 단자수가 8개이고, 약 1mm 이하의 박판으로 이루어진 집적회로 조립체(20) 또는 모듈(module)을 제작할 수 있게 된다. 따라서 구조가 간단하고 얇은 집적회로 조립체(20)는 신용카드, 전화카드 등과 같은 아이 씨 카드나, 전자열쇠 등과 같은 제품에 주로 쓰이며, 시계나 가전제품에서 가볍고 작은 특성이 요구되는 경우에 많이 사용된다.
상술한 바와 같은 종래의 집적회로 조립체(20)의 기판(21) 즉, COB(Chip On Board)용 기판의 제조공정을 설명하면 다음과 같다.
우선, 약 0.11mm의 상기 베이스 기판(21a)에 다이 어태치(die attach)와 와이어 본딩(wire bonding)을 위한 홀들을 펀칭한다. 상기 홀들이 가공된 베이스 기판(21a) 위에 약 0.035mm의 상기 패턴층(21b)을 라미네이팅(laminating)하여 형성한다. 이어서, 상기 패턴층(21b)을 COB 기능에 맞도록 설계된 패턴대로 에칭(etching) 가공한다. 그리고 에칭이 완료된 기판의 양면을 금(Au) 도금을 실시하며, 다이 어태치와 와이어 본딩이 실시되는 상기 기판(21)의 일면은 소프트(soft)한 상태가 되도록 하고, 그 반대쪽 즉, 외부 단말기(미도시)와 접촉되는 타면은 외부와의 물리적인 접촉을 계속해야 하므로 하드(hard)한 상태가 되도록 한다.
이와 같이 제조되는 종래의 집적회로 조립체(20)의 기판(21)은, 각 제조공정 사이의 작업속도나 그 특성상 일관 연속 상태의 작업이 불가능하다. 따라서, 제조 원가를 낮추는데 그 한계가 있어서 제조비용이 고가인 단점이 있고, 공정이 복잡하며 공정간의 연결이 용이하지 않은 문제점이 있다.
즉, 상기 기판(21)이 에폭시 글라스와 Cu 호일을 그 소재로 사용함으로써, 에폭시 글라스의 펀칭(punching)과, Cu 호일의 라미네이팅과 같은 공정이 반드시 실시되어야 한다. 그리고 공정 순서에 있어서도, 펀칭, 라미네이팅, 에칭, 및 도금의 순서대로 실시되기 때문에 상기 펀칭 후의 세척공정이나, 라미네이팅 후의 큐어(cure)공정, 및 에칭 공정에서 밑면의 홀막음과 같은 공정이 필요하게 된다. 따라서 전체적으로 연속적인 인-라인(in-line) 작업이 불가능하다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로서, 기판의 소재를 변경하여 일관 작업이 가능하도록 하여 제조의 용이성은 물론, 제품의 코스트 다운(cost down)이 가능한 아이 씨 카드용 집적회로 조립체의 제조방법을 제공하는데 그 목적이 있다.
도 1은 일반적인 아이 씨 카드를 개략적으로 나타낸 사시도.
도 2는 도 1에서 집적회로 조립체의 금속기판만을 나타낸 개략적인 단면도.
도 3은 본 발명에 따른 아이 씨 카드용 집적회로 조립체의 제조방법에 의해 제조된 아이 씨 카드의 일부를 나타내 보인 단면도.
도 4는 도 3에서 집적회로 조립체의 금속기판과 테이프만을 분해하여 나타낸 분해 사시도.
도 5는 본 발명에 따른 아이 씨 카드용 집적회로 조립체의 제조방법의 실시예를 나타낸 플로우 챠트.
<도면의 주요부분에 대한 부호의 설명>
100. 집적회로 조립체 110. 테이프
112. 다이어태치용 홀 113. 와이어본딩용 홀
120. 금속기판 130. 반도체 칩
140. 본딩 와이어 150. 몰딩재
160. 본딩재 200. 카드 본체
210. 안착홈
상기와 같은 목적을 달성하기 위한 본 발명의 아이 씨 카드용 집적회로 조립체의 제조방법은, (a) 금속기판을 준비하는 단계; (b) 상기 금속기판 위에 소정의 패턴이 형성되도록 하는 단계; (c) 상기 금속기판을 도금하는 단계; (d) 상기 금속기판에 절연재로 이루어지고, 와이어 본딩홀과, 다이 어태치용 홀이 형성된 부착부재를 부착하는 단계;를 포함하는 것을 그 특징으로 한다.
본 발명에 있어서, 상기 단계 (b)에서, 상기 패턴은, 에칭 또는 스템핑금형중 어느 하나에 의해 형성되는 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다.
도 3에는 본 발명에 따른 아이 씨 카드용 집적회로 조립체의 제조방법에 의해 제조된 집적회로 조립체의 구성을 나타내 보인 개략적인 단면도가 도시되어 있다.
도면을 참조하면, 아이 씨 카드용 집적회로 조립체는, 보통 플라스틱 소재로 이루어진 기판 본체(200)에 마련된 안착홈(210)에 장착된다. 이와 같은 집적회로 조립체(100)는, 금속기판(120)과, 상기 금속기판(120)에 장착되고 소정 정보가 저장된 반도체 칩(130)과, 상기 반도체 칩(130)과 금속기판(120)이 서로 전기 도통되게 와이어 본딩이 이루어지도록 와이어 본딩된 본딩 와이어(140)와, 상기 금속기판(120) 위에 반도체 칩(130)이 장착되기 위한 다이어태치용 홀(112)과 와이어 본딩이 실시될 수 있도록 하는 와이어본딩용 홀(113)들이 형성되고 금속기판(120)에 부착되는 테이프(110)와, 상기 반도체 칩(130) 및 테이프(110) 상에 도포된 몰딩재(150)를 포함하여 구성된다.
상기 몰딩재(150)는 통상 에폭시 몰딩재로 이루어지고, 상기 본딩 와이어(140)의 상부까지 만을 덮도록 몰딩재(150)가 한정하여 도포된다. 상기 몰딩재(150) 도포시 몰딩재(150)가 한정된 영역을 벗어나지 않도록 댐(dam)(미도시)이 설치될 수 있다. 이와 같은 구성을 갖는 집적회로 조립체(100)는 상기 카드 본체(200)의 안착홈(210)에 소정의 본딩재(160)가 이용되어 장착된다.
이와 같이 구성된 아이 씨 카드용 집적회로 조립체(100)중에서 금속기판(120)에 테이프(110)가 부착되기 전 상태를 나타낸 개략적인 사시도가 도 4에 도시되어 있다.
도면을 참조하면, 상기 금속기판(120)에는 다수의 회로 패턴 또는 다수의 단자부(121)가 형성되고, 이 금속기판(120)에 부착되는 테이프(110)에는 전술한 바와 같이, 그 중앙부에 다이어태치용 홀(112)과, 이 다이어태치용 홀(112)들의 가장자리에 다수의 와이어본딩 홀(113)이 각각 형성된다. 따라서 본 발명에 따른 집적회로 조립체(100)의 금속기판(120)은 COM(Chip On Metal)의 기판이다. 이러한 상기 금속기판(120)은 전기 전도성이 우수하고 통상적인 리드 프레임(lead frame)의 소재로 많이 사용되는 박판의 Cu로 이루어지고, 상기 테이프(110)는 절연재인 PI 또는 에폭시 글라스중 어느 하나로 이루어지는 것이 바람직하다.
이와 같이 구성된 본 발명에 따른 아이 씨 카드용 집적회로 조립체의 제조방법의 일 실시예를 나타낸 플로우 챠트가 도 5에 도시되어 있다.
도면을 참조하면, 본 발명에 따른 집적회로 조립체의 제조방법의 일 실시예는 다음과 같은 순서에 의해서 이루어진다. 여기서, 일반적인 집적회로 조립체의 제조방법은 설명하지 않고, 본 발명에 따른 특징적인 부분만을 설명하기로 한다.
도 4에 도시된 바와 같이, 다수의 회로 패턴 내지 단자부(121)가 형성되고 상기 반도체 칩(130)이 다이 어태치와 와이어 본딩에 의해 장착되는 금속기판(120)을 준비한다.(단계 401) 상기 금속기판(120)은 전술한 바와 같이 일반적인 리드 프레임에 사용되는 약 0.1mm 정도의 박판 Cu로 이루어진 COM용 기판이다. 그리고 상기 금속기판(120)의 일면에 소정 형태로 예컨대 회로 패턴 또는 단자부(121) 내지 조립에 필요한 기구적인 형태를 형성하기 위한 에칭을 실시한다.(단계 402) 이 에칭을 실시하기 위해서는 먼저, 형성하고자 하는 패턴 형상대로 필름에 마스크를 프린팅(printing)한다. 원소재는 감광성 수지로 코팅을 한 다음 인쇄된 마스크를 이용하여 노광, 및 현상을 실시한다. 이와 같이 에칭에 의해 금속기판(120)의 회로패턴 내지 기구적인 패턴이 형성될 수 있으나, 스템핑 금형에 의해 형성될 수도 있다. 따라서 금속기판(120)에 소정 패턴의 형성은 에칭 또는 스템핌 금형중 어느 하나에 의해 이루어질 수 있다.
이어서, 에칭이 완료된 후, 바로 상기 금속기판(120)에 Pd 또는 다른 도금용액으로 선도금 프레임(PPF; Preplated Frame) 방법으로 도금을 실시한다.(단계 403). 이때에 에칭이 완료된 후 바로 도금 공정이 실시되면, 에칭의 박리후 후처리 공정과 도금의 전처리 공정이 공통이 되어 공정의 생략이 가능해진다.
이렇게 PPF 도금이 완료되면 상기 금속기판(120)의 표면에 부착될 수 있도록 보통 절연재 예컨대 PI로 이루어진 부착부재인 테이프(110)를 준비한다.(단계 301) 상기 테이프(110)는 프레스 금형의 블랭킹(blanking) 공정 등에 의해 테이프(110)를 가공한다.(단계 302) 이와 같이 마련된 상기 금속기판(120) 위에 테이프(110)를 부착한다.(단계 404) 이러한 금속기판(120)과 테이프(110)의 부착은 예컨대 프레스용 펀치의 펀칭에 의해 상기 테이프(110)를 금속기판(120)에 압착하여 용이하게 부착될 수 있다. 이때, 상기 금속기판(120)에 부착되는 테이프(110)가 부착되기 전에 도 4에 도시된 바와 같이, 블랭킹 공정 전에 상기 다이어태치용 홀(112)과 와이어본딩용 홀(113)을 미리 펀칭하고 나서 부착이 되도록 한다.
그리고 도면에는 도시하지 않았지만, 본 발명에 따른 아이 씨 카드용 집적회로 조립체의 제조방법의 다른 실시예에 따르면, 상기 금속기판(120) 위에 테이프(110)를 준비하여 부착하는 테이핑 공정(단계 404)과, 금속기판(120) 위에 도금을 실시(단계 403)하는 공정을 반대로 실시할 수도 있다. 즉, 접착공정(단계 404)을 실시한 후의 금속기판(120)에 도금을 실시하면, 테이핑이 된 금속기판(120)의 상면은 도금액이 닿지 않으므로 필요한 부위에만 도금이 이루어지게 된다.
상술한 바와 같이 구성된 본 발명에 따른 아이 씨 카드용 집적회로 조립체의 제조방법은 다음과 같은 작용을 한다.
본 발명에 따른 아이 씨 카드용 집적회로 조립체의 제조방법에 있어서, 반도체 캐리어(carrier)로 사용되는 금속기판(120) 및 테이프(110)는 일반적인 리드 프레임의 소재를 이용하였고, 그 제조방법에 있어서도 리드 프레임의 제조공정과 유사한 점이 있다. 따라서 종래의 에폭시 글라스와 Cu 호일 대신에 0.1mm 두께의 박판 Cu의 금속기판(120)과, PI 또는 에폭시 글라스 소재의 테이프(110)를 사용하여 메탈의 에칭 공정을 실질적인 첫 공정으로 하여 일관 작업이 가능하도록 하였고, 전공정의 장점을 후공정에서 활용토록 하였다.
그리고 상기 에칭 공정의 경우 일반적인 리드 프레임의 공정과 유사하여 전처리부터 박리까지의 인-라인 공정 설비를 활용할 수 있게 되었다. 그리고 에칭 공정이 실시된 후 PPF 도금을 실시하므로 시간적 품질적인 손실 없이 공정 진행이 가능해 진다. 이어서 PPF 도금이 완료된 후의 금속기판(120) 표면 상태는 어느 정도의 거칠기가 있어서 테이핑 공정에 유리하다. 그리고 도금후 바로 테이핑이 실시하면 COM 제작전 공정이 인-라인화된다. 이렇게 공정이 인-라인화가 이루어지면 생산성은 물론, 수율이 높으면서도 취급 부주의에 대한 불량 발생이 최소화된다. 또한 제작에 소요되는 시간이 단축되므로 상기 금속기판(120)의 제조 원가를 낮출 수 있다.
그리고 본 발명에 따른 아이 씨 카드용 집적회로 조립체의 제조방법의 다른 실시예에 있어서, 먼저 접착공정(단계 404)을 실시한 후, 도금공정을 실시(단계 403)하면, 상기 금속기판(120) 상의 도금이 필요치 않은 부위에는 도금이 이루어지지 않음으로 도금 비용이 절약된다. 그리고 도금 공정에서 발생하고 있는 패턴의 꺽임 내지 깨짐현상이 원천적으로 방지된다.
상술한 바와 같이 본 발명에 따른 아이 씨 카드용 집적회로 조립체의 제조방법은 다음과 같은 효과를 갖는다.
종래의 COB용 기판 소재를 모든 공정이 인-라인 작업이 가능하도록 COM용 기판 소재로 변경하였다. 이로써, 에칭 공정, 도금 공정, 테이핑 공정 순서대로 인-라인으로 연속작업이 가능하게 되었고, 원소재 투입부터 완제품까지의 제조 리드 타임(lead time)을 최소화하면서 효율을 극대화시킬 수 있다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 실시예가 가능하다는 점을 이해할 것이다.
따라서 본 발명의 진정한 보호범위는 첨부된 특허청구범위에 의해서만 정해져야 할 것이다.
Claims (2)
- (a) 금속기판을 준비하는 단계;(b) 상기 금속기판 위에 소정의 패턴이 형성되도록 하는 단계;(c) 상기 금속기판을 도금하는 단계;(d) 상기 금속기판에 절연재로 이루어지고, 와이어 본딩홀과, 다이 어태치용 홀이 형성된 부착부재를 부착하는 단계;를 포함하는 것을 특징으로 하는 아이 씨 카드용 집적회로 조립체의 제조방법.
- 제1항에 있어서, 상기 단계 (b)에서,상기 패턴은, 에칭 또는 스템핑금형중 어느 하나에 의해 형성되는 것을 특징으로 하는 아이 씨 카드용 집적회로 조립체의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990012910A KR100287788B1 (ko) | 1999-04-13 | 1999-04-13 | 아이 씨 카드용 집적회로 조립체의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990012910A KR100287788B1 (ko) | 1999-04-13 | 1999-04-13 | 아이 씨 카드용 집적회로 조립체의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000066065A KR20000066065A (ko) | 2000-11-15 |
| KR100287788B1 true KR100287788B1 (ko) | 2001-04-16 |
Family
ID=19579642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990012910A KR100287788B1 (ko) | 1999-04-13 | 1999-04-13 | 아이 씨 카드용 집적회로 조립체의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100287788B1 (ko) |
-
1999
- 1999-04-13 KR KR1019990012910A patent/KR100287788B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000066065A (ko) | 2000-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100370602C (zh) | 半导体元件装配用基板及其制造方法和半导体器件 | |
| TWI405129B (zh) | 智慧卡本體、智慧卡及其製程 | |
| KR100253870B1 (ko) | 반도체장치와 그 제조방법 및 기판프레임(semiconductor device, method of manufacturing the same, and semiconductor circuit board) | |
| CN103035606A (zh) | 基于引线框架的快闪存储器卡 | |
| US7271035B2 (en) | Manufacturing method for resin sealed semiconductor device | |
| KR20000048549A (ko) | 칩 모듈 및 칩 모듈 제조방법 | |
| JP3248932B2 (ja) | 集積回路を備えたデータキャリアおよびその製造方法 | |
| KR20020074228A (ko) | 하측면에 컨택이 마련된 반도체 소자 및 그 제조 방법 | |
| WO2012014005A1 (en) | Rfid tag and method for manufacturing such a rfid tag | |
| KR100287788B1 (ko) | 아이 씨 카드용 집적회로 조립체의 제조방법 | |
| US6891254B2 (en) | Semiconductor device with protrusions | |
| CN210467822U (zh) | 一种双面芯片封装结构 | |
| US6239381B1 (en) | Circuit board for a semiconductor device and method of making the same | |
| EP1249787A1 (en) | An IC module for a portable electronic device | |
| CN110690191A (zh) | 一种双面芯片封装结构及封装方法 | |
| JP2589093B2 (ja) | Ｉｃカードの製造方法 | |
| KR100604330B1 (ko) | 아이 씨 카드용 집적회로 조립체 | |
| KR100346297B1 (ko) | 메모리카드용 반도체패키지 및 그 제조방법 | |
| JP4783972B2 (ja) | 接触型非接触型共用ｉｃモジュール、および、それを用いたｉｃカード | |
| JP4522802B2 (ja) | Ｉｃモジュール | |
| KR100503048B1 (ko) | 비접촉형 아이 씨 카드 제조방법 | |
| JPH01209194A (ja) | 集積回路装置 | |
| KR100627045B1 (ko) | 집적회로카드용 반도체패키지와 이의 제조방법 | |
| KR100604329B1 (ko) | 아이 씨 카드용 집적회로 조립체 | |
| JPH0226797A (ja) | Ｉｃカード用モジュール及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130102 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20131231 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |