KR100280533B1 - 테이프 캐리어 패키지 제조방법_ - Google Patents
테이프 캐리어 패키지 제조방법_ Download PDFInfo
- Publication number
- KR100280533B1 KR100280533B1 KR1019980056455A KR19980056455A KR100280533B1 KR 100280533 B1 KR100280533 B1 KR 100280533B1 KR 1019980056455 A KR1019980056455 A KR 1019980056455A KR 19980056455 A KR19980056455 A KR 19980056455A KR 100280533 B1 KR100280533 B1 KR 100280533B1
- Authority
- KR
- South Korea
- Prior art keywords
- tape
- tpc
- type
- carrier package
- bonding
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
Abstract
본 발명은 테이프 캐리어 패키지 제조방법에 관한 것으로, 35MM 타입 티씨피 테이프의 유효영역을 약간 초과하기 때문에 부득이 48MM 타입의 티씨피 테이프에 형성해야 하는 크기의 패턴을 70MM 타입의 테이프에 2개 형성함으로써, 티씨피 테이프의 제조비용을 줄여 테이프의 가격 경쟁력을 확보할 수 있고, 티씨피 테이프의 조립공정시 동시에 2개의 패턴 형성이 가능하므로 생산성을 향상시킬 수 있게 한 것이다.
Description
본 발명은 테이프 캐리어 패키지 제조방법에 관한 것으로, 티씨피 테이프의 제조비용을 절감하고 생산성을 증대시키기 위한 테이프 캐리어 패키지 제조방법에 관한 것이다.
일반적으로 티씨피(TCP;Tape Carrier Package)는 절연 폴리마이드 필름(polymide film)위에 메탈 패턴(metal pattern)이 형성된 테이프(tape)와 메탈 범프(metal bump)된 아이씨 칩(IC chip)을 본딩하는 접속 기술 또는 패키징방법을 말하며, 티씨피의 제조공정은 웨이퍼 칩 위의 각 패드에 인너리드본딩을 위하여 일정한 높이의 금(Au)을 도금하는 공정인 범핑(bumping)공정과, 웨이퍼를 낱개의 다이(die)로 절단하는 소잉(sawing)공정, 전기적인 도전 경로를 형성하기 위해 칩 패드의 범프와 티씨피 테이프의 리드를 강한 압력 및 열로 접착시키는 인너리드본딩(inner lead bonding)공정과, 인너리드본딩된 칩을 외부로부터 보호하기 위하여 에폭시 성분의 유체로 밀봉하는 포팅(potting)공정과, 포팅된 제품의 표면에 제조일자 및 제품명을 인쇄하는 마킹(marking)공정으로 진행된다.
티씨피 테이프는 도 1에 도시한 바와 같이, 베이스 필름(base film)인 폴리마이드 필름(1)위에 접착제(2)를 사용하여 동박(copper)(3)(tin plating)을 접합시킨 후 설계도면에 따라 최종 패턴 형성된 동박(3)을 보호하고 외부 이물질에 의한 쇼트방지를 목적으로 솔더 레지시트(solder resist)(4)를 도포하는 것으로 구성된다.
상기와 같은 티씨피 테이프의 리드(3)는 칩(5) 패드의 범프(6)에 접착된다.
일반적으로 티씨피 테이프는 테이프의 폭의 넓이에 따라 35MM, 48MM, 70MM로 표준화 되어 있으며, 시그널(signal) 출력핀의 피치(pitch) 또는 리드(lead)의 채널(channel) 수에 따라 35MM, 48MM, 70MM 타입이 결정된다.
312 출력 채널(output channel)일 경우는 35MM 타입으로 티씨피 테이프의 설계가 가능하지만, 다출력화 경향에 따라 현재는 주로 384 채널을 사용하기 때문에 기존의 35MM 타입으로 설계하는 것이 불가능하다.
35MM 타입에서 48MM 타입으로 전환될 경우 제품 자체의 제조비용이 증가하게 되어 33%정도의 가격이 상승하게 된다.
패턴(pattern) 설계시 사용하는 유효영역(effective area)은 테이프를 제조하는 업체마다 사양이 다를 수 있지만 기본적으로 각각의 타입에 따른 유효영역의 기준은 다음과 같다.
35MM 테이프 : Max.29mm
48MM 테이프 : Max.42.2mm
70MM 테이프 : Max.60.2mm
상기와 같은 종래의 기술은 테이프의 폭에 한개의 패턴을 형성하기 때문에 패턴 회로 설계시 패턴의 전체 폭이 30mm일 경우 35MM 타입 티씨피 테이프의 유효영역인 29mm보다 크므로 35MM 타입의 티씨피 테이프로는 제작이 불가능하여 48MM 타입으로 제작할 수 밖에 없었다.
따라서, 제조 비용이 상승하게 되어 가격 경쟁력저하를 유발시키고, 릴(Reel) 상태로 감겨져 오는 티씨피 테이프의 장비별 교체주기가 증가하여 생산성이 떨어지는 문제점이 있었다.
이에 본 발명은 상기한 종래 기술의 문제점을 해결하기 위하여 안출한 것으로서, 티씨피의 가격경쟁력을 확보하고 생산성을 향상시킬 수 있는 테이프 캐리어 패키지 제조방법을 제공하는데 그 목적이 있다.
도 1은 일반적인 티씨피 테이프의 구조를 보인 단면도.
도 2a는 종래의 티씨피 테이프의 인너리드본딩 공정이 수행되는 본딩시스템을 도시한 정면도.
도 2b는 종래의 티씨피 테이프의 포팅 공정이 수행되는 포팅시스템을 도시한 정면도.
도 3은 본 발명의 테이프 캐리어 패키지를 도시한 정면도.
도 4a는 본 발명의 티씨피 테이프의 인너리드본딩 공정이 수행되는 본딩시스템을 도시한 정면도.
도 4b는 본 발명의 티씨피 테이프의 포팅 공정이 수행되는 포팅시스템을 도시한 정면도.
***도면의 주요 부분에 대한 부호의 설명***
10; 티씨피 테이프 11; 패턴
20a; 본딩툴 21a: 디스펜서
이와 같은 본 발명의 목적을 달성하기 위하여, 인너리드와 아웃리드를 가지는 동일형상의 패턴을 폭방향으로 다수개 형성하여 티씨피 테이프를 제작하는 단계와, 다수개의 본딩툴을 사용하여 상기 티씨피 테이프의 인너리드와 칩 패드의 범프를 접착시켜 다수개의 칩을 동시에 인너리드본딩하는 단계와, 인너리드본딩된 다수개의 칩을 외부로부터 보호하기 위하여 밀봉하는 단계와, 밀봉된 다수개의 칩을 개개로 분리시키도록 티씨피 테이프를 절단하는 단계를 포함하여 되는 것을 특징으로 하는 테이프 캐리어 패키지 제조방법이 제공된다.
이하, 본 발명에 의한 테이프 캐리어 패키지 제조방법을 첨부도면에 도시된 일실시예에 의거하여 상세하게 설명한다.
첨부한 도 3은 본 발명의 테이프 캐리어 패키지를 도시한 정면도로서, 기존의 70MM 타입의 티씨피 테이프(10)에 동일한 2개의 패턴(11)을 폭방향으로 형성한 것을 보여준다.
즉, 70MM 타입의 유효영역의 최고치(60.2mm)에 회로를 콤팩트하게 설계하여 동시에 작업이 가능하도록 한다.
도 3에 도시한 커트 라인(cut line)은 실제 사용자가 엘씨디 패널(LCD panel)에 조립 완료된 티씨피(TCP)를 실장하여 사용하는 부분으로 시그널(signal) 즉, 채널수 또는 패널의 규격에 따라 달라질 수 있다. 현재 보편적으로 상용화되고 있는 채널수는 312 또는 384로서 전체적인 시그널 라인의 누적 피치에 의해 커트 라인의 규격이 결정된다. 엘씨디 패널에 부착된 티씨피 테이프 상의 출력 아웃리드(outer lead)의 경우 70~75㎛ 피치가 적용되고 있기 때문에, 312 채널의 경우 누적 피치가 23.4mm(75㎛인 경우)가 되고, 384 채널의 경우 28.8mm가 된다. 기계적인 압력을 줄이기 위하여 최외각 리드 측면에 더미 라인(dummy line)을 추가하여 설계할 경우에는 실제 패턴을 형성하기 위해 요구되는 영역이 증가하게 된다.
384 채널의 경우, 실제 조립공정에서 인식마크(mark)로 사용하는 얼라인 마크 패턴(align mark pattern)을 고려할 때, 추가 더미 라인을 적용하지 않더라도 35MM 타입의 테이프에 적용하는 것은 디자인의 제약으로 불가능해진다.
결국 384 채널의 경우에는 48MM 타입의 티씨피 테이프로 제작할 수 밖에 없다.
그러나, 본 발명에서와 같이 70MM 티씨피 테이프에 듀얼 타입(dual type)으로 384 채널의 패턴을 적용할 경우, 내부 스페이스의 확보로 2개의 제품을 설계할 수 있게 된다.
따라서, 70MM 타입 티씨피 테이프 한 개로 2개의 48MM 타입 티씨피 테이프 제품을 만들 수 있는 효과가 있는 것이다.
70MM 타입에서도 디자인 상의 제약이 있기 때문에 듀얼 타입의 티씨피 설계시 커트 라인과 전체 패턴설계를 위한 디자인 가이드에 대한 표준화가 필요하다.
첨부한 도 2a와 도 2b는 종래의 티씨피 테이프의 인너리드본딩 공정이 수행되는 본딩시스템과 종래의 티씨피 테이프의 포팅 공정이 수행되는 포팅시스템을 도시한 정면도이며, 종래의 테이프 캐리어 패키지는 한 개의 본딩툴(bonding tool)(20)과 한 개의 디스펜서(dispenser)(21)를 이용하여 인너리드본딩 공정과 포팅 공정을 진행하였다.
이에 반해 본 발명의 테이프 캐리어 패키지는 도 4a와 도 4b에 도시한 바와 같이, 2개의 본딩툴(20a)을 사용하는 듀얼본딩 시스템으로 티씨피 테이프의 리드와 칩 패드의 범프를 접착시켜 2개의 칩을 동시에 인너리드본딩하고, 2개의 디스펜서(21a)를 사용하여 인너리드본딩된 2개의 칩을 동시에 밀봉한다.
참고로 35MM 타입의 티씨피 테이프와 48MM 타입, 70MM 타입의 티씨피 테이프를 사용하였을 경우 제품의 제조가격을 비교하면 다음과 같다.
35MM 타입 《 48MM타입 《 70MM 타입
70MM(듀얼 패턴 타입) 《 35MM(2EA) 《 48MM(2EA)
즉, 폭방향으로 한 개의 패턴이 형성된 종래의 티씨피 테이프는 작은 규격을 사용할수록 제조가격이 적게 들지만, 2개의 테이프 캐리어 패키지를 제조하는데 있어서는 본 발명에 따른 듀얼 타입의 70MM 티씨피 테이프가 가장 적은 비용으로 제품을 생산할 수 있다.
구체적으로 티씨피 테이프의 가격을 비교하면 35MM : 48MM : 70MM = 1 : 1.5 : 2 의 비율이며, 테이프 캐리어 패키지의 가격을 비교하면, 70MM(듀얼 패턴) : 48MM(2EA) = 2 : 3 의 비율이다.
이상에서 설명한 바와 같이 본 발명에 의한 테이프 캐리어 패키지 제조방법은 48MM 타입의 티씨피 테이프로 제작하던 테이프 캐리어 패키지를 70MM 타입의 티씨피 테이프를 사용하여 동시에 2개 제작함으로써, 티씨피의 가격경쟁력을 확보하고 동시에 2개의 제품을 생산하여 생산성을 향상시킬 수 있는 효과가 있다.
Claims (1)
- 인너리드와 아웃리드를 가지는 동일형상의 패턴을 폭방향으로 다수개 형성하여 티씨피 테이프를 제작하는 단계와, 다수개의 본딩툴을 사용하여 상기 티씨피 테이프의 인너리드와 칩 패드의 범프를 접착시켜 다수개의 칩을 동시에 인너리드본딩하는 단계와, 인너리드본딩된 다수개의 칩을 외부로부터 보호하기 위하여 밀봉하는 단계와, 밀봉된 다수개의 칩을 개개로 분리시키도록 티씨피 테이프를 절단하는 단계를 포함하여 되는 것을 특징으로 하는 테이프 캐리어 패키지 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980056455A KR100280533B1 (ko) | 1998-12-19 | 1998-12-19 | 테이프 캐리어 패키지 제조방법_ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980056455A KR100280533B1 (ko) | 1998-12-19 | 1998-12-19 | 테이프 캐리어 패키지 제조방법_ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000040736A KR20000040736A (ko) | 2000-07-05 |
| KR100280533B1 true KR100280533B1 (ko) | 2001-02-01 |
Family
ID=19563969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980056455A KR100280533B1 (ko) | 1998-12-19 | 1998-12-19 | 테이프 캐리어 패키지 제조방법_ |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100280533B1 (ko) |
-
1998
- 1998-12-19 KR KR1019980056455A patent/KR100280533B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000040736A (ko) | 2000-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100552353B1 (ko) | 리이드프레임및그것을사용한반도체집적회로장치와그제조방법 | |
| JP5564392B2 (ja) | 半導体装置 | |
| KR100366735B1 (ko) | 반도체 장치의 제조방법 | |
| US7638879B2 (en) | Semiconductor package and fabrication method thereof | |
| US5844307A (en) | Plastic molded IC package with leads having small flatness fluctuation | |
| US6163069A (en) | Semiconductor device having pads for connecting a semiconducting element to a mother board | |
| KR960019680A (ko) | 반도체디바이스패키지 방법 및 디바이스 패키지 | |
| KR100280533B1 (ko) | 테이프 캐리어 패키지 제조방법_ | |
| US6787389B1 (en) | Semiconductor device having pads for connecting a semiconducting element to a mother board | |
| KR100313500B1 (ko) | 테이프캐리어패키지및그제조방법 | |
| JPH04340750A (ja) | 半導体装置の製造方法 | |
| KR200169583Y1 (ko) | 볼 그리드 어레이 패키지 | |
| JP2546431B2 (ja) | フィルムキャリアテープ | |
| KR100213435B1 (ko) | 반도체 칩의 마스터 전극 패드 및 이를 이용한 탭 패키지 | |
| KR100247509B1 (ko) | 웨이퍼테이프드칩스케일패키지의 인쇄회로기판 및그 라우팅 방법 | |
| KR100356808B1 (ko) | 칩 스케일 반도체 패키지 | |
| KR100195511B1 (ko) | 리드 프레임을 이용한 볼 그리드 어레이 패키지 | |
| KR0142842B1 (ko) | 초박형 패키지용 테이프 케리어 | |
| KR100548592B1 (ko) | 적층형 마이크로 비 지 에이 패키지 | |
| JPH05251502A (ja) | フィルムキャリア半導体装置 | |
| KR19990001876U (ko) | 반도체 패캐이지 | |
| JPH07169794A (ja) | 半導体装置用フィルムキャリアパッケ−ジ | |
| KR19980050049U (ko) | 반도체 패키지 | |
| KR20050091971A (ko) | 이송용 홀 주위에 정렬키가 형성되어 있는 테이프 캐리어패키지의 제조방법 | |
| JPH04154135A (ja) | 半導体装置の実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20051021 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |