KR100279247B1 - 반도체장치의필드절연막형성방법 - Google Patents

Abstract

본 발명은 동공의 형성이 없이 트렌치 내부를 용이하게 매립함으로써 깊은 트레치를 형성하기에도 적합한 반도체 장치의 소자 분리막 형성 방법에 관한 것이 다. 본 발명의 방법은 패드 산화막 및 패드 질화막이 형성된 반도체 기판에 이중 트렌치를 형성하는 단계와; 상기 이중 트렌치를 완만한 굴곡 형태로 만드는 단계와; 상기 트렌치 부위에 박막의 질화막을 증착하는 단계와; 전체 구조 상부에 상기 트렌치를 매립하면서 과잉 실리콘 산화막을 형성하는 단계와; 상기 패드 질화막이 노출되도록 상기 과잉 실리콘 산화막을 에치백하는 단계와; 상기 패드 질화막 및 상기 패드 산화막을 제거하는 단계를 포함한다.

Description

반도체 장치의 필드 절연막 형성 방법

본 발명은 반도체 장치에 관한 것으로서, 더욱 상세하게는 반도체 장치의 소자 분리막 형성 방법에 관한 것이다.

일반적으로, 반도체 장치의 제조 공정에 있어서, 소자와 소자간을 격리시키기 위하여 상기 소자들 사이에는 소자 분리막이 형성된다. 이러한 소자 분리막을 형성하기 위한 대표적인 방법으로서 열산화 공정을 이용하는 LOCOS(local oxidation of silicon) 방법을 들 수 있다. 이와같은 LOCOS 방법은 열산화 공정시 산화 방지막으로 사용하는 질화막의 하부로 산화막이 침투하여 발생되는 버즈 비크(bird’s beak) 현상으로 인하여 소자의 활성 영역이 감소됨으로써, 궁극적으로 반도체 장치의 집적도 및 전기적 특성을 저하시키는 치명적인 단점이 있었다.

따라서 이와같은 단점을 해결하기 위하여 도 1a 내지 1d에서 도시된 방법이 개발되어 사용되어왔다. 도 1a 내지 1d를 참조하여 반도체 장치의 소자 분리막 형성 방법을 설명하면, 우선 도 1a에서 도시된 바와같이 반도체 기판(1)상에 소정 두께의 산화막(2) 및 질화막(3)을 각각 형성하고 감광막 패턴(4)을 형성한다. 그런다음, 도 1b에서 도시된 바와같이 비등방성 식각법으로 질화막(3), 산화막(2) 및 반도체 기판(1)을 식각하여 소정의 깊이 a를 갖는 트렌치(5)를 형성한 다음, 전체 구조의 상부에 TEOS 산화막(6)을 두껍게 형성하여 트렌치(5)를 매립한다. 그후, TEOS 산화막(6)을 화학기계연마법으로 연마하여 도 1c에서 도시된 바와같이 TEOS 산화막(6) 남기면서 질화막(3)을 노출시킨다. 이어서, 질화막(3) 및 산화막(2)를 각각 제거하여 소정의 트렌치 분리막(7)을 형성함으로써 공정을 완료하게된다.

그러나, 도 1a 내지 1d에서 도시된 방법은 얕은 트렌치(shallow trench)를 형성하는 방법으로 적합하였지만, 도 2에서 도시된 바와같이 2a의 깊이를 갖는 깊은 트렌치를 형성하고자 하는 경우에 있어서는 TEOS 산화막(6)의 층덮힘 특성으로 인하여 트렌치(5)내부에 동공(void;10)이 형성되므로 ,이후의 화학 기계적 연마법으로 TEOS 산화막(6)을 연마하면 상기 동공으로 인하여 트렌치 분리막이 제대로 형성되지 않음으로써 반도체 장치의 절연 특성 및 신뢰성을 감소시키게 된다. 따라서, 도 1a 내지 1d에서 도시된 방법은 0.18㎛이하의 초고집적 반도체 장치에서 필요로하는 소정의 깊이 2a를 갖는 깊은 트렌치(deep trench)를 형성하기에는 적절하지 못하다는 문제점이 있었다.

따라서, 상기의 문제점울 해결하기 위하여 안출된 본 발명은 동공의 형성이 없이 트렌치 내부를 용이하게 매립함으로써 깊은 트레치를 형성하기에도 적합한 반도체 장치의 소자 분리막 형성 방법을 제공함에 목적이 있다.

도 1a 내지 도 1d는 종래의 반도체 장치의 필드 절연막 형성 방법을 설명하기위한 단면도.

도 2는 도 1a 내지 1d에 따른 방법의 문제점을 설명하기위한 단면도.

도 3a 내지 3i는 본 발명의 바람직한 실시예에 따른 반도체 장치의 필드 절연막 형성 방법을 설명하기위한 단면도.

*도면의 주요 부분에 대한 부호의 설명

11: 반도체 기판 12: 필드 산화막

13: 필드 질화막 14: 폴리실리콘막

15: TEOS 산화막 16: 텅스텐 실리사이드

17: 트렌치 18: 희생 산화막

19: 박막의 질화막 20: 소자 분리막

상기한 본 발명의 목적을 달성하기 위하여, 본 발명은

패드 산화막 및 패드 질화막이 형성된 반도체 기판에 이중 트렌치를 형성하는 단계와;

상기 이중 트렌치를 완만한 굴곡 형태로 만드는 단계와;

상기 트렌치 부위에 박막의 질화막을 증착하는 단계와;

전체 구조 상부에 상기 트렌치를 매립하면서 과잉 실리콘 산화막을 형성하는 단계와;

상기 패드 질화막이 노출되도록 상기 과잉 실리콘 산화막을 에치백하는 단계와;

상기 패드 질화막 및 상기 패드 산화막을 제거하는 단계를 포함하는 것을 특징으로하는 반도체 장치의 필드 절연막 형성 방법을 제공한다.

본 발명에 의하면, 질화막 패턴의 요홈 부위를 이용하여 이중 구조의 트렌치를 형성한 다음, 희생 산화막을 형성하고 다시 희생 산화막을 제거하여 얇은 질화막을 증착하고 과잉 실리콘 산화막을 매립함으로써 깊은 트렌치를 갖는 경우에도 동공의 형성이 없이 트렌치 내부를 용이하게 매립할수 있다. 따라서,반도체 장치의 신뢰성 및 절연 특성을 향상시킬 수 있다.

(실시예)

이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다. 도면에서, 도 3a 내지 3i는 본 발명의 바람직한 실시예에 따른 반도체 장치의 소자 분리막 형성 방법을 설명하기 위한 단면도이다.

본 실시예에 따라 반도체 장치에서 소자 분리막을 형성하기 위하여, 우선 도 3a에서 도시된 바와같이 반도체 기판(11)상에 약50∼350Å의 두께를 갖는 패드 산화막(12), 약1,000∼2,000Å의 두께를 갖는 패드 질화막(13a) 및 500∼ 1,000Å의 두께를 갖는 폴리실리콘막(14a)을 순차적으로 형성한 다음에, 사진 식각법으로 상기 패드 산화막(12)의 소정부분이 노출되도록 폴리실리콘막(14a) 및 패드 질화막(13a)의 일부분을 식각하여 도 3b에서 도시된 바와같은 요홈(25)을 갖는 구조를 만든다. 그런다음, 도 3c에서 도시된 바와같이, 전체 구조의 상부에 약1,000∼2,000Å의 두께를 갖는 TEOS 산화막(15)을 증착하고, WF₆및 SiH₄가스를 사용하여 텅스텐 실리사이드를 증착한 다음에, SF₆플라즈마를 사용하여 상기 텅스텐 실리사이드를 에치백하여 도 3c에서 도시된 바와같이 요홈(25;도 3b)를 텅스텐 실리사이드(16)로서 매립한다. 그런다음, 텅스텐 실리사이드(16) 및 폴리실리콘막(14)를 식각 마스크로하여 노출된 TEOS 산화막(15) 및 반도체 기판(11)을 반응성이온 식각법으로 과도식각하여 도 3d에서 도시된 바와같이 반도체 기판(11)내에 약8,000∼12,000Å의 깊이를 갖는 이중 구조 트렌치(17)를 형성하고, 약150℃의 인산 용액에 일정시간동안 디핑하여 텅스텐 실리사이드(16)에 이웃한 패드 질화막(13)의 측면 부분이 약300∼700Å정도 습식 식각되도록 한다. 그후, SF₆및 Cl₂플라즈마를 사용하여 텅스텐 실리사이드(16) 및 폴리실리콘막(14)을 제거하여, 패드 질화막(13)을 노출시킨다. 이어서, 패드 질화막(13)을 식각 마스크로하여 TEOS 산화막(15) 및 패드 질화막(13)을 비등방성 식각법으로 식각한 다음에, 도 3e에서 도시된 바와같이반도체 기판(11)의 노출된 부위에 약200∼400Å의 두께를 갖는 희생산화막(18)을 열산화법으로 형성한다. 그리고나서, HF 용액을 사용하여 희생산화막(18)을 제거하여 도 3f에서 도시된 바와같이 트렌치(17)부위를 완만한 굴곡 형태로 만든다. 그후, 도 3g에서 도시된 바와같이, 전체 구조의 상부에 약100∼300mTorr, 약750∼800℃의 온도에서 NH₃: SiHCl₃=10:1의 유량비로 약30∼60Å의 두께를 갖는 박막의 질화막(19)을 저압화학기상 증착법으로 증착하고, 약1.5Torr의 압력, 400℃의 온도 조건으로 SiH₄, N₂O, N₂가스를 사용하여 과잉 실리콘 산화막(20)을 약8,000∼12,000Å의 두께로 형성하여 상기 트렌치(17; 도 3f)를 매립한다. 이때 형성되는 과잉 실리콘 산화막(20)은 실리콘 댕글링 결합 밀도가 높아 층덮힘 특성이 TEOS 산화막에 비하여 우수하며, OH, H₂O와 같은 수소 화합물을 포획하게 되어 필드 반전(field inversion) 현상을 방지하는 효과를 갖는다. 그후, 실리카 슬러리를 사용한 화학 기계연마법으로 과잉 실리콘 산화막(20a)을 연마하여 도 3h에서 도시된 바와같이 패드 질화막(13)을 노출시킨다. 이어서, 패드 질화막(13)을 약160℃의 인산 용액으로 제거한 다음, 패드 산화막(12)을 HF 용액으로 제거하여 소자분리막(20)을 형성한다.

이상에서 설명한 바와같이 상기 실시예에 의하면 질화막 패턴에 요홈 부위를 형성하고 상기 요홈 부위를 이용하여 이중 구조의 트렌치를 형성한 다음, 희생산화막을 형성한후 다시 제거하고, 얇은 질화막을 증착하고 과잉 실리콘 산화막을 매립함으로써, 깊은 트렌치 내부를 동공의 형성이 없이 용이하게 매립할수 있다.

이상에서 본 발명은 그의 바람직한 실시예를 기준으로 설명하고 도시하였지만 당업자는 본 발명의 요지를 일탈하지 않는 범위에서 상기 실시예에 대한 다양한 변경 및 수정이 가능함을 명백히 알 수 있다.

Claims (13)

1. 패드 산화막 및 패드 질화막이 형성된 반도체 기판에 이중 트렌치를 형성하는 단계와;

   상기 이중 트렌치를 완만한 굴곡 형태로 만드는 단계와;

   상기 트렌치 부위에 박막의 질화막을 증착하는 단계와;

   전체 구조 상부에 상기 트렌치를 매립하면서 과잉 실리콘 산화막을 형성하는 단계와;

   상기 패드 질화막이 노출되도록 상기 과잉 실리콘 산화막을 에치백하는 단계와;

   상기 패드 질화막 및 상기 패드 산화막을 제거하는 단계를 포함하는 것을 특징으로하는 반도체 장치의 필드 절연막 형성 방법.
2. 제1항에 있어서, 상기 이중 트렌치를 형성하는 단계는 반도체 기판상에 패드 산화막, 패드 질화막 및 폴리실리콘막을 순차적으로 형성하는 단계와; 상기 패드 산화막의 소정 부분이 노출되도록 상기 폴리실리콘막 및 패드 질화막의 소정 부분에 요홈을 형성하는 단계와; 전체 구조의 상부에 상기 요홈 부위를 매립하도록 TEOS 산화막 및 텅스텐 실리사이드를 순차적으로 증착하는 단계와; 상기 요홈 부위에 텅스텐 실리사이드의 부분이 남으면서 상기 TEOS 산화막이 노출되도록 상기 텅스텐 실리사이드를 에치백하는 단계와; 상기 노출된 TEOS 산화막및 반도체 기판을 과도 식각하는 단계와; 상기 텅스텐 실리사이드에 이웃한 패드 질화막의 측면부분을 식각하는 단계와, 상기 텅스텐 실리사이드 및 폴리실리콘막을 제거하여 상기 패드 질화막을 노출시키는 단계와, 상기 패드 질화막을 식각 마스크로하여 남아있는 TEOS 산화막 및 밑에있는 패드 질화막 부분을 식각하는 단계로 이루어지는 것을 특징으로하는 반도체 장치의 소자 분리막 형성 방법.
3. 제 1항에 있어서, 상기의 트렌치 부위를 완만한 굴곡 형태로 만드는 단계는 상기 반도체 기판에 희생 산화막을 열산화법으로 형성한후, HF 용액을 사용하여 다시 제거하는 것으로 이루어짐을 특징으로하는 방법.
4. 제 1항에 있어서, 상기 과잉 실리콘 산화막의 에치백은 화학기계연마법에 의해 수행되는 것을 특징으로하는 방법.
5. 제1항에 있어서, 상기 패드 질화막의 제거는 인산 용액에 의해 수행되고, 패드 산화막의 제거는 HF 용액에 의해 수행되는 것을 특징으로하는 방법.
6. 제1항에 있어서, 상기 이중 트렌치는 반도체 기판의 표면으로부터 약8,000∼12,000Å의 깊이를 가지는 것을 특징으로하는 방법.
7. 제1항에 있어서, 상기 박막의 질화막의 증착은 약100∼300mTorr, 약750∼800℃의 온도에서 NH₃: SiHCl₃= 10 : 1의 유량비로 약30∼60Å의 두께를 가지도록 저압화학 기상증착법에의해 수행되는 것을 특징으로하는 방법.
8. 제1항에 있어서, 상기 과잉 실리콘 산화막의 형성은 약1.5Torr의 압력, 400℃의 온도 조건으로 SiH₄, N₂O, N₂가스를 사용하여 약8,000∼12,000Å의 두께로 형성되는 것을 특징으로하는 방법.
9. 제 2항에 있어서, 상기 TEOS 산화막 및 반도체 기판의 과도 식각 단계는 반응성 이온 식각법에 의해 수행되는 것을 특징으로하는 방법.
10. 제 2항에 있어서, 상기 패드 질화막의 측면 부분의 식각은 약 150℃의 인산 용액속에서 디핑함으로써 수행되는 것을 특징으로하는 방법.
11. 제 2항에 있어서, 상기의 TEOS 산화막 및 밑에있는 패드 질화막의 식각은 비등방성 식각에 의해 수행되는 것을 특징으로하는 방법.
12. 제2항에 있어서, 상기 질화막상에 형성된 폴리실리콘막은 약500∼1,000Å의 두께를 가지는 것을 특징으로하는 방법.
13. 제10항에 있어서, 상기 디핑에 의한 패드 질화막의 식각 정도는 약300∼700Å인 것을 특징으로하는 방법.

Images