KR100271623B1 - 메모리셀의이중워드라인디코딩장치 - Google Patents

메모리셀의이중워드라인디코딩장치 Download PDF

Info

Publication number
KR100271623B1
KR100271623B1 KR1019970013654A KR19970013654A KR100271623B1 KR 100271623 B1 KR100271623 B1 KR 100271623B1 KR 1019970013654 A KR1019970013654 A KR 1019970013654A KR 19970013654 A KR19970013654 A KR 19970013654A KR 100271623 B1 KR100271623 B1 KR 100271623B1
Authority
KR
South Korea
Prior art keywords
subword
sub
word line
word
signal
Prior art date
Application number
KR1019970013654A
Other languages
English (en)
Other versions
KR19980076800A (ko
Inventor
심재광
박병권
차인호
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970013654A priority Critical patent/KR100271623B1/ko
Priority to JP10275298A priority patent/JP3769382B2/ja
Priority to DE19816476A priority patent/DE19816476A1/de
Publication of KR19980076800A publication Critical patent/KR19980076800A/ko
Application granted granted Critical
Publication of KR100271623B1 publication Critical patent/KR100271623B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은 메모리셀을 억세스하기 위한 워드라인의 구동기술에 관한 것으로, 하나의 서브워드디코더가 일정 갯수만큼의 서브워드라인구동부만을 전담하도록 각 단위메모리 어레이내에 분산 배치하기 위하여, 메모리셀(CELL) 및 서브워드라인(SWL)이 로우, 컬럼방향으로 그룹화되고, 단위메모리 어레이내의 서브워드라인 구동부가 메인워드라인신호(MWL) 및 서브워드신호(SWD,SWD)를 앤드조합하여 목적한 셀을 억세스하는 이중 워드라인 디코딩장치에 있어서, 엔코딩된 소정의 어드레스를 디코딩하여 제1서브워드신호(SWD11-SWD14)를 출력하는 제1서브워드디코더(100F)와; 상기 제1서브워드신호(SWD11-SWD14) 중에서 해당 비트의 서브워드신호를 근거로 상기 단위메모리 어레이내의 각각의 서브워드라인 구동부에 제2서브워드신호(SWD21,SWD22), (SWD23,SWD24),(SWD25,SWD26)를 제공하는 제2서브워드디코더(109A-109C)를 포함하여 구성한 것이다.

Description

메모리셀의 이중 워드라인 디코딩장치{DUAL WORD LINE DECODING APPARATUS FOR MEMORY CELL}
본 발명은 메모리셀을 억세스하기 위한 워드라인의 구동기술에 관한 것으로, 특히 주,종의 이중 워드라인(Dual Word Line) 구조를 갖는 디코딩장치에 있어서, 서브 워드라인 디코딩신호에 대한 팬아웃(Fan Out)을 저감하고, 전력소모량을 저감하는데 적당하도록한 메모리셀의 이중 워드라인 디코딩장치에 관한 것이다.
통상적으로, 메모리셀을 억세스할 때 해당 메모리셀을 구동하기 위한 어드레스를 발생하고 디코더에서는 그 어드레스에 따라 해당 워드라인을 구동시키게 된다. 상기 워드라인을 구동시키는 방식에는 두가지의 구동방식이 있다. 즉, 하나의 워드라인 구동부를 이용하여 직접 워드라인을 구동시키는 방식과, 하나의 메인워드라인 구동부와 다수의 서브워드라인 구동부를 이용하여 워드라인을 구동시키는 방식이 있으며, 후자의 구동방식이 적용되는 것이 이중 워드라인 디코딩 장치이다.
도 1은 종래의 기술에 의한 메모리셀의 이중 워드라인 디코딩장치의 블록도로서 이에 도시한 바와 같이, 메모리셀(CELL)이 그룹화된 다수의 셀어레이에서 원하는 메모리셀을 억세스하기 위해 로우,컬럼방향으로 각기 배치되어 메인워드라인구동신호(MWL)와 디코딩된 서브워드신호(SWD)을 각각 앤드조합하여 서브워드라인구동신호(SWL)를 출력하는 서브워드라인 구동부(11A-11N)∼(14A-14N)를 포함한 구성의 단위메모리 어레이(10A)와; 상기 단위메모리 어레이(10A)와 동일한 구성의 단위메모리 어레이(10B)와; 상기 단위메모리 어레이(10A),(10B)내의 임의의 메모리셀(CELL)을 리드/라이트할 때 입출력되는 신호를 소정 레벨로 증폭하는 센스앰프부(10C)와; 입력 어드레스를 디코딩하여 상기 단위메모리 어레이(10A),(10B)에 각각의 메인워드라인구동신호(MWL)를 출력하는 메인 로우 디코더(10D),(10E)와; 상기 각부(10A- 10E)로 구성된 메모리부(10) 및 그 메모리부(10)와 동일 구성의 메모리부(20)와; 입력어드레스를 디코딩하여 상기 메모리부(10),(20)내의 각각의 서브워드라인 구동부(11A-14N),(15A-18N)에 디코딩된 서브워드신호(SWD1,SWD2), (SWD3,SWD4), (SWD5,SWD6)를 제공하는 서브워드디코더부(30)와: 입력 어드레스를 버퍼링하여 상기 메모리부(10),(20) 및 서브워드디코더부(30)에 출력하는 어드레스 버퍼부(40)로 구성된 것으로, 이의 작용을 설명하면 다음과 같다.
제1어드레스버퍼(40A) 및 제3어드레스버퍼(40C)는 입력 어드레스(A2-Ai-2),(Ai-1)를 일정 레벨로 버퍼링하여 각각의 출력라인을 통해 출력하고, 제2어드레스버퍼(40B)는 입력 어드레스(A0),(A1)를 버퍼링하여 별도의 직렬전송라인을 통해 출력하게 되며, 그 엔코딩된 어드레스에 따라 메모리부(10),(20)에서 최종적으로 해당 서브워드라인이 구동되어 목적한 셀을 리드하거나 라이트할 수 있게 되는데, 메모리부(10)내 단위메모리 어레이(10A)의 억세스과정을 예로하여 좀더 상세히 설명한다.
제1어드레스버퍼(40A) 및 제3어드레스버퍼(40C)에서 엔코딩된 형태로 출력되는 어드레스가 메모리부(10)내의 메인 로우 디코더(10D),(10E)에 공급되어 이로부터 일정한 수의 서브워드라인(SWL) 그룹을 선택하기 위한 다수의 메인워드라인신호(MWL)가 출력된다. 또한, 제2어드레스버퍼(40B)에서 엔코딩된 형태로 출력되는 어드레스가 서브워드 디코더부(30)내의 각각의 서브워드 디코더(30A-30C)에 공급되어 이들로 부터 디코딩된 서브워드신호(SWD1,SWD2),(SWD3,SWD4),(SWD5,SWD6)가 출력된다.
따라서, 각각의 서브워드라인 구동부(11A-11N),(12A-12N),(13A-13N),(14A-14N)는 상기 메인워드라인신호(MWL)와 서브워드신호(SWD1,SWD2),(SWD3,SWD4),(SWD3,SWD4) ,(SWD5,SWD6)]를 각기 앤드조합하여 그 결과에 따라 각기 그룹화된 다수의 서브워드라인(SWL) 중에서 하나의 서브워드라인을 구동하게 되고, 이에 의해 다수의 메모리셀(CELL) 중에서 해당 셀이 선택되어 그 셀을 리드하거나 라이트할 수 있게 된다. 즉, 해당 셀에 저장된 데이터를 읽어낸 후 센스앰프(19A-19D)를 통해 증폭하여 출력하거나 반대의 경로를 통해 데이터를 기록할 수 있게 된다.
결국, 상기 메인 로우 디코더(10D),(10E)에서 출력되는 메인워드라인신호(MWL)에 의해 선택된 다수의 서브워드라인(SWL) 중에서 서브워드 디코더(30A-30C)와 서브워드라인 구동부(11A-11N)∼(14A-14N)에 의해 하나의 서브워드라인이 구동되어 다수의 메모리셀(CELL) 중에서 원하는 메모리셀을 선택적으로 억세스할 수 있게 된다.
그런데, 상기 서브워드 디코더(30A-30C)는 상기 서브워드라인 구동부(11A-11N)∼(14A-14N)에 의해 각기 그룹화된 셀어레이내에서 목적한 하나의 서브워드라인(SWL)을 구동하기 위하여, 단위메모리 어레이(10A)내의 서브워드라인 구동부(11A-11N)∼(14A-14N), 단위메모리 어레이(10B)내의 각 서브워드라인 구동부, 컬럼방향으로 계속되는 메모리부(20)내 각각의 서브워드라인 구동부를 대상으로 서브워드신호(SWD1,SWD2),(SWD3,SWD4),(SWD5,SWD6)를 출력하기 때문에 팬아웃을 매우 크게 해야 한다.
이와 같이 종래의 이중 워드라인 디코딩장치에 있어서는 로우(Row) 그룹 밖에 별도의 공간을 마련하여 서브워드 디코더부를 설치하게 되어 있어 공간을 많이 차지하게 되는 결함이 있다. 또한, 서브워드 디코더부가 많은 갯수의 서브워드라인 구동부를 대상으로 서브워드신호를 공급하도록 되어 있어 팬아웃이 커지고, 다수의 로우 그룹 중에서 비활성 로우 그룹이 존재하게 되어 비활성 로우 그룹에 연결된 배선에 의한 콘덴서로 인하여 많은 전력을 소모하게 되는 결함이 있다. 또한, 긴 배선과 큰 팬아웃으로 인하여 디코딩된 신호의 전달속도가 저하되는 결함이 있었다.
따라서, 본 발명의 목적은 센스앰프를 위해 이미 할당된 영역 중에서 잔여 영역에 필요한 수만큼의 서브워드라인 구동부를 각각 분산 배치하고 이를 이용하여 최종의 디코딩된 서브워드신호를 출력하는 메모리셀의 이중 워드라인 디코딩장치를 제공함에 있다.
도 1은 일반적인 기술에 의한 이중 워드라인 디코딩장치의 블록도.
도 2는 본 발명에 의한 메모리셀의 이중 워드라인 디코딩장치의 블록도.
***도면의 주요 부분에 대한 부호의 설명***
100,200 : 메모리부
100A,100B,200A,200B : 단위메모리 어레이
100C,200C : 서브워드디코더 및 센스앰프부
100D,100E,200D,200E : 메인 로우 디코더
101A-101N∼101A-101N : 서브워드라인 구동부
300 : 어드레스 버퍼부
CELL : 메모리셀
도 2는 상기의 목적을 달성하기 위한 본 발명 메모리셀의 이중 워드라인 디코딩장치의 일실시 예시 블록도로서 이에 도시한 바와 같이, 메모리셀(CELL)이 그룹화된 다수의 셀어레이에서 원하는 메모리셀을 억세스하기 위해 로우,컬럼방향으로 각기 배치되어 메인워드라인구동신호(MWL)와 디코딩된 서브워드신호(SWD)를 각각 앤드조합하여 서브워드라인구동신호(SWL)를 출력하는 서브워드라인 구동부(101A-101N)∼(104A-104N)를 포함한 구성의 단위메모리 어레이(100A)와; 상기 단위메모리 어레이(100A)와 동일한 구성의 단위메모리 어레이(100B)와; 소정 비트의 디코딩된 입력어드레스를 공급받아 상기 서브워드라인 구동부(101A-101N)∼(104A-104N),(105A- 105N)∼(108A-108N)에 제2서브워드신호(SWD21,SWD22),(SWD23,SWD24),(SWD25,SWD26)를 제공하고, 상기 단위메모리 어레이(100A),(100B)내의 임의의 메모리셀(CELL)을 선택하여 리드/라이트할 때 입출력되는 신호를 소정 레벨로 증폭하는 서브워드디코더 및 센스앰프부(100C)와: 입력 어드레스를 디코딩하여 상기 단위메모리 어레이(100A),(100B)에 각각의 메인워드라인구동신호(MWL)를 출력하는 메인 로우 디코더(100D),(100E)와; 상기 서브워드디코더 및 센스앰프부(100C)내의 서브워드디코더에 디코딩된 제1서브워드신호(SWD11-SWD14)를 출력하는 제1서브워드디코더(100F)와; 상기 각부(100A-100F)로 구성된 메모리부(100) 및 그 메모리부(100)와 동일 구성의 메모리부(200)와; 엔코딩된 입력 어드레스를 버퍼링하여 이를 각각의 직렬전송라인을 통해 상기 메모리부(100),(200)에 공급하는 어드레스 버퍼부(300)로 구성한 것으로, 이와 같이 구성한 디코딩장치의 작용 및 효과를 상세히 설명하면 다음과 같다.
제1어드레스버퍼(300A) 및 제3어드레스버퍼(300C)는 엔코딩된 상태로 입력되는 어드레스(A2-Ai-2),(Ai-1)를 버퍼링하여 각각의 직렬전송라인을 통해 출력하고, 제2어드레스버퍼(300B)는 엔코딩된 상태로 입력되는 어드레스(A0),(A1)를 버퍼링하여 별도의 직렬전송라인을 통해 출력한다. 이렇게 엔코딩된 어드레스에 따라 메모리부(100),(200)에서 최종적으로 해당 서브워드라인이 구동되어 목적한 셀을 리드하거나 라이트할 수 있게 되는데, 메모리부(100)내 단위메모리 어레이(100A)의 억세스과정을 예로하여 상세히 설명하면 다음과 같다.
메인로우디코더(100D)는 상기 제1어드레스버퍼(300A) 및 제3어드레스버퍼(300C)에서 엔코딩된 형태로 출력되는 어드레스를 디코딩하여 일정한 수의 서브워드라인(SWL) 그룹을 선택하기 위한 다수의 메인워드라인신호(MWL)를 출력하고, 제1서브워드디코더(100F)는 상기 제2어드레스버퍼(300B)에서 엔코딩된 형태로 출력되는 어드레스를 디코딩하여 제1서브워드신호(SWD11-SWD14)를 출력한다.
또한, 서브워드디코더 및 센스앰프부(100C)내의 제2서브워드디코더(109A-109C)는 상기 제1서브워드신호(SWD11,SWD12),(SWD13,SWD14),(SWD11,SWD12)를 근거로하여 제2서브워드신호(SWD21,SWD22),(SWD23,SWD24),(SWD25,SWD26)를 생성한다.
따라서, 각각의 서브워드라인 구동부(101A-101N),(102A-102N),(103A-103N),(104A -104N)는 상기 메인워드라인신호(MWL)와 제2서브워드신호(SWD21,SWD22),(SWD23, SWD24),(SWD25,SWD26)를 각기 앤드조합하여 그 결과에 따라 각기 그룹화된 다수의 서브워드라인(SWL) 중에서 하나의 서브워드라인을 구동하게 되고, 이에 의해 다수의 메모리셀(CELL) 중에서 해당 셀이 선택되어 그 셀을 리드하거나 라이트할 수 있게 된다. 즉, 해당 셀에 저장된 데이터를 읽어낸 후 센스앰프(110A-110D)를 통해 증폭하여 출력하거나 반대의 경로를 통해 데이터를 기록할 수 있게 된다.
결국, 상기 메인 로우 디코더(100D)에서 출력되는 메인워드라인신호(MWL)에 의해 선택된 다수의 서브워드라인(SWL) 중에서 제1서브워드디코더(100F) 및 제2서브워드디코더(109A-109C), 서브워드라인 구동부(101A-101N),(102A-102N),(103A-103N), (104A-104N)에 의해 하나의 서브워드라인이 구동되어 다수의 메모리셀(CELL) 중에서 원하는 메모리셀을 선택적으로 억세스할 수 있게 된다.
단위메모리 어레이(100B)에서도 상기 단위메모리 어레이(100A)에서와 마찬가지로, 메인 로우 디코더(100E)에서 출력되는 메인워드라인신호(MWL)에 의해 선택된 다수의 서브워드라인(SWL) 중에서 제1서브워드디코더(100F) 및 제2서브워드디코더(109A-109C), 서브워드라인 구동부(105A-105N),(106A-106N),(107A-107N),(108A- 108N)에 의해 하나의 서브워드라인이 구동되어 다수의 메모리셀(CELL) 중에서 원하는 메모리셀을 선택적으로 억세스할 수 있게 된다. 또한, 메모리부(200)도 상기 메모리부(100)와 동일하게 동작한다.
여기서, 주목할 사항은 하나의 서브워드 디코더가 그룹화 된 다수의 서브워드라인구동부를 대상으로 서브워드신호를 출력하지 않고 일정 갯수의 서브워드라인구동부만을 대상으로 서브워드신호를 출력하도록 설계하였다는 것이다.
즉, 메모리부(100)에서 볼 때, 제2서브워드디코더(109A)는 컬럼방향으로 서브워드라인구동부(101A-101N),(105A-105N)를 대상으로 제2서브워드신호(SWD21,SWD22)를 발생하며, 제2서브워드디코더(109B)는 컬럼방향으로 서브워드라인구동부[(102A- 102N),(103A-103N)],[(106A-106N),(107A-107N)]를 대상으로 제2서브워드신호(SWD23 ,SWD24)를 발생하며, 제2서브워드디코더(109C)는 컬럼방향으로 서브워드라인구동부(104A-104N),(108A-108N)를 대상으로 제2서브워드신호(SWD25,SWD26)를 발생하도록 설계하였다. 단, 상기 각각의 제2서브워드디코더(109A-109C)에 디코딩된 제1서브워드신호(SWD11,SWD12),(SWD13,SWD14),(SWD11,SWD12)를 공급하기 위해 제1서브워드디코더(100F)가 추가되었음을 알 수 있다.
또한, 상기와 같이 각각의 제2서브워드디코더(109A-109C),(209A-209C)를 설치함에 있어서, 이미 할당된 각 센스앰프(110A-110D),(210A-210D) 영역의 잔여영역에 설치함으로써 별도의 공간을 필요로 하지 않는 다는 것이다.
이상에서 상세히 설명한 바와 같이, 본 발명은 하나의 서브워드디코더가 일정 갯수만큼의 서브워드라인구동부만을 전담하도록 각 단위메모리 어레이내에 분산 배치함으로써 실리콘 영역상에서 별도의 배치영역을 필요로 하지 않아 집적도를 향상시킬 수 있는 효과가 있고, 다수의 로우(Row) 그룹별로 서브워드라인을 구동시킴으로써 배선에 발생하는 팬아웃이 작아지고, 배선의 길이가 짧아져 디코딩된 신호의 전달속도를 향상시킬 수 있는 효과가 있으며, 비활성 로우그룹이 존재하지 않게 되어 절전효과를 얻을 수 있다.

Claims (3)

  1. 메모리셀(CELL) 및 서브워드라인(SWL)이 로우, 컬럼방향으로 그룹화되고, 단위메모리 어레이내의 서브워드라인 구동부가 메인워드라인신호(MWL) 및 서브워드신호(SWD,SWD)를 앤드조합하여 목적한 셀을 억세스하는 이중 워드라인 디코딩장치에 있어서, 엔코딩된 소정의 어드레스를 디코딩하여 제1서브워드신호(SWD11-SWD14)를 출력하는 제1서브워드디코더(100F)와; 상기 제1서브워드신호(SWD11-SWD14) 중에서 해당 비트의 서브워드신호를 근거로 상기 단위메모리 어레이내의 각각의 서브워드라인 구동부에 제2서브워드신호(SWD21,SWD22),(SWD23,SWD24),(SWD25, SWD26)를 제공하는 제2서브워드디코더(109A-109C)를 포함하여 구성된 것을 특징으로 하는 메모리셀의 이중 워드라인 디코딩장치.
  2. 제1항에 있어서, 제2서브워드디코더(109A-109C)는 메모리부(100)를 기준단위로 하여 그 메모리부(100)가 추가될 때 마다 추가된 메모리부에 부가하여 구성된 것을 특징으로 하는 메모리셀의 이중 워드라인 디코딩장치.
  3. 제1항에 있어서, 제2서브워드디코더(109A-109C)는 센스앰프(110A-110D)를 위해 할당된 실리콘영역 중에서 잔여 영역에 배치하여 구성된 것을 특징으로 하는 메모리셀의 이중 워드라인 디코딩장치.
KR1019970013654A 1997-04-14 1997-04-14 메모리셀의이중워드라인디코딩장치 KR100271623B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019970013654A KR100271623B1 (ko) 1997-04-14 1997-04-14 메모리셀의이중워드라인디코딩장치
JP10275298A JP3769382B2 (ja) 1997-04-14 1998-04-14 メモリセル駆動装置
DE19816476A DE19816476A1 (de) 1997-04-14 1998-04-14 Duales Wortleitungsdekodierschema für ein Speicherzellenarray

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970013654A KR100271623B1 (ko) 1997-04-14 1997-04-14 메모리셀의이중워드라인디코딩장치

Publications (2)

Publication Number Publication Date
KR19980076800A KR19980076800A (ko) 1998-11-16
KR100271623B1 true KR100271623B1 (ko) 2000-12-01

Family

ID=19502706

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970013654A KR100271623B1 (ko) 1997-04-14 1997-04-14 메모리셀의이중워드라인디코딩장치

Country Status (3)

Country Link
JP (1) JP3769382B2 (ko)
KR (1) KR100271623B1 (ko)
DE (1) DE19816476A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100361863B1 (ko) * 1999-06-29 2002-11-22 주식회사 하이닉스반도체 반도체 메모리 장치
KR100448708B1 (ko) * 2001-06-19 2004-09-13 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 워드 라인 선택방법
KR100414207B1 (ko) 2001-09-11 2004-01-13 삼성전자주식회사 반도체 메모리 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0262780A (ja) * 1988-08-29 1990-03-02 Mitsubishi Electric Corp 半導体記憶装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0262780A (ja) * 1988-08-29 1990-03-02 Mitsubishi Electric Corp 半導体記憶装置

Also Published As

Publication number Publication date
DE19816476A1 (de) 1998-10-15
KR19980076800A (ko) 1998-11-16
JPH10320979A (ja) 1998-12-04
JP3769382B2 (ja) 2006-04-26

Similar Documents

Publication Publication Date Title
USRE36089E (en) Column selecting circuit in semiconductor memory device
KR100481857B1 (ko) 레이아웃 면적을 줄이고 뱅크 마다 독립적인 동작을수행할 수 있는 디코더를 갖는 플레쉬 메모리 장치
US5742554A (en) Volatile memory device and method of refreshing same
KR100286784B1 (ko) 반도체기억장치
US8531894B2 (en) Semiconductor memory device having low power consumption type column decoder and read operation method thereof
KR100529706B1 (ko) 반도체 기억장치
KR100241957B1 (ko) 반도체 기억 장치
US6442078B1 (en) Semiconductor memory device having structure implementing high data transfer rate
KR0180288B1 (ko) 반도체 기억장치
US7187615B2 (en) Methods of selectively activating word line segments enabled by row addresses and semiconductor memory devices having partial activation commands of word line
KR100271623B1 (ko) 메모리셀의이중워드라인디코딩장치
US5640359A (en) Word driver circuit and a memory circuit using the same
JP3267462B2 (ja) 半導体記憶装置
US6404695B1 (en) Semiconductor memory device including a plurality of memory blocks arranged in rows and columns
KR100355230B1 (ko) 다중 로우 액티브 외란 테스트 회로, 이를 구비하는 반도체 메모리 장치 및 ｍｒａｄ 테스트 방법
US6665228B2 (en) Integrated memory having a memory cell array with a plurality of segments and method for operating the integrated memory
KR20030081010A (ko) 반도체 기억 장치
JP2999477B2 (ja) 半導体記憶装置
KR100334573B1 (ko) 계층적인 워드 라인 구조를 갖는 반도체 메모리 장치
KR100350700B1 (ko) 반도체 메모리장치
KR102299020B1 (ko) 인공지능 동작을 위한 메모리 장치
KR100381965B1 (ko) 프리디코딩 컬럼 어드레스를 이용한 디램
JP2001035163A (ja) 集積回路
KR970051212A (ko) 메모리의 센스 앰프 구동 제어 회로
KR20010027648A (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110726

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20120720

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee