KR100261168B1 - 반도체 소자의 제조방법 - Google Patents
반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR100261168B1 KR100261168B1 KR1019980015684A KR19980015684A KR100261168B1 KR 100261168 B1 KR100261168 B1 KR 100261168B1 KR 1019980015684 A KR1019980015684 A KR 1019980015684A KR 19980015684 A KR19980015684 A KR 19980015684A KR 100261168 B1 KR100261168 B1 KR 100261168B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- semiconductor device
- semiconductor substrate
- sides
- deuterium
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000000034 method Methods 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 125000006850 spacer group Chemical group 0.000 claims abstract description 11
- 239000012535 impurity Substances 0.000 claims abstract description 8
- 229910052805 deuterium Inorganic materials 0.000 claims description 20
- YZCKVEUIGOORGS-OUBTZVSYSA-N Deuterium Chemical compound [2H] YZCKVEUIGOORGS-OUBTZVSYSA-N 0.000 claims description 17
- 150000004767 nitrides Chemical class 0.000 claims description 17
- 238000005468 ion implantation Methods 0.000 claims description 7
- 239000011229 interlayer Substances 0.000 claims description 6
- 239000010410 layer Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims 1
- -1 heavy hydrogen ions Chemical class 0.000 abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000000137 annealing Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- UFHFLCQGNIYNRP-VVKOMZTBSA-N Dideuterium Chemical compound [2H][2H] UFHFLCQGNIYNRP-VVKOMZTBSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
Abstract
게이트전극과 게이트산화막 계면의 신뢰성을 향상시키기 위해 게이트전극에 중수소이온을 주입시키기에 알맞은 반도체소자의 제조방법을 제공하기 위한 것으로써, 이와 같은 목적을 달성하기 위한 반도체소자의 제조방밥은 반도체기판의 일영역에 게이트절연막과 게이트전극을 차례로 형성하는 공정, 상기 게이트전극상에 캡절연막을 형성하는 공정, 상기 게이트전극 양측의 상기 반도체 기판내에 제 1 불순물영역을 형성하는 공정, 상기 게이트전극 양측면에 측벽스페이서를 형성하는 공정, 상기 게이트전극을 제외한 측벽스페이서의 양측 상기 반도체기판내에 제 2 불순물영역을 형성하는 공정과, 저온에서 고에너지로 상기 게이트전극에 중수소를 이온주입하는 공정을 통하여 형성함을 특징으로 한다.
Description
본 발명은 반도체소자에 대한 것으로, 특히 중수소이온주입에 의해 소자의 신뢰성을 높이기 위한 반도체소자의 제조방법에 관한 것이다.
첨부 도면을 참조하여 종래 반도체소자의 제조방법에 대하여 설명하면 다음과 같다.
도 1a 내지 1d는 종래 반도체 소자의 제조방법을 나타낸 공정단면도이다.
먼저 도 1a에 도시한 바와 같이 반도체기판(1)에 산화막과 폴리실리콘층과 질화막을 차례로 증착한 후에 게이트 형성 마스크를 이용하여 질화막과 폴리실리콘층과 산화막을 차례로 이방성 식각하여서 게이트산화막(2)과 게이트전극(3)과 캡질화막(4)을 형성한다. 이후에 게이트전극(3) 양측의 반도체기판(1)표면내에 저농도 소오스/드레인영역(5)을 형성한다.
그리고 도 1b에 도시한 바와 같이 전면에 질화막을 증착한 후에 이방성식각하여 게이트전극(3) 양측면에 질화막스페이서(6)를 형성한다. 이후에 게이트전극(3) 및 질화막스페이서(6)의 양측 반도체기판(1)의 표면내에 고농도 소오스/드레인영역(7)을 형성한다.
다음에 도 1c에 도시한 바와 같이 게이트전극(3)과 게이트산화막(2)의 계면특성이 좋아지도록 중수소(Heavy Hydrogen)(Deuterium:D2)를 게이트전극(3)에 주입하기 위해서 중수소 어닐링공정(8)을 행한다.
그리고 도 1d에 도시한 바와 같이 전면에 층간절연막(9)을 증착한다.
여기서 층간절연막(9)을 증착한 후에 게이트전극(3)에 중수소 어닐링공정을 행하여도 된다.
상기와 같은 종래 반도체소자의 제조방법은 다음과 같은 문제가 있다.
어닐링공정으로 중수소를 게이트전극에 주입할 때 캡질화막과 질화막스페이서가 중수소의 베리어막으로 사용되어서 효과적으로 중수소를 게이트전극에 주입할 수가 없기 때문에 게이트전극과 게이트산화막 계면의 신뢰성 향상공정을 진행하기가 어렵다.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 특히, 게이트전극과 게이트산화막 계면의 신뢰성을 향상시키기 위해 게이트전극에 중수소이온을 주입시키기에 알맞은 반도체소자의 제조방법을 제공하는 데 그 목적이 있다.
도 1a 내지 도 1d는 종래 반도체 소자의 제조방법을 나타낸 공정단면도
도 2a 내지 도 2d는 본 발명 반도체 소자의 제조방법을 나타낸 공정단면도
도면의 주요 부분에 대한 부호의 설명
21: 반도체기판 22: 게이트산화막
23: 게이트전극 24: 캡질화막
25: 저농도 소오스/드레인영역 26: 질화막스페이서
27: 고농도 소오스/드레인영역 28: 중수소 이온주입공정
29: 층간절연막
상기와 같은 목적을 달성하기 위한 본 발명 반도체소자의 제조방밥은 반도체기판의 일영역에 게이트절연막과 게이트전극을 차례로 형성하는 공정, 상기 게이트전극상에 캡절연막을 형성하는 공정, 상기 게이트전극 양측의 상기 반도체 기판내에 제 1 불순물영역을 형성하는 공정, 상기 게이트전극 양측면에 측벽스페이서를 형성하는 공정, 상기 게이트전극을 제외한 측벽스페이서의 양측 상기 반도체기판내에 제 2 불순물영역을 형성하는 공정과, 저온에서 고에너지로 상기 게이트전극에 중수소를 이온주입하는 공정을 통하여 형성함을 특징으로 한다.
첨부 도면을 참조하여 본 발명 반도체소자의 제조방법에 대하여 설명하면 다음과 같다.
도 2a 내지 도 2d는 본 발명 반도체 소자의 제조방법을 나타낸 공정단면도이다.
본 발명은 실리콘과 수소의 본딩결합보다 실리콘과 중수소의 본딩결합이 더 크다는 것을 이용하여 게이트전극에 중수소이온을 주입하여서 실리콘과 게이트산화막 계면특성을 향상시키기 위한 것이다.
먼저 도 2a에 도시한 바와 같이 반도체기판(21)에 산화막과 실리콘층과 질화막을 차례로 증착한 후에 게이트 형성 마스크를 이용하여 질화막과 실리콘층과 산화막을 차례로 이방성 식각하여서 게이트산화막(22)과 게이트전극(23)과 캡질화막(24)을 형성한다. 이후에 게이트전극(23) 양측에 저농도 불순물이온을 주입하여서 저농도 소오스/드레인영역(25)을 형성한다.
그리고 도 2b에 도시한 바와 같이 전면에 질화막을 증착한 후에 이방성식각하여 게이트전극(23) 양측면에 질화막스페이서(26)를 형성한다. 이후에 게이트전극(23) 하부를 제외한 질화막스페이서(26)양측에 고농도 불순물이온을 주입하여서 고농도 소오스/드레인영역(27)을 형성한다.
다음에 도 2c에 도시한 바와 같이 게이트전극(23)에 높은에너지로 중수소(D2) 이온주입공정(28)을 한다. 이때 중수소 이온주입은 저온에서 캡질화막(24)이나 질화막스페이서(26)를 뚫을 정도의 에너지로 진행한다.
그리고 도 2d에 도시한 바와 같이 전면에 층간절연막(29)을 증착한다.
또는 중수소이온 주입공정을 층간절연막(29)을 전면에 증착한 후에 게이트전극(23)에 높은에너지를 가하여 진행하여도 된다.
상기와 같은 본 발명 반도체소자의 제조방법은 다음과 같은 효과가 있다.
첫째, 높은에너지의 중수소 이온주입공정을 통하여 게이트전극에 효과적으로 중수소를 주입할 수 있으므로 게이트전극과 게이트산화막의 계면특성을 향상시킬 수 있으므로 소자의 수명과 신뢰성을 향상시킬 수 있다.
둘째, 저온에서도 중수소를 게이트전극에 주입시킬 수 있으므로 공정이 용이해진다.
Claims (3)
- 반도체기판의 일영역에 게이트절연막과 게이트전극을 차례로 형성하는 공정,상기 게이트전극상에 캡절연막을 형성하는 공정,상기 게이트전극 양측의 상기 반도체 기판내에 제 1 불순물영역을 형성하는 공정,상기 게이트전극 양측면에 측벽스페이서를 형성하는 공정,상기 게이트전극을 제외한 측벽스페이서의 양측 상기 반도체기판내에 제 2 불순물영역을 형성하는 공정과,저온에서 고에너지로 상기 게이트전극에 중수소를 이온주입하는 공정을 통하여 형성함을 특징으로 하는 반도체소자의 제조방법.
- 제 1 항에 있어서, 상기 캡절연막과 측벽스페이서는 질화막으로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 1 항에 있어서, 상기 중수소(D2)이온주입은 전면에 층간절연막을 증착한 후에 실시하는 것을 포함함을 특징으로 하는 반도체소자의 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980015684A KR100261168B1 (ko) | 1998-04-30 | 1998-04-30 | 반도체 소자의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980015684A KR100261168B1 (ko) | 1998-04-30 | 1998-04-30 | 반도체 소자의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990081651A KR19990081651A (ko) | 1999-11-15 |
KR100261168B1 true KR100261168B1 (ko) | 2000-07-01 |
Family
ID=19536952
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980015684A KR100261168B1 (ko) | 1998-04-30 | 1998-04-30 | 반도체 소자의 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100261168B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100889550B1 (ko) * | 2007-06-14 | 2009-03-23 | 주식회사 동부하이텍 | 반도체 소자 및 그의 제조 방법 |
-
1998
- 1998-04-30 KR KR1019980015684A patent/KR100261168B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR19990081651A (ko) | 1999-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100372641B1 (ko) | 다마신 공정을 이용한 반도체 소자의 제조방법 | |
KR950010065A (ko) | 반도체 장치 및 그 제조방법 | |
CN102237396B (zh) | 半导体器件及其制造方法 | |
KR100261168B1 (ko) | 반도체 소자의 제조방법 | |
US6372588B2 (en) | Method of making an IGFET using solid phase diffusion to dope the gate, source and drain | |
KR100537101B1 (ko) | 수직형 트랜지스터의 제조방법 | |
KR20030034956A (ko) | 반도체 소자의 제조방법 | |
US6794233B2 (en) | Methods of fabricating a MOSFET | |
KR20030000822A (ko) | 반도체소자의 제조방법 | |
KR100266635B1 (ko) | 반도체산화막형성방법 | |
KR100526467B1 (ko) | 트랜지스터 제조 방법 | |
KR100549573B1 (ko) | 모스형 트랜지스터의 제조방법 | |
KR100331854B1 (ko) | 반도체소자의 제조방법 | |
KR100400781B1 (ko) | 피모스 반도체 소자의 제조방법 | |
KR940007662B1 (ko) | 얕은 접합 모스패트 제조방법 | |
KR20010058484A (ko) | 모스형 트랜지스터의 제조방법 | |
KR100243015B1 (ko) | 반도체소자의 제조방법 | |
KR100541368B1 (ko) | 플라즈마를 이용한 이중 게이트산화막 형성방법 | |
KR100752191B1 (ko) | Mosfet의 제조 방법 | |
KR100463955B1 (ko) | 반도체 소자의 트랜지스터 및 그 제조 방법 | |
KR20050049611A (ko) | 반도체소자의 제조방법 | |
KR20010054163A (ko) | 모스팻(mosfet) 제조방법 | |
KR0137816B1 (ko) | 반도체 소자의 mosfet 제조방법 | |
KR100548526B1 (ko) | 반도체 소자의 제조방법 | |
KR100521437B1 (ko) | 모스 트랜지스터의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080320 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |