KR100259785B1 - 다치 마스크 rom의 워드선 구동기 - Google Patents

다치 마스크 rom의 워드선 구동기 Download PDF

Info

Publication number
KR100259785B1
KR100259785B1 KR1019970049411A KR19970049411A KR100259785B1 KR 100259785 B1 KR100259785 B1 KR 100259785B1 KR 1019970049411 A KR1019970049411 A KR 1019970049411A KR 19970049411 A KR19970049411 A KR 19970049411A KR 100259785 B1 KR100259785 B1 KR 100259785B1
Authority
KR
South Korea
Prior art keywords
potential
word line
charge
supplying
precharge
Prior art date
Application number
KR1019970049411A
Other languages
English (en)
Other versions
KR19980025080A (ko
Inventor
나까가와유끼하루
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR19980025080A publication Critical patent/KR19980025080A/ko
Application granted granted Critical
Publication of KR100259785B1 publication Critical patent/KR100259785B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
    • G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5692—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency read-only digital stores using storage elements with more than two stable states
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

다치 마스크 ROM의 워드선을 구동하기 위한 방법은 워드선을 전원 전위까지 프리차아지 하는 단계, 워드선을 전원 전위보다 낮은 제1 전위로 설정하고 선택된 메모리 셀로부터 데이타를 판독하는 단계, 워드선을 전원 전위까지 프리차아지하는 단계, 워드선을 전원 전위보다 낮은 제2 전위에서 차아지하고 선택된 메모리 셀로부터 데이타를 판독하는 단계, 및 워드선을 전원 전위로 설정하고 선택된 메모리 셀로부터 데이타를 판독하는 단계등의 일련의 단계들을 포함한다. 워드선의 프리차아지는 다치 마스크 ROM에 대한 판독 시간을 감소시킨다.

Description

다치 마스크 ＲＯＭ의 워드선 구동기
본 발명은 일반적으로 다치(multi-value) 마스크 판독 전용 메모리 장치(ROM)용 워드선 구동기에 관한 것으로, 특히 다치 마스크 ROM으로부터 데이타를 판독하기 위한 방법에 관한 것이다.
다치 마스크 ROM은 일반적으로 축소된 칩 영역에 대용량 프로그램 데이타 등을 기억하기 위해 이용된다. 도 1은 다치 마스크 ROM의 종래의 워드선 구동기의 블록도를 도시한 것이고, 도 2a 및 도 2b는 각각 도 1의 종래의 워드선 구동기의 신호의 타이밍도 및 파형도이다. 도 1에 도시된 워드선 구동기는 다수의 전위 레벨을 발생시키기 위한 워드선 전위 발생기(11), 어드레스 신호에서의 어드레스 변화를 검출하여 서로 다른 타이밍에서 다수의 단안정(one-shot) 신호를 발생하기 위한 타이밍 신호 발생기(25), 및 어드레스 신호에 의해 지정된 워드선 중 하나를 선택하기 위해 어드레스 신호를 복호하기 위한 워드선 디코더(13)를 포함한다. 타이밍 신호 발생기(25)는 서로 다른 타이밍에서 단안정 펄스를 발생하기 위해 원시 단안정 신호를 수신하기 위한 지연 회로(26)를 포함한다. 워드선 디코더(13)의 출력부는 선택된 행에 배열된 메모리 셀의 게이트에 결합된 워드선(14)에 결합된다. 도 1에 도시된 바와 같이, 워드선(14)은 워드선 디코더(13)의 출력부에 연결되고, 수백 킬로오옴의 기생 저항과 수 피코패럿의 기생 용량을 포함한다.
다치 마스크 ROM에서, 메모리 셀에 기억된 다치 데이타에 대응하는 서로 다른 전위 레벨들은 선택된 메모리 셀로부터의 데이타 판독을 위해 발생된다. 이 기억된 다치 데이타에 의해서 기록 전압의 서로 다른 레벨을 공급하므로써 다치 데이타가 각각의 메모리 셀 내에 기록된다. 따라서, 기억된 다치 데이타는 데이타가 기록된 각 전압 레벨을 표시하므로써 판독될 수 있다.
여기서, 다치 데이타로서 2비트 데이타를 판독하기 위한 일례가 도면에 주어져 있다. 이 예에서, 각각의 기록 전압 레벨 0, 1, 2, 및 3에 대응하는 다치 데이타의 가능한 조합 (0, 0), (0, 1), (1, 0), 및 (1, 1) 중 하나가 선택된 메모리 셀에 기억된다. 워드선 전위 발생기(11)에 의해 발생된 전위 레벨들 사이의 관계는 다음과 같다.
(전원 전위) 〉 (제2 전위) 〉 (제1 전위)
여기서, 기록용 전압 레벨 0은 제1 전위보다 낮게 설정되고, 전압 레벨 1은 제1 전위와 제2 전위 사이에 설정되고, 전압 레벨 2는 제2 전위와 전력 전원 전위 사이에 설정되고, 전압 레벨(3)은 전원 전위보다 높은 값으로 설정된다.
동작시에는, 도 2a에 도시된 바와 같이, 타이밍 신호 발생기(25)가 ROM의 외부로부터 공급된 어드레스 신호(100)를 수신하여, 이 어드레스 신호(100) 내의 어드레스 변화에 응답하므로써 원시 단안정 펄스(101)를 출력한다. 원시 단안정 펄스(101)를 수신하기 위한 지연 회로(26)는, 워드선 디코더(13) 내의 인버터(21)의 p채널 트랜지스터의 소오스에 워드선 전위 발생기(11)로부터의 제1 전위를 공급하므로써, 제1 일정 기간 지연 후 제1 탭(tap)에서 제1 단안정 펄스(102)를 출력한다. 그 결과, 워드선(14)의 전위는 접지 전위에서 제1 전위로 상승한다. 여기서, 도 2b에 도시된 바와 같이, 원하는 전위값에 도달하기 전에 워드선 디코더(13)로부터의 출력에 대해서 워드선(14)의 인접단(proximal end)(106)과 워드선의 말단(distal end)(107) 사이에 신호차가 생긴다. ROM의 제조 공정에서는, 레벨 0과 0 이외의 레벨 사이에서 선택된 메모리 셀로부터 판독된 전압을 식별하므로써 선택된 메모리 셀에 인가된 기록 전압이 결정된다. 기록 전압이 0이 되도록 결정되는 경우의 기록된 데이타는 (0, 0)이다.
그리고, 제2 전위를 워드선 전위 발생기(11)로부터 인버터(21)의 P채널 트랜지스터의 소오스에 인가하므로써 제2 일정 기간 지연 후에 제2 탭에서 제2 단안정 펄스(103)가 지연 회로(15)에 의해서 발생된다. 그 결과, 워드선(14)의 전기적 전위가 제1 전위에서 제2 전위로 상승한다. 만일 워드선으로의 제1 전위 인가시 선택된 전압이 0이 아닌 레벨로서 판정되면, 선택된 메모리 셀의 기록 전압이 레벨 1과 1이 아닌 레벨 사이의 판독 전압을 식별하므로써 결정된다. 기록 전압이 레벨 1이 되도록 결정되는 경우, 기억된 데이타는 (0, 1)이다.
또한, 전력 전원 전위를 워드선 전위 발생기(11)로부터 인버터(21)의 P채널 트랜지스터의 소오스에 인가하므로써, 제3 일정 기간 지연 후에 제3 탭에서 제3 단안정 펄스(104)가 지연 회로(26)에 의해서 발생된다. 따라서, 워드선(14)의 전기적 전위가 제2 전위에서 전원 전위로 상승하게 된다. 그리고, 기록 전압이 제1 전위에 대한 0이 아닌 레벨과 제2 전위에 대한 1이 아닌 레벨로 판정되면, 선택된 메모리 셀에 대한 기록 전압이 레벨 2이나 2가 아닌 레벨로 선택된 메모리 셀로부터의 판독 전압을 식별하므로써 결정될 수 있다. 이에 의해서 (1, 0)과 (1, 1) 사이에 기억된 데이타를 식별하게 된다. 이러한 동작에 따라서 기록된 다치 데이타를 판독하기 위해 워드선 디코더(13) 및 도시되지 않은 열 디코더에 의해 지정되는 선택된 메모리 셀에 대한 기록 전압 레벨의 판정을 가능하게 한다.
판독 후에는, 다음 어드레스 변화에 응답하므로써 시작하는 다음 판독 사이클을 준비하기 위해 워드선(14)의 전기적 전위를 접지 전위로 강하하므로써 디스차아지(discharge) 단안정 펄스(105)가 제4 탭에서 지연 회로(15)로부터 인가되어, N채널 트랜지스터(20)를 턴 온한다.
상술한 바와 같이 종래의 워드선 구동기에 있어서, 워드선의 말단의 전기적 전위의 적절한 레벨로의 설정을 보다 고속으로 수행하기 위해서는, 워드선에 관련된 기생 저항 및 용량에 의한 워드선의 인접단과 말단 사이에서의 전송 시간 차 때문에 워드선 디코더의 크기의 증가, 한 워드선 디코더 당 워드선의 길이 감소 또는 그 이외의 방법이 요구된다. 그러나, 크기의 증가 등은 마스크 ROM에서는 칩 면적의 대형화 또는 그 이외의 문제점을 수반하게 된다.
상기된 바와 같이, 본 발명의 목적은 ROM 면적의 증가를 제한하면서, 보다 고속에서 워드선의 전기적 전위를 설정할 수 있는, 다치 마스크 ROM의 워드선을 구동하기 위한 워드선 구동기를 제공하는데 있다.
본 발명의 또 다른 목적은 다치 마스크 ROM의 메모리 셀로부터 데이타를 판독하기 위한 방법을 제공하는데 있다.
본 발명은 각각이 다치 데이타를 기억하고 있는 다수의 메모리 셀을 구비한 다치 마스크 ROM의 워드선을 구동하기 위한 워드선 구동기를 제공한다. 워드선 구동기는 다수의 차아지 전위와 적어도 이 차아지 전위들 중 한 전위보다 높은 프리차아지 전위를 발생하기 위한 전위 발생기, 어드레스 신호 내의 어드레스 변화에 응답하여 판독 사이클 시작시 원시 신호를 발생하기 위한 제1 신호 발생기, 상기 원시 신호를 수신하여 판독 사이클에서 적어도 하나의 프리차아지 신호와, 원시 신호와는 다른 지연을 갖고 각각이 차아지 전위들 중 한 전위에 대응하는 다수의 단안정 펄스를 출력하기 위한 제2 신호 발생기, 및 각각의 단안정 펄스에 응답하므로써 워드선에 다수의 차아지 전위를 인가하고, 판독 사이클에서 차아지 전위를 워드선에 공급하기 전에 프리차아지 신호에 응답하므로써 프리차아지 전위를 워드선에 공급하는 전위 공급부를 포함한다.
본 발명은 또한 내부에 다치 데이타를 각각 기억하고 있는 다수의 메모리 셀을 구비한 다치 마스크 ROM을 동작하기 위한 방법을 제공한다. 이 방법은 단일 판독 사이클에서 제1 프리차아지 전위를 워드선에 공급하는 단계, 제1 프리차아지 전위보다 낮은 제1 차아지 전위를 워드선으로 공급하는 단계, 제1 차아지 전위 공급시 선택된 메모리 셀로부터 데이타를 판독하는 단계, 제1 차아지 전위보다 높은 제2 차아지 전위를 워드선에 공급하는 단계, 및 제2 차아지 전위 공급시 선택된 메모리 셀로부터 데이타를 판독하는 단계등 일련의 단계들을 포함한다.
본 발명에 따라서, 바람직한 전위 레벨로 설정하기 전에 보다 높은 전위 레벨까지 워드선을 프리차아지하므로써 워드선을 고속에서 바람직한 전위 레벨로 설정할 수 있다.
본 발명의 상기된 그리고 그 밖의 목적, 특징, 및 장점들은 첨부된 도면을 참조한 다음 설명에서 보다 명백해질 것이다.
도 1은 다치 마스크 ROM의 워드선을 구동하기 위한 종래의 워드선 구동기의 블록도.
도 2a 및 도 2b는 각각 도 1의 종래의 워드선 구동기에서 발생되는 신호의 타이밍도 및 파형도.
도 3은 본 발명의 실시예에 따른 다치 마스크 ROM의 워드선을 구동하기 위한 워드선 구동기의 블록도.
도 4a 및 도 4b는 각각 도 3의 워드선 구동기에서 발생되는 신호의 타이밍도 및 파형도.
〈도면의 주요 부분에 대한 부호의 설명〉
11 : 워드선 전위 발생기
11A : 제1 전위 발생부
11B : 제2 전위 발생부
11C : 전원 전위 전달부
12 : 타이밍 신호 발생기
13 : 워드선 디코더
14 : 워드선
15 : 지연 회로
16 : 단안정 펄스 발생부
17, 18, 19, 20 : 트랜지스터
21, 24 : 인버터
22 : NAND 게이트
23 : NOR 게이트
이제, 본 발명이 첨부된 도면을 참조하여 보다 상세하게 설명되는데, 도면의 유사한 구성 소자들은 동일하거나 유사한 참조 번호에 의해 설명된다.
다음 설명에서는, 실시예가 2비트의 데이타가 다치 데이타로서 메모리 셀에 기억되는 경우를 예시적으로 도시된다.
도 3을 참조하면, 본 발명의 실시예에 따른 다치 마스크 ROM의 워드선을 구동하기 위한 워드선 구동기는 워드선 전위 발생기(11), 지연 회로(15)를 포함하는 타이밍 신호 발생기(12), 및 워드선 디코더(3)를 포함한다. 이 워드선 디코더(3)의 출력은 행으로 배열된 메모리 셀의 게이트를 구동하기 위해 워드선(14)에 접속된다. 워드선(14)은 예를 들어, 수백 킬로오옴의 큰 기생 저항과 수 피코패럿의 큰 기생 용량을 수반한다. 본 실시예는 지연 회로(15)의 구조를 포함하는 타이밍 신호 발생기(12)의 구조를 제외하면 도 1의 종래의 워드선 구동기와 유사하다.
이 워드선 전위 발생기(11)는 분할된 저항들을 이용하여 제1 전위를 발생하기 위한 제1 전위 발생부(11A), 또한 분할된 저항을 이용하여 제1 전위보다 큰 제2 전위를 발생하기 위한 제2 전위 발생부(11B), 및 제2 전위보다 큰 전원 전위를 전달하기 위한 전원 전위 전달부(11C)를 포함한다. 제1, 제2 및 전원 전위는 워드선 전위 발생기(11)에 제공된 제1 내지 제3 트랜지스터(17, 18, 및 19)를 통해 전달된다.
타이밍 신호 발생기(12)는 어드레스 신호(100)에서 발생하는 어드레스 변화에 응답하여 원시 단안정 펄스(101)를 발생하기 위해서 어드레스 신호(100)를 수신하기 위한 단안정 펄스 발생부(16)와, 제1 및 제2 트랜지스터(17, 18)를 구동하기 위해서 워드선 전위 발생기의 각각의 제1 및 제2 단안정 펄스(102, 103), 제1 내지 제3 보조 지연 펄스(108, 109, 및 104), 및 디스차아지 신호(105)를 발생하기 위해서 원시 단안정 펄스(101)를 수신하기 위한 지연 회로(15)를 포함한다. 타이밍 신호 발생기(12)는 제1 내지 제3 보조 지연 펄스(108, 109, 및 104)를 수신하는 NOR 게이트(23)와 워드선 전위 발생기(11)에서 제3 트랜지스터(19)를 구동하기 위한 조합 신호(110)를 발생하기 위해 NOR 게이트(23)의 출력을 수신하기 위한 인버터(24)를 더 포함한다. 단안정 펄스 발생부(16)는 논리 게이트의 조합과 본 기술 분야에 일반적으로 알려진 구로 구성되므로, 상세한 설명을 생략하게 된다.
타이밍 신호 발생기(12) 내의 지연 회로(15)는 각각이 단위 지연 소자로서 작용하는 다수의 인버터(21)에 의해 동작하는 제1 내지 제6 지연부(15A 내지 15F)를 포함한다. 제1 내지 제4 지연부(15A, 15D)의 지연 시간은 서로 동일하고, 제5 지연부와 제6 지연부의 지연 시간들은 각각 제1 내지 제4 지연부(15A, 15D)의 지연 시간의 3배와 2배가 된다. 제1 내지 제4 지연부(15A 내지 15D)의 지연은 원시 단안정 신호(101)의 펄스 지속 기간에 대응된다.
제1 지연부(15A)는 제1 보조 지연 펄스(108)를 출력하기 위해 단안정 펄스를 수신하고, 제2 지연부(15B)는 제1 단안정 펄스(102)를 제공하기 위해 제1 보조 지연 펄스(108)를 수신한다. 제3 지연부(3C)는 제2 보조 지연 펄스(109)를 출력하기 위해 제2 지연부(15B)로부터 제1 단안정 펄스를 수신하고, 제4 지연부(15D)는 제2 단안정 펄스(103)를 출력하기 위해 제2 보조 지연 펄스(109)를 수신한다. 제5 지연부(15E)는 제3 보조 지연 펄스(104)를 출력하기 위해 제4 지연부(15D)로부터 제2 단안정 펄스를 수신하고, 제6 지연부(15F)는 워드선(14)을 접지하기 위해 접지 트랜지스터(20)로 전달되는 디스차아지 신호(105)를 출력하기 위해 제3 보조 지연 펄스(104)를수신한다.
상술된 구성에 따라서, 타이밍 신호 발생기(12)는 전력 전원 전위로 워드선을 유지하기 위한 제3 단안정 펄스에 추가로, 각각의 제1 및 제2 단안정 펄스(102, 103)가 발생되기 바로 직전의 타이밍에서 조합 신호(110) 내에서 프리차아지 신호를 발생한다.
도 3의 다치 마스크 ROM에서, 제조 공정시 기록되어 있는 다치 데이타에 따라서 서로 다른 레벨의 기록 전압을 공급하므로써 다수의 임계 전압이 제공된다. 기록된 다치 데이타는 이 다치 데이타가 기록된 기록 전압에 대응하는 다수의 전위 레벨을 워드선에 공급하므로써 판독될 수 있다.
2비트 데이타의 가능한 조합은 메모리 셀로 데이타를 기록하기 위해 각각의 전압 레벨(0, 1, 2, 및 3)에 대응되는 (0, 0), (0, 1), (1, 0) 및 (1, 1)이다. 워드선 전위 발생기(11)에 의해서 발생된 전기적 전위들 사이의 관계는 다음과 같다.
(전력 전원 전위) 〉 (제2 전위) 〉 (제1 전위)
기록 전압 레벨(0)은 제1 전위보다 작게 설정되고, 기록 전압 레벨(1)은 제1 전위와 제2 전위 사이에 설정되고, 기록 전압 레벨(2)는 제2 전위와 전력 전원 전위 사이에 설정되고, 기록 전압 레벨(3)은 전력 전원 전위보다 높게 설정된다.
도 4a를 추가로 참조하면, 본 실시예의 마스크 ROM의 판독 사이클을 시작하는 경우, 마스크 ROM의 외부로부터 공급된 어드레스 신호(100)를 수신하는 타이밍 신호 발생기(12)는 어드레스 신호(100)의 어드레스 변화에 응답하므로써 원시 단안정 펄스(101)를 출력한다. 도 4a에 도시된 바와 같이, 상술된 펄스가 이후에 그 극성이 네가티브가 되는 것을 알 수 있다.
원시 단안정 펄스(101)를 수신할 때, 먼저 지연 회로(15)는 원시 단안정 펄스(101) 단에서 조합 펄스(110)의 프리차아지 펄스(110A)를 차례로 발생하는 제1 보조 지연 펄스(108)를 발생한다. 따라서, 전력 전원 전위는 워드선 전위 발생기(11)로부터 워드선 디코더(13)에 내장된 인버터(21)의 P채널 트랜지스터의 소오스에 공급된다. 그 결과, 워드선(14)의 인접단(106)의 전위는 도 4b에 도시된 바와 같이, 제1 전위를 약간 초과하는 프리차아지 펄스의 펄스 지속 기간동안 전력 전원 전위를 향해서 빠르게 상승한다. 워드선(14)의 말단(107)의 전위도 또한 인접단(106)의 전위 다음에 제1 전위를 향해서 상승한다.
그 다음, 워드선 전위 발생기(11)로부터의 제1 전위 레벨을 인버터(21)의 P채널 트랜지스터 소오스에 공급하므로써, 프리차아지 펄스(110A)의 단에서 제1 단안정 펄스(102)가 발생된다. 그 결과, 워드선(14)의 전위는 인접단(106)의 전위를 감소시키고 말단(107)의 전위를 상승하여 제1 전위에서 설정된다. 그리고, 선택된 메모리 셀에 대한 기록 전압은 0이나 0이 아닌 레벨 사이의 선택된 메모리 셀로부터 판독 전압을 식별하므로써 (0, 0)이나 (0, 0)이 아닌 데이타에서 결정된다.
그 다음, 조합 펄스(110)에서 프리차아지 펄스(110B)를 발생하는 제2 보조 지연 펄스(109)가, 워드선 전위 발생기(11)로부터의 전력 전원 전위를 인버터(21)의 P채널 트랜지스터의 소오스에 공급하므로써 제1 단안정 펄스(102)의 단에서 발생한다. 그 결과, 워드선(14)의 전위는, 제2 전위를 초과하면서 워드선의 말단(107)의 전위와 함께 전력 전원 전위를 향해서 빠르게 상승한다.
그 다음, 제2 단안정 펄스 신호(103)는 프리차아지 펄스(110B)의 단에서 발생되어, 워드선(104)을 제2 전위로 설정한다. 선택된 메모리 셀에 대한 기록 전압은, 이전 단계 동안 (0, 0)이 아닌 데이타로서 판정된 기록 전압이 제공된 레벨 1 또는 1이 아닌 다른 레벨 사이에서 선택된 메모리 셀로부터 판독 전압을 식별하므로써 (0, 1) 또는 (0, 1)이 아닌 데이타로서 판정될 수 있다.
그 다음, 조합 펄스(110)에서 제2 단안정 펄스(113)의 종료시에 제3 단안정 펄스가 발생되어, 워드선 전위 발생기(11)로부터 인버터(21) P채널 트랜지스터의 소오스에 전원 전위가 인가된다. 따라서, 워드선(14)의 전위는 제2 전위에서 전력 전원 전위까지 상승한다. 메모리 셀의 기록 전압이 0 이외의 레벨은 제1 전위로서 그리고 1 이외의 레벨은 제2 전위로서 구별되었다고 가정하면 레벨 2와 2 이외의 레벨 사이의 판독 전압을 식별하므로써 (1, 0) 또는 (1, 1)로서 결정된다.
마지막으로, 제3 단안정 펄스(110C)의 종료시에는 디스차아지 펄스(105)가 발생되어 N-채널 트랜지스터(20)를 턴 온시키고, 그에 따라 워드선(14)을 디스차아지시키고, 현재의 판독 사이클을 종료시키고 다음 판독 사이클을 준비한다.
변형된 실시예에서는, 제2 전위는 전력 전원 전위 대신에 프리차아지 전위로 이용될 수 있다. 다른 변형에서는, 전원 전위보다 높은 제3 전위로 프리차아지 전위가 이용될 수 있다.
상기된 실시예는 실례만을 설명하였지만, 본 발명은 상기된 실시예에 제한되지 않으며 본 발명의 기술 영역에 벗어나지 않은 범위 내에서 본 기술의 전문가들에 의해 다양한 변형이나 변경이 용이하게 수행될 수 있다.
따라서, 본 발명의 워드선 구동기는 다치 마스크 ROM의 메모리 셀로부터 데이타를 판독하기 위해서 ROM 면적의 증대를 최소화하면서, 보다 고속에서 워드선의 전기적 전위를 설정할 수 있는 효과가 있다.

Claims (8)

  1. 각각이 다치 데이타를 기억하고 있는 다수의 메모리 셀을 구비한 다치 마스크 ROM의 워드선을 구동하기 위한 워드선 구동기에 있어서,
    다수의 차아지 전위와 상기 차아지 전위 중 적어도 어느 하나보다 높은 프리차아지 전위를 발생하기 위한 전위 발생기;
    어드레스 신호의 어드레스 변화에 응답하여 판독 사이클 시작시 원시 신호를 발생하기 위한 제1 신호 발생기;
    상기 원시 신호를 수신하여 판독 사이클에서 적어도 하나의 프리차아지 신호와, 상기 원시 신호와는 다른 지연을 갖고 각각이 상기 차아지 전위 중 하나에 대응하는 다수의 단안정 펄스를 출력하기 위한 제2 신호 발생기; 및
    상기 단안정 펄스 각각에 응답하여 상기 다수의 차아지 전위를 워드선에 공급하고, 판독 사이클에서 상기 차아지 전위를 워드선에 공급하기 전에 상기 프리차아지 신호에 응답하여 상기 프리차아지 전위를 워드선에 공급하기 위한 전위 공급부
    를 포함하는 것을 특징으로 하는 워드선 구동기.
  2. 제1항에 있어서, 상기 프리차아지 전위는 상기 차아지 전위 중에서 가장 높은 차아지 전위와 같은 것을 특징으로 하는 워드선 구동기.
  3. 제1항에 있어서, 상기 단안정 펄스 중에서 2개의 펄스의 지연차는 상기 단안정 펄스의 펄스 지속 기간과 일치하는 것을 특징으로 하는 워드선 구동기.
  4. 제1항에 있어서, 상기 제2 신호 발생기는 디스차아지 신호를 더 발생하고, 상기 전위 발생부는 상기 디스차아지 신호에 응답하여 워드선을 디스차아지하는 것을 특징으로 하는 워드선 구동기.
  5. 제1항에 있어서, 상기 프리차아지 전위는 어떠한 상기 차아지 전위들보다도 작지 않으며, 상기 공급부는 판독 사이클에서 상기 차아지 전위 각각을 공급하기 전에 상기 프리차아지 전위를 공급하는 것을 특징으로 하는 워드선 구동기.
  6. 각각이 다치 데이타를 기억하고 있는 다수의 메모리 셀을 구비한 다치 마스크 ROM을 동작시키기 위한 방법에 있어서,
    단일 판독 사이클에서,
    제1 프리차아지 전위를 워드선에 공급하는 단계;
    상기 제1 프리차아지 전위보다 작은 제1 차아지 전위를 상기 워드선에 공급하는 단계;
    상기 제1 차아지 전위를 공급하는 동안에 선택된 메모리 셀로부터 데이타를 판독하는 단계;
    상기 제1 차아지 전위보다 높은 상기 제2 차아지 전위를 워드선에 공급하는 단계; 및
    상기 제2 차아지 전위를 공급하는 동안에 상기 선택된 메모리 셀로부터 데이타를 판독하는 단계
    를 포함하는 것을 특징으로 하는 다치 마스크 ROM의 동작 방법.
  7. 제6항에 있어서, 상기 제2 차아지 전위를 공급하기 전에 제2 프리차아지 전위를 상기 워드선에 공급하는 단계를 더 포함하는 것을 특징으로 하는 다치 마스크 ROM의 동작 방법.
  8. 제6항에 있어서,
    상기 제2 차아지 전위보다 높은 제3 차아지 전위를 공급하는 단계; 및
    상기 제3 차아지 전위를 공급하는 단계 동안에 상기 선택된 메모리 셀로부터 데이타를 판독하는 단계
    를 더 포함하는 것을 특징으로 하는 다치 마스크 ROM의 동작 방법.
KR1019970049411A 1996-09-27 1997-09-27 다치 마스크 rom의 워드선 구동기 KR100259785B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP25643696A JP3093655B2 (ja) 1996-09-27 1996-09-27 多値マスクｒｏｍのワード線駆動方法及びその駆動回路
JP96-256436 1996-09-27

Publications (2)

Publication Number Publication Date
KR19980025080A KR19980025080A (ko) 1998-07-06
KR100259785B1 true KR100259785B1 (ko) 2000-06-15

Family

ID=17292644

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970049411A KR100259785B1 (ko) 1996-09-27 1997-09-27 다치 마스크 rom의 워드선 구동기

Country Status (4)

Country Link
US (1) US5892727A (ko)
JP (1) JP3093655B2 (ko)
KR (1) KR100259785B1 (ko)
TW (1) TW329523B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100314732B1 (ko) * 1998-09-28 2002-01-17 박종섭 논리합회로를이용한상태머신
US6545923B2 (en) * 2001-05-04 2003-04-08 Samsung Electronics Co., Ltd. Negatively biased word line scheme for a semiconductor memory device
KR100769801B1 (ko) * 2001-12-26 2007-10-23 주식회사 하이닉스반도체 플래쉬 메모리 장치
KR100510484B1 (ko) * 2002-01-24 2005-08-26 삼성전자주식회사 워드라인 방전방법 및 이를 이용하는 반도체 메모리장치
KR20030081996A (ko) * 2002-04-15 2003-10-22 삼성전자주식회사 반도체 메모리 장치 및 그 구동방법
US7149383B2 (en) * 2003-06-30 2006-12-12 Finisar Corporation Optical system with reduced back reflection
US7313019B2 (en) * 2004-12-21 2007-12-25 Intel Corporation Step voltage generation
US7551489B2 (en) * 2005-12-28 2009-06-23 Intel Corporation Multi-level memory cell sensing
US7532515B2 (en) * 2007-05-14 2009-05-12 Intel Corporation Voltage reference generator using big flash cell
KR100913330B1 (ko) * 2007-12-27 2009-08-20 주식회사 동부하이텍 메모리 소자의 테스트 장치
JP2010140554A (ja) * 2008-12-11 2010-06-24 Samsung Electronics Co Ltd 不揮発性半導体記憶装置の読出し方法
JP2017216025A (ja) * 2016-05-31 2017-12-07 東芝メモリ株式会社 半導体記憶装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6342100A (ja) * 1986-08-08 1988-02-23 Fujitsu Ltd ３値レベルｒｏｍ
US4985865A (en) * 1988-12-21 1991-01-15 Texas Instruments Incorporated Asymmetrical delay for controlling word line selection
JP3179943B2 (ja) * 1993-07-12 2001-06-25 株式会社東芝 半導体記憶装置
JP3080829B2 (ja) * 1994-02-17 2000-08-28 株式会社東芝 カスケード型メモリセル構造を有した多バンクシンクロナスメモリシステム
JP2768321B2 (ja) * 1995-02-28 1998-06-25 日本電気株式会社 半導体記憶装置

Also Published As

Publication number Publication date
KR19980025080A (ko) 1998-07-06
US5892727A (en) 1999-04-06
JPH10106280A (ja) 1998-04-24
JP3093655B2 (ja) 2000-10-03
TW329523B (en) 1998-04-11

Similar Documents

Publication Publication Date Title
US5119334A (en) Dynamic random access memory having improved word line control
US5875133A (en) Semiconductor memory device and a method for stepping up its word lines
US4747082A (en) Semiconductor memory with automatic refresh means
KR100259785B1 (ko) 다치 마스크 rom의 워드선 구동기
JPH0249515B2 (ko)
JP2007323808A (ja) 半導体記憶装置用ｘデコーダ
EP0017228B1 (en) Memory device
EP0190823B1 (en) Precharge circuit
JP2000100179A (ja) 半導体メモリ装置
KR19980069694A (ko) 낮은 전원공급전압에서 고속동작을 하는 반도체 메모리장치
WO1983001146A1 (en) Eeprom with bulk zero program capability
JPH0565960B2 (ko)
US4042915A (en) MOS dynamic random access memory having an improved address decoder circuit
US5347488A (en) Semiconductor memory device for generating a controlling signal to select a word line
JP2680007B2 (ja) 半導体メモリ
JPS62501807A (ja) ブ−スト語ラインを有する半導体メモリ
KR940005694B1 (ko) 전기적으로 소거 및 프로그램이 가능한 반도체 메모리장치의 프로그램 최적화회로 및 방법
JPS61199297A (ja) 半導体記憶装置
US4513399A (en) Semiconductor memory
US4653027A (en) Semiconductor memory device
JP3277108B2 (ja) Ｄｒａｍアレイ
US5404325A (en) Dynamic random access memory device with precharging unit preventing counter electrodes of storage capacitors from voltage fluctuation
US5461593A (en) Word-line driver for a semiconductor memory device
JP2511910B2 (ja) 半導体記憶装置
US4267464A (en) Decoder circuit

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030311

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee