KR100259558B1 - 반도체 실장 부품 및 그 제조 방법 - Google Patents

반도체 실장 부품 및 그 제조 방법 Download PDF

Info

Publication number
KR100259558B1
KR100259558B1 KR1019980005108A KR19980005108A KR100259558B1 KR 100259558 B1 KR100259558 B1 KR 100259558B1 KR 1019980005108 A KR1019980005108 A KR 1019980005108A KR 19980005108 A KR19980005108 A KR 19980005108A KR 100259558 B1 KR100259558 B1 KR 100259558B1
Authority
KR
South Korea
Prior art keywords
sheet metal
alignment hole
pit
plating
resist layer
Prior art date
Application number
KR1019980005108A
Other languages
English (en)
Other versions
KR19980071499A (ko
Inventor
마코토 니시다
신이치 나카무라
Original Assignee
아오야기 모리키
스미토모 긴조쿠 고잔 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오야기 모리키, 스미토모 긴조쿠 고잔 가부시키가이샤 filed Critical 아오야기 모리키
Publication of KR19980071499A publication Critical patent/KR19980071499A/ko
Application granted granted Critical
Publication of KR100259558B1 publication Critical patent/KR100259558B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322—Composite web or sheet
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322—Composite web or sheet
    • Y10T428/24331—Composite web or sheet including nonapertured component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

본 발명의 목적은 실장될 반도체칩에 높은 위치 정확도로 정밀한 도금을 입힐 수 있는 반도체 실장 부품 및 그 제조 방법을 제공함에 있다. 정렬공쌍(2,3)이 박판 금속(1)의 가장자리를 따라 길이 방향으로 제품 피치와 동일 또는 n배(n=1,2,...)로 형성되고, 이 박판 금속(1)을 피복하는 레지스트층이 배열되며, 부품의 실장 위치를 설정하기 위한 피트(14)가 정렬공(2)을 따라 패터닝함으로써 형성된 부품 패턴에 의거하여 박판 금속(1)에 형성되며, 정렬공(3)을 따라 패터닝함으로써 형성된 도금 패턴(16a)에 의거하여 피트(14)가 형성되는 박판 금속(1)을 피복하는 레지스트층(15) 위에서 반도체 실장 부품의 접속 단자를 피트(14)의 표면에 접속시키는 도금층(17)이 피트(14) 위에 입혀지고, 접속 단자는 도금층(17)에 높은 정확도로 접속되며, 피트(14) 및 도금층(17)은 높은 위치 정확도로 박판 금속(1)에 형성된다. 이로써 높은 정확도로 반도체 실장 부품상에 실장시킬 수 있다.

Description

반도체 실장 부품 및 그 제조 방법
본 발명은 반도체 실장 부품(예를들어, 리드 프레임 등과 같은) 및 그 제조 방법에 관한 것이다. 반도체 실장 부품은 박판 금속으로 형성되며, 반도체칩의 접속 단자가 예정 위치에 접속되고 외부 단자와 연결되도록 반도체칩이 패키징될 수 있게 설계된다.
반도체 실장을 위해 리드 프레임과 같은 부품이 널리 사용된다. 이러한 반도체 실장 부품은 박판 금속으로 형성되며, 반도체칩의 접속 단자가 예정 위치에 접속되고 외부 단자와 연결되도록 반도체칩이 패키징될 수 있게 설계된다.
이러한 종류의 반도체 실장 부품은 일반적으로 스탬핑(프레스 성형을 이용) 또는 에칭에 의해 형성되며, 특정 부품상에 전기 도금을 입힘으로써 완성된다. 이러한 전기 도금은 소망의 특정 부품에 대응하여 그 내부에 형성된 구멍을 갖는 템플레이트(template)를 사용함으로써 달성된다. 그러나, 불행히도 이러한 방법은 도금 위치가 템플레이트에 관련한 도금 위치 및 반도체 실장 부품 자체의 작업 정밀도에 따라 변하므로 정확한 위치설정이 곤란하다는 단점을 갖는다.
이러한 문제점을 해결하기 위해, 도금 전에 반도체 실장 부품상에 전기증착에 의해 레지스트층을 형성하는 단계와 소망의 위치에 패턴을 형성하는 단계와 최종적으로 도금을 실행하는 단계를 포함하는 방법이 제안되었다.
그러나, 이와 같이 제안된 방법은 도금 위치가 패터닝 매스크 및 제품의 외부 치수에 의해 결정되기 때문에 요구된 도금 정확도를 제공하는 것이 불가능하다.
더욱이 최근의 기술 개발로 인해 반도체 실장 부품의 박판 금속상의 하프-에칭된(half-etched) 부품(딤플 상태에 있는)을 둘러싸고 있는 작은 면적상에 정확한 도금을 하는 것이 요구된다.
이러한 요구는 하프-에칭된 반도체 실장 부품상에 전기증착된 레지스트층이 점착, 불균일성 및 박리(peeling)라는 문제점을 갖고 있기 때문에 종래의 방법에 의해 충족될 수 없다.
더욱이, 최근에는 도금 위치의 정확도를 높이기에 앞서 반도체칩의 밀도를 증가시키고 크기를 경감시키려는 요구가 증가되고 있다.
본 발명은 전술한 문제점을 해소한다. 본 발명의 제 1 목적은 실장될 반도체칩을 위해 높은 위치 정확도로 미세 도금이 가능한 반도체 실장 부품을 제공함에 있다. 본 발명의 제 2 목적은 실장될 반도체칩을 위한 높은 위치 정확도로 미세 도금이 가능한 반도체 실장 부품을 제조하는 방법을 제공함에 있다.
도 1a는 본 발명의 방법에 따른 제 1 정렬공 및 제 2 정렬공을 형성하는 단계를 예시하는 단면도.
도 1b는 본 발명의 방법에 따른 제 1 정렬공 및 제 2 정렬공을 형성하는 단계를 예시하는 평면도.
도 2a는 본 발명의 방법에 따라 연속적인 박판 금속에 제 1 레지스트층을 부착하는 단계를 예시하는 단면도.
도 2b는 본 발명의 방법에 따라 연속적인 박판 금속에 제 1 레지스트층을 부착하는 단계를 예시하는 평면도.
도 3은 본 발명의 방법에 따라 부품의 패턴을 형성하기 위한 노출 단계를 예시하는 도면.
도 4a는 본 발명의 방법에 사용된 노출 장치를 예시하는 측면도.
도 4b는 본 발명의 방법에 사용된 노출 장치를 예시하는 평면도.
도 5는 본 발명의 방법에 따라 형성된 부품의 패턴을 도시하는 단면도.
도 6은 본 발명의 방법에 따라 피트를 형성하는 단계를 예시하는 도면.
도 7a 내지 도 7d는 본 발명의 방법에 따라 도금층을 형성하는 단계를 순차적으로 예시하는 단면도.
〈도면의 주요부분에 대한 부호의 간단한 설명〉
1 : 박판 금속
2,3 : 정렬공
5 : 레지스트층
7 : 광원
10,11 : 파일롯 핀
12 : 프레임 본체
14 : 피트
17 : 도금층
전술한 본 발명의 제 1 목적은, 실장된 반도체칩의 접속 단자를 외부 단자와의 연결을 위한 소정 위치에 접속시키기 위해 박판 금속으로 형성되는 반도체 실장 부품에 있어서, 상기 박판 금속의 길이 방향으로 소정 간격을 두고 상기 박판 금속의 가장자리를 따라 반복적으로 설치되며, 상기 박판 금속을 피복하기 위해 제공된 제 1 레지스트층상에 부품 패턴을 형성하기 위한 위치설정(positioning)을 수행하는 제 1 정렬공(alignment hole)쌍과; 상기 제 1 레지스트층상에 형성된 상기 부품 패턴에 의거하여 상기 박판 금속에 형성되며, 상기 반도체칩의 실장 위치를 설정하는 피트와; 상기 제 1 정렬공쌍과 인접하여 폭방향에서 상기 제 1 정렬공쌍의 안쪽에 설치되며, 상기 피트가 형성된 후에 상기 박판 금속을 피복하도록 설치된 제 2 레지스트층상에 도금 패턴을 형성하기 위한 위치설정을 수행하는 제 2 정렬공쌍과; 상기 제 2 레지스트층상에 형성된 상기 도금 패턴에 의거하여 상기 피트의 표면상에 입혀지고 상기 접속 단자를 접속시키는 도금층을 구비하는 것을 특징으로 하는 반도체 실장 부품에 의해 달성된다. 더욱이, 박판 금속은 직사각 스트립 또는 후프의 형태인 것이 바람직하다.
전술한 본 발명의 제 2 목적은, 실장된 반도체칩의 접속 단자를 외부 단자와의 연결을 위한 소정 위치에 접속시키기 위해 연속적인 박판 금속으로 형성되는 반도체 실장 부품을 제조하는 방법에 있어서, 상기 연속적인 박판 금속의 길이 방향으로 소정 간격을 두고 반복적으로 상기 연속적인 박판 금속의 가장자리를 따라 상기 연속적인 박판 금속에 제 1 정렬공쌍을 형성하는 단계와; 상기 제 1 정렬공쌍에 인접하고 폭 방향에서 상기 제 1 정렬공쌍의 안쪽의 상기 박판 금속에 제 2 정렬공쌍을 형성하는 단계와; 상기 박판 금속을 피복하기 위해 설치된 제 1 레지스트층에서의 상기 제 1 정렬공쌍을 따라 위치된 소정 위치에 패터닝함으로써 형성된 부품 패턴에 의거하여, 상기 박판 금속내에 상기 반도체칩의 실장 위치를 설정하기 위한 피트를 형성하는 단계와; 상기 피트가 형성되어 있는 상기 박판 금속을 피복하기 위해 설치된 제 2 레지스트층에서의 상기 제 2 정렬공쌍을 따라 위치된 소정 위치에 패터닝함으로써 형성된 도금 패턴에 의거하여, 상기 피트의 표면상에 상기 접속 단자가 접속되는 도금층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 실장 부품 제조 방법에 의해 달성된다. 더욱이, 연속적인 박판 금속은 직사각 스트립 또는 후프의 형태인 것이 바람직하다.
본 발명에 따라 반도체 실장 부품을 제조하는 방법의 실시예에 대한 예가 도 1 내지 도 7 을 참조하여 아래에 설명되어 있다.
도 1a 및 도 1b는 각각 본 발명의 방법에 따른 제 1 정렬공 및 제 2 정렬공을 형성하는 단계를 예시하는 단면도 및 평면도이다. 도 2a 및 도 2b는 각각 본 발명의 방법에 따라 연속적인 박판 금속에 제 1 레지스트층을 부착하는 단계를 예시하는 단면도 및 평면도이다. 도 3은 본 발명의 방법에 따라 부품의 패턴을 형성하기 위한 노출 단계를 예시하는 도면이다. 도 4a 및 도 4b는 각각 본 발명의 방법에 사용된 노출 장치를 예시하는 측면도 및 평면도이다. 도 5는 본 발명의 방법에 따라 형성된 부품의 패턴을 도시하는 단면도이다. 도 6은 본 발명의 방법에 따라 피트를 형성하는 단계를 예시하는 도면이고, 도 7a 내지 도 7d는 본 발명의 방법에 따라 도금층을 형성하는 단계를 순차적으로 예시하는 단면도이다.
본 발명의 방법은 도 1a 및 도 1b에 도시된 바와 같이 제 1 및 제 2 정렬공을 형성하는 제 1 및 제 2 단계에 의해 제 1 정렬공쌍(2) 및 제 2 정렬공쌍(3)을 0.125㎜ 의 두께와 160㎜ 의 폭을 갖는 박판 금속(1)에 형성하는 단계로 개시된다. 상기 박판 금속은 직사각 스트립 또는 후프 형태의 코일형 구리 박판(coiled copper sheet)이 바람직하다. 이러한 정렬공은 가장자리를 따라 길이 방향으로 배열된다. 즉, 제 1 정렬공쌍(2)은 이들의 중심에서 가장자리까지 3㎜ 떨어져 있으며, 2㎜ 의 직경을 갖는다. 제 2 정렬공쌍(3)은 제 1 정렬공(2)쌍의 안쪽에(폭방향으로) 이 제 1 정렬공쌍에 인접하고 가장자리에서 이들의 중심까지 8㎜ 떨어져 있으며, 2㎜ 의 직경을 갖는다. 이들 정렬공은 길이 방향으로 50㎜ 의 피치로 프레스 작업에 의해 형성된다. 이 피치는 제품 피치(product pitch)와 동일하거나 제품 피치의 n배(n=1,2,...)이다.
이러한 피치는 정확한 다듬질 및 도금 패턴 위치설정에 기여하며, 또한 제품이 감겨지도록 한다(coiled). 이러한 정렬공(2,3)은 흔히 에칭에 의해서도 형성될 것이다.
그리고나서, 도 2 에 도시된 바와 같이, 레지스트층(5)으로서의 140㎜ 폭의 건식 필름(감광성 건식 필름이 바람직함)은 제 1 정렬공(2)은 폐쇄하지 않고 제 2 정렬공(3)을 피복하도록 박판 금속(1)의 양 가장자리에 있는 제 1 정렬공(2) 사이의 영역에 부착되며, 박판 금속(1)의 양측에 부착된다.
그리고, 도 4에 도시된 바와 같이, 그 위에 부품의 패턴이 그려진 매스크(13)가 설정되고, 상위 및 하위 두 부분으로 구성되는 프레임 본체(12)는 레지스트층(5)이 배열되는 박판 금속(1)을 이들 상위부와 하위부 사이에서 유지하도록 배열된다. 이러한 프레임 본체(12)는 착탈가능한 파일롯 핀(pilot pin:10,11)을 포함하며, UV 광원과 같은 광원(7)이 상위 및 하위 프레임 본체(12)에 설정된 매스크(13)에 인접하여 배열된다.
또한, 프레임 본체(12)에 부착된 파일롯 핀(10)이 제 1 정렬공(2)에 삽입되고 박판 금속(1)이 클리퍼(8) 사이에 유지되도록 프레임 본체(12)에 대해 박판 금속(1)의 위치를 조정하기 위한 위치 조정 툴(도시생략)이 제공된다.
실제로, 도면에 도시된 실시예에는 파일롯 핀(10)을 제 1 정렬공(2)에 삽입함으로써 제 1 정렬공(2)의 위치를 검출하는 기계적인 방법이 개시되어 있다. 그러나, 라인 센서 또는 자기적 방법과 같은 광학적인 방법에 의해 전술된 위치를 검출하도록 구성할 수도 있다.
본 발명에서, 광원(7)은 파일롯 핀(10)이 제 1 정렬공(2)내로 삽입되고 박판 금속(1)이 이송되는 동안 턴온되고, 도 3에 도시된 바와 같이, 매스크(13)의 패턴이 부품 패턴의 노출부(6)로서 광원(7)으로 부터의 광에 의해 레지스트층(5)상에 프린트된다.
이에 후속하여, 도 5 에 도시된 바와 같이 부품의 패턴(6a)을 형성하기 위해 1% 의 탄산 나트륨 용액으로 현상을 실행하고, 염화철 용액으로 에칭을 실행하며, 레지스트층(5)을 4% 용액의 수산화 나트륨으로 박리시킨다. 그러므로, 도 6 에 도시된 바와 같이 부품 장착 패턴으로서 피트(14)가 박판 금속에 형성된다.
여기서, 처리 단계는 도금층을 형성하는 단계로 진행하고, 도 7a에 도시된 바와 같이 레지스트층(15)(120㎜ 폭의 감광성 건식 필름)이 제 2 정렬공(3)을 피복하지 않도록 제 2 정렬공(3)의 안쪽으로 박판 금속(1)의 양측에 부착된다. 그리고, 도 4에 도시된 바와 같은 동일 유형의 도금 패턴이 그려져 있는 매스크와 위치 조정 툴을 고정하는 프레임 본체를 사용함으로써 파일롯 핀(11)이 제 2 정렬공(3)내로 삽입되는 상태하에서, UV 광원과 같은 광원(7)이 턴온되고, 이로써 도 7(b)에 도시된 바와 같이 도금 패턴의 노출부(16)가 광원(7)으로 부터의 광에 의해 레지스트층(15)에 인쇄된다.
실제로, 도면에 도시된 실시예에는 제 2 정렬공(3)내로 파일롯 핀(11)을 삽입함으로써 제 2 정렬공(3)의 위치를 검출하는 기계적인 방법이 개시되어 있다. 그러나, 제 1 정렬공(2)을 검출하는 경우와 유사하게 광학적 방법 또는 자기적 방법에 의해 전술된 위치를 검출하도록 구성할 수도 있다.
이에 후속하여, 도 7c에 도시된 바와 같이 도금 패턴(16a)을 형성하기 위해 1% 의 탄산 나트륨 용액으로 현상을 실행한다. 박판 금속(1)의 노출된 피트(14)상의 시안화 은 배쓰(silver cyanide bath)로 은도금이 가해진다. 레지스트층(15)은 4% 의 수산화 나트륨 용액으로 박리된다. 그러므로, 도 7d 에 도시된 바와 같이, 박판 금속(1)의 피트(14)부의 표면상에 도금층(17)이 형성된다.
이러한 방식으로 형성된 도금층(17)을 갖는 박판 금속에는 와이어 본딩에 의해 반도체칩의 접속 단자가 접속되며, 이 접속 단자는 외부 단자에 연결된다.
전술된 바와 같은 방법으로 본 발명에 의해 형성된 도금층(17)의 위치 정확도를 확인해보면, 종래의 도금된 플레이트가 사용되는 경우에 도금된 위치 정확도가 ±300㎛ 인 반면 본 발명에서의 도금된 위치 정확도는 ±50㎛ 로 크게 향상되었음을 알 수 있다. 더욱이, 본 발명에서는 제 1 정렬공(2) 및 제 2 정렬공(3)이 제품 피치와 동일 또는 n 배인 피치로 동시에 형성되므로, 높은 도금 위치 정확도를 요구하는 부품을 작업하기에 매우 용이하게 되고, 또한 하프-에칭된 부분이나 이러한 하프-에칭된 부분을 둘러싸고 있는 부분이 높은 정확도로 도금되어야 하는 것을 필수적으로 요구하는 부품을 작업하기가 용이해진다. 더욱이, 제품이 코일형 형태로 형성될 수 있으므로, 인력을 필요로 하지 않고서도 고품질 제품을 저렴한 비용으로 생산해낼 수 있다.
전술된 바와 같이, 본 발명의 반도체 실장 부품에 따르면, 접속 단자가 이와 같이 형성된 도금된 패턴에 의거하여 피트의 표면에 접속되고, 실장될 반도체칩의 접속 단자가 이러한 도금층의 소정 위치에 접속되고, 또 이 접속 단자가 외부 단자에 연결되므로, 피트 및 도금층은 높은 위치 정확도를 가지고 박판 금속내에 형성되며, 반도체 실장 부품에 높은 위치 정확도로 장착된 반도체칩의 접속 단자를 도금층에 접속시킴으로써 반도체칩을 높은 정확도로 반도체 실장 부품에 실장시킬 수 있다.
더욱이, 본 발명의 반도체 실장 부품을 제조하는 방법에 따르면, 도금층을 형성하는 단계에 의해 피트가 형성되는 박판 금속을 피복하도록 배열된 제 2 레지스트층에서 제 2 정렬 수단에 의해 위치지정된 소정 위치에 패터닝함으로써 형성된 도금 패턴에 의거하여 피트의 표면상에 접속 단자의 접속을 위한 도금층이 형성되고, 실장될 반도체칩의 접속 단자가 이러한 도금층의 소정 위치에 접속되고, 또 접속 단자가 외부 단자에 연결되므로, 피트 및 도금층이 높은 위치 정확도로 박판 금속내에 형성되는 방법이 제공되며, 또한 높은 정확도로 반도체 실장 부품상에 장착되는 반도체칩의 접속 단자를 도금층에 접속시킴으로써 높은 정확도로 반도체칩을 반도체 실장 부품에 실장시킬 수 있게 된다.

Claims (4)

  1. 실장된 반도체칩의 접속 단자를 외부 단자와의 연결을 위한 소정 위치에 접속시키기 위해 박판 금속으로 형성되는 반도체 실장 부품에 있어서, 상기 박판 금속의 길이 방향으로 소정 간격을 두고 상기 박판 금속의 가장자리를 따라 반복적으로 설치되며, 상기 박판 금속을 피복하기 위해 제공된 제 1 레지스트층상에 부품 패턴을 형성하기 위한 위치설정을 수행하는 제 1 정렬공쌍과; 상기 제 1 레지스트층상에 형성된 상기 부품 패턴에 의거하여 상기 박판 금속에 형성되고 상기 반도체칩의 실장 위치를 설정하는 피트와; 상기 제 1 정렬공쌍과 인접하여 폭 방향에서 상기 제 1 정렬공쌍의 안쪽에 설치되며, 상기 피트가 형성된 후에 상기 박판 금속을 피복하도록 설치된 제 2 레지스트층상에 도금 패턴을 형성하기 위한 위치설정을 수행하는 제 2 정렬공쌍과; 상기 제 2 레지스트층상에 형성된 상기 도금 패턴에 의거하여 상기 피트의 표면상에 입혀지고 상기 접속 단자를 접속시키는 도금층을 구비하는 것을 특징으로 하는 반도체 실장 부품.
  2. 제 1 항에 있어서, 상기 박판 금속은 직사각 스트립 또는 후프의 형태인 것을 특징으로 하는 반도체 실장 부품.
  3. 실장된 반도체칩의 접속 단자를 외부 단자와의 연결을 위한 소정 위치에 접속시키기 위해 연속적인 박판 금속으로 형성되는 반도체 실장 부품을 제조하는 방법에 있어서, 상기 연속적인 박판 금속의 길이 방향으로 소정 간격을 두고 반복적으로 상기 연속적인 박판 금속의 가장자리를 따라 상기 연속적인 박판 금속에 제 1 정렬공쌍을 형성하는 단계와; 상기 제 1 정렬공쌍에 인접하고 폭 방향에서 상기 제 1 정렬공쌍의 안쪽의 상기 박판 금속에 제 2 정렬공쌍을 형성하는 단계와; 상기 박판 금속을 피복하기 위해 설치된 제 1 레지스트층에서의 상기 제 1 정렬공에 따라 위치된 소정 위치에 패터닝함으로써 형성된 부품 패턴에 의거하여, 상기 박판 금속에 상기 반도체칩의 실장 위치를 설정하기 위한 피트를 형성하는 단계와; 상기 피트가 형성되어 있는 상기 박판 금속을 피복하기 위해 설치된 제 2 레지스트층에서의 상기 제 2 정렬공을 따라 위치된 소정 위치에 패터닝함으로써 형성된 도금 패턴에 의거하여, 상기 피트의 표면상에 상기 접속 단자가 접속되는 도금층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 실장 부품 제조 방법.
  4. 제 3 항에 있어서, 상기 박판 금속은 직사각의 스트립 또는 후프의 형태인 것을 특징으로 하는 반도체 실장 부품 제조 방법.
KR1019980005108A 1997-02-19 1998-02-19 반도체 실장 부품 및 그 제조 방법 KR100259558B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-34546 1997-02-19
JP3454697 1997-02-19

Publications (2)

Publication Number Publication Date
KR19980071499A KR19980071499A (ko) 1998-10-26
KR100259558B1 true KR100259558B1 (ko) 2000-06-15

Family

ID=12417317

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980005108A KR100259558B1 (ko) 1997-02-19 1998-02-19 반도체 실장 부품 및 그 제조 방법

Country Status (3)

Country Link
US (1) US6540927B2 (ko)
KR (1) KR100259558B1 (ko)
TW (1) TW367558B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6741477B2 (en) * 2002-03-18 2004-05-25 American Megatrends Inc Rack-mount apparatus for mounting electronic components
DE10339559B4 (de) * 2003-08-26 2006-03-02 W.C. Heraeus Gmbh Verfahren zur Lagebestimmung von Bauelementträgern

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049903A (en) * 1974-10-23 1977-09-20 Amp Incorporated Circuit film strip and manufacturing method
JPS5826828B2 (ja) * 1978-04-26 1983-06-06 新光電気工業株式会社 テ−プキヤリアの製造方法
US4642160A (en) * 1985-08-12 1987-02-10 Interconnect Technology Inc. Multilayer circuit board manufacturing
US4980219A (en) * 1988-04-06 1990-12-25 Casio Computer Co., Ltd. Carrier tape for bonding IC devices and method of using the same
DE69431647D1 (de) * 1993-04-14 2002-12-12 Hitachi Construction Machinery Metallfolienverarbeitungsverfahren und leiterrahmenverarbeitungsverfahren und halbleiteranordnungherstellungsverfahren
US5661086A (en) * 1995-03-28 1997-08-26 Mitsui High-Tec, Inc. Process for manufacturing a plurality of strip lead frame semiconductor devices

Also Published As

Publication number Publication date
TW367558B (en) 1999-08-21
KR19980071499A (ko) 1998-10-26
US6540927B2 (en) 2003-04-01
US20020182370A1 (en) 2002-12-05

Similar Documents

Publication Publication Date Title
US4259436A (en) Method of making a take-carrier for manufacturing IC elements
US5475918A (en) Method of preventing deformation of lead frames
KR100259558B1 (ko) 반도체 실장 부품 및 그 제조 방법
KR100231836B1 (ko) 리드프레임의 식각방법
JPH10294410A (ja) 半導体実装部品およびその製造方法
JPH01214864A (ja) 印刷用スクリーン、およびその製造方法
JPH1027950A (ja) プリント配線板
JP3856164B2 (ja) 半導体実装用部品の製造方法
JP3655029B2 (ja) 電着レジスト皮膜の露光方法
JP2784569B2 (ja) メッキ回路体、メッキ回路積層体、プリント回路体及びそれらの製造方法
JP4507473B2 (ja) リードフレームの製造方法
JP2727870B2 (ja) フィルムキャリアテープ及びその製造方法
JPH08316392A (ja) リードフレームの製造方法とリードフレーム
JPH0831549B2 (ja) 部分メッキ付リードフレームの製造方法
JP2010192610A (ja) 多面付け現像パターン形成済プリント配線板用基材の製造方法および検査方法、多面付けプリント配線板の製造方法および検査方法、半導体装置の製造方法、ならびに露光マスク
JP3418769B2 (ja) リードフレームの製造方法及びリードフレーム
JPH05283825A (ja) 認識マーク付きプリント基板
JPH0671058B2 (ja) 微少点状めっき部を有するリ−ドフレ−ムの製造方法
KR0183646B1 (ko) 반도체 리드 프레임의 도금 방법
JPH03171760A (ja) 半導体装置の製造方法
JPH01147848A (ja) Ｉｃ用リードフレームの製造方法
JPH11168164A (ja) リードフレームの製造方法
CN112831809A (zh) 一种引线框架加工方法
KR100530754B1 (ko) 연속적인 리드프레임 제조방법
JPH0141034B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130304

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee