KR100254364B1 - 저항체의 제조방법 - Google Patents
저항체의 제조방법 Download PDFInfo
- Publication number
- KR100254364B1 KR100254364B1 KR1019950006104A KR19950006104A KR100254364B1 KR 100254364 B1 KR100254364 B1 KR 100254364B1 KR 1019950006104 A KR1019950006104 A KR 1019950006104A KR 19950006104 A KR19950006104 A KR 19950006104A KR 100254364 B1 KR100254364 B1 KR 100254364B1
- Authority
- KR
- South Korea
- Prior art keywords
- amorphous silicon
- silicon film
- hydrogenated amorphous
- resistivity
- resistor
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 79
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 239000012535 impurity Substances 0.000 claims abstract description 30
- 150000004767 nitrides Chemical class 0.000 claims abstract description 21
- 239000004020 conductor Substances 0.000 claims abstract description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 51
- 239000007789 gas Substances 0.000 claims description 40
- 238000000151 deposition Methods 0.000 claims description 28
- 230000008021 deposition Effects 0.000 claims description 23
- 229910052757 nitrogen Inorganic materials 0.000 claims description 22
- 238000000137 annealing Methods 0.000 claims description 12
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 10
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims description 10
- 229910021529 ammonia Inorganic materials 0.000 claims description 5
- 239000001272 nitrous oxide Substances 0.000 claims description 5
- 239000002994 raw material Substances 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 description 12
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 10
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 8
- 229910001873 dinitrogen Inorganic materials 0.000 description 7
- 230000000087 stabilizing effect Effects 0.000 description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 239000001257 hydrogen Substances 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 4
- 238000005546 reactive sputtering Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000007847 structural defect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- YJHHPIHPAJYNFT-UHFFFAOYSA-N silabenzene Chemical compound C1=CC=[SiH]C=C1 YJHHPIHPAJYNFT-UHFFFAOYSA-N 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/006—Thin film resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Cold Cathode And The Manufacture (AREA)
- Semiconductor Integrated Circuits (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
Abstract
전계방출형 형광표시관의 음극도체측에 사용하는 수소화 무정형 실리콘막으로 이루어지는 저항체, 저항체의 제조방법 및 제조장치이고, 저항률을 제어하기 위한 불순물을 포함하는 수소화 무정형 실리콘막을 기판에 퇴적시킴에 있어서, 질화물을 첨가한다.
Description
제1도는 본 발명의 1실시예 방법에 적용하는 플라스마 CVD(Chemical Vapor Deposition) 장치의 개요를 도시하는 전체구성도이다.
제2도는 본 발명의 1실시예 방법에 있어서, 모노실란과 포스핀의 합계량에 대한 질소가스의 양과 형성되는 수소화 비정질 실리콘막의 저항률과의 관계를 도시하는 그래프이고,
제3도는 질소를 포함하지 않는 수소화 비정질 실리콘의 퇴적에 있어서, 기판온도를 변화시켰을 때의 수소화 비정질 실리콘막의 저항률을 도시하는 그래프이다.
제4도는 본 발명의 1실시예 방법에 의하여 제조한 수소화 비정질 실리콘막을 저항체층으로 하여 적용하는 전계방출형 형광표시관의 요부를 모식적으로 도시하는 부분단면도이다.
[발명의 기술분야]
본 발명은 저항체, 저항체의 제조방법 및 제조장치에 관한 것이며, 더욱 상세히는 저항률을 제어하기 위한 불순물을 포함하는 수소화 비정질 실리콘(a-Si : H)막으로 이루어지는 저항체에 있어서, 열처리에 대하여 저항률을 안정하게 계속 유지하도록 한 저항체, 저항체의 제조방법 및 제조장치에 관한 것이다.
[종래의 기술]
종래부터, 이 종류의 저항률을 제어하기 위한 불순물을 포함하는 수소화 비정질 실리콘막의 제조에 대하여는 플라스마 CVD 법 또는 반응성 스퍼터링법 등을 사용하여 행해지는 것이 일반적이다. 예를 들면, 플라스마 CVD법에 의하여 n형의 수소화 비정질 실리콘막을 형성하는 경우에는 모노실란(SiH4) 또는 고급실란과 포스핀(PH3)을 원료가스로 사용하여, 이들의 원료가스를 RF(radiofrequency : 고주파) 방전에 의하여 분해하고, 200~ 300℃정도의 온도로 계속 유지한 유리기판상에 퇴적시켜 형성한다.
여기서, 상기 제조수단에 의하여 형성한 저항률을 제어하기 위한 불순물을 포함하는 수소화 비정질 실리콘막은 막중에 수소성분이 10~20atm%정도의 비율로 포함되어 있고, 수소성분의 존재가 형성되는 수소화 비정질 실리콘막에서의 성질의 결정에 중요한 영향을 부여하는 것으로 된다. 또, 이 수소화 비정질 실리콘막중에 포함되는 수소성분은 그 막의 퇴적에 있어서의 댕글링ㆍ본드(dangling bond) 를 제거하는 직접적인 역할을 다할 뿐아니라, 막 형성시의 표면프로세스에 있어서 역할이라든지, 네트워크의 구조완화제로서의 역할까지도 갖고, 이들의 각 역할에 의한 상승효과가 기판자체의 온도에 의한 열적효과와도 함께 간접적으로도 상기 댕글링ㆍ본드를 감소시키는 것이다. 즉 이를 다시 말하면, 상기 수소화 비정질 실리콘막중의 Si-H 결합은 한쪽에서 불안정한 댕글링ㆍ본드를 감소시킴으로서 막형성의 구조기민성을 실현하고, 동시에 P (인ㆍV족 원소) 또는 B (붕소ㆍⅢ족 원소) 에 의하여 결정 Si 와 똑같은 치환형 도우핑에 의한 pn접합을 실현하는 것이고, 그 수소화 비정질 실리콘막중에서 수소성분의 이와 같은 특질은, 다이오드나 트랜지스터로의 수소화 비정질 실리콘막의 응용을 가능하게 하기 위하여 극히 중요하다고 할 수 있다. 그런데, 상기와 같은 방법으로 제조된 저항률을 제어하기 위한 불순물을 포함하는 수소화 비정질 실리콘막을 가열하여 가면, 통상에서는 250~ 350℃정도의 온도범위에 있어서 그 막으로부터 수소가 이탈하기 시작하지만 이와 같은 수소의 확산은 Si-H 결합으로부터의 H의 이탈을 의미하고, 그 결과로서 그 수소화 비정질 실리콘막의 퇴적형성에 있어서의 상기 댕글링ㆍ본드나 기타 다른 플로팅ㆍ본드(floating bond) 등의 이상전자배열, 즉 구조결함이 발생하는 것으로 된다.
따라서, 상기 저항률을 제어하기 위한 불순물을 포함하는 수소화 비정질 실리콘막에 있어서는 가열에 의하여 발생하는 구조결함때문에 막자체의 저항률이 상승하는 등과 같이 그 성질이 현저히 변화하고 만다 라는 좋지 않은 형편이 있었다. 한편, 이 종류의 저항률을 제어하기 위한 불순물을 포함하는 수소화 비정질 실리콘막은, 전계방출형 음극을 전자원으로 한 형광표시관 (소위 전계방출형 형광표시관) 에 있어서 그 음극도체측에 저항체로서 사용되는 경우가 있다. 그러나, 여기서의 수소화 비정질 실리콘막에 대하여는 먼저 설명한 바와 같이 그 막 자체가 열에 대한 불안정성을 갖고 있으므로, 이를 전계방출형 형광표시관에 저항체로서 사용하면, 그 제조공정중에 포함되는 각종의 열처리조건 (가열조건 등) 에 제약을 받는다 라는 문제점도 있다.
따라서, 종래의 제조방법에 의하여 제조된 저항률을 제어하기 위한 불순물을 포함하는 수소화 비정질 실리콘막의 경우에는 전계방출형 형광표시관을 안정하게 동작시키기 위하여 충분히 안정한 저항체를 재현성좋게 제조할 수 없었던 것이었다.
[발명의 목적]
본 발명은, 종래의 이와 같은 점에 비추어서 이루어진 것으로 그 목적으로 하는 바는 저항률을 제어하기 위한 불순물을 포함하는 수소화 비정질 실리콘막으로 이루어지는 저항체에 있어서, 열처리에 대하여 저항률을 안정하게 계속 유지할 수 있게 한 이 종류의 저항체, 저항체의 제조방법 및 제조장치를 제공하는 것이다.
[발명의 개요]
본 발명의 제1 의 발명에 관한 저항체는, 저항률을 제어하기 위한 불순물을 포함하는 수소화 비정질 실리콘막으로 이루어지는 저항체에 있어서, 상기 수소화 비정질 실리콘막이 저항체를 열적으로 안정시키는 질화물계 가스를 포함하는 것을 특징으로 하고 있다.
상기 제1 발명에 관한 저항체에 있어서, 상기 저항체를 열적으로 안정시키는 질화물계 가스가 질소, 암모니아, 아산화질소중에서 선택된 가스인 것을 특징으로 하고 있다.
상기 제1 의 발명에 관한 저항체에 있어서, 질소를 사용한 경우 원료물질중에 50%이상 포함되어 있는 것을 특징으로 하고 있다.
본 발명의 제2 발명에 관한 저항체의 제조방법은, 저항률을 제어하기 위하여 불순물을 포함하는 수소화 비정질 실리콘막을 기판상에 퇴적시키는 저항체의 제조방법에 있어서, 상기 수소화 비정질 실리콘막의 퇴적시에 저항체를 열적으로 안정시키는 질화물계 가스를 첨가하는 것을 특징으로 하고 있다.
상기 제2 의 발명에 관한 저항체의 제조방법에 있어서, 상기 저항체를 열적으로 안정시키는 질화물계 가스가 질소, 암모니아, 아산화질소중에서 선택된 가스인 것을 특징으로 하고 있다. 상기 제2 의 발명에 관한 저항체의 제조방법에 있어서, 상기 질화물계 가스중의 질소량이 원료물질중에 50%이상 포함되어 있는 것을 특징으로 하고 있다. 또, 상기 제2 의 발명에 관한 저항체의 제조방법에 있어서, 상기 수소화 비정질 실리콘막의 퇴적시에 기판온도를 250~ 430℃의 범위에 제어함으로써 처리온도의 제어에 의하여 퇴적시킨 수소화 비정질 실리콘막의 저항률을 3×106~ 7×102Ωcm의 범위로 제어하는 것을 특징으로 하고 있다.
본 발명의 제3 의 발명에 관한 저항체의 제조장치는, 기판면에 저항률을 제어하기 위한 불순물을 포함하는 수소화 비정질 실리콘막을 퇴적하여 저항체를 제조하는 장치에 있어서, 적어도 한쌍의 방전용 전극과, 그 한쌍의 방전용 전극간에 대하여 저항률을 제어하기 위한 불순물을 포함하는 수소화 비정질 실리콘막의 퇴적용 원료가스 및 저항체를 열적으로 안정시키는 질화물계 가스를 각각 공급하는 수단을 구비하는 것을 특징으로 한다.
상기 제3 의 발명에 관한 저항체의 제조장치에 있어서, 상기 수소화 비정질 실리콘막의 퇴적시에 있어서 저항률제어를 위하여, 그 퇴적시의 온도제어를 이루는 수단을 구비하는 것을 특징으로 하고 있다.
따라서, 본 발명의 저항률을 제어하기 위한 불순물을 포함하는 수소화 비정질 실리콘 막으로 이루어지는 저항체, 및 저항체의 제조방법에서는 저항체를 열적으로 안정시키는 질화물계 가스가 포함되어 있기 때문에, 그 저항체의 저항률이 열처리에 대하여 안정하다. 또, 본 발명의 저항률을 제어하기 위한 불순물을 포함하는 수소화 비정질 실리콘막으로 이루어지는 저항체의 제조장치에서는 저항체를 열적으로 안정시키는 질화물계가스를 포함하는 수소화 비정질 실리콘막이 제조된다.
[발명의 상세한 설명]
이하, 본 발명에 관한 저항체, 저항체의 제조방법 및 제조장치의 1실시예에 대하여 상세히 설명한다.
우선, 본 실시예에 적용하는 플라즈마 CVD장치의 구성에 대하여 설명한다.
제1 도에 있어서, 본 플라즈마 CVD장치는 기밀(氣密)하게 구성된 반응실(1)을 갖고 있고, 그 반응실(1) 의 내부는 기계적 부스터펌프(2) 및 드라이펌프(3) 를 통해 외부로 배기되고, 프로세스시에 0.6~1.0 Torr정도의 압력으로 설정된다. 더욱, 이경우에 배기의 일부는, 압력제어장치(4) 를 통해 외부로 배기됨과 동시에 그 실내압력은 압력제어장치(APC) 에 의하여 제어된다.
상기 반응실(1) 의 내부에는 상부전극 (소위 샤워전극)(5)과 하부전극(6) 을 배치하고 있고, 동시에 이들의 상부, 하부의 각 전극(5,6) 사이에 고주파전원(RF)을 접속하고 있다. 또, 상기 하부전극(6) 의 하면에는 가열용 히터(7) 를 부설시켜, 그 하부전극(6) 상에 대하여 표면에 수소화 비정질 실리콘막을 성막시키는 기판(10)을 얹어놓고, 상기 가열용 히터(7) 로의 통전제어에 의하여 그 기판(10)을 가열하여 소정온도로 계속 유지한다. 이 경우, 상기 기판(10)에는 알칼리가 없는 유리판을 사용한다. 한편, 상기 상부전극(5) 에는 상기 반응실(1) 의 기밀을 계속 유지한 채로 배관(8)을 접속시키고 있고, 그 배관(8) 은 복수의 원료가스 (반응가스) 를 각각 별도로 수용한 각각 별도의 용기(9,9,...,9)에 각각 유량제어밸브(9a,9a,....9a)를 통해 분기접속시켜 그 각 유량제어밸브(9a,9a,...9a) 의 선택적인 유량제어에 의하여 각각의 각 원료가스의 소정량을 도입할 수 있게 한다.
다음에, 상기 플라스마 CVD장치를 사용한 저항률을 제어하기 위한 불순물을 포함하는 수소화 비정질 실리콘막의 제조에 대하여 설명한다.
본 실시예 방법에 사용하는 원료가스는, 모노실란(SiH4), 포스핀 (PH3) 및 제조하는 저항체를 열적으로 안정시키기 위한 질화물계의 각 가스이다. 더욱, 이 경우 상기 포스핀은 질소로 1% 로 희석한 가스체이다.
본 실시예방법에서는 우선 최초로, 기판(10)을 반응실(1) 내의 하부전극(6) 상에 얹어 놓는다. 뒤이어 반응실(1) 내를 0.6~1,0 Torr정도의 압력으로 배기한 후에 가열히터(7)에 의하여 그 기판(10)을 200~ 300℃정도의 온도로 계속 유지하고, 동시에 상기 반응실(1)내에 각 원료가스를 소정의 유량으로 도입한 후에, 상부, 하부의 각 전극(5,6) 사이에 소정 주파수의 고주파를 인가하여 RF방전을 생기게 함으로써, 상기 각 원료가스를 분해하여 상기 기판(10)상에 퇴적시킨다.
그리고, 여기서는 상기 모노실린과 포스핀의 합계량에 대한 질화물계 가스, 이 경우 질소가스의 양을 각각 0%(종래의 방법에 해당), 25%, 50%, 75% 및 100% 의 각 비율로하고, 각각 별도의 기판(10)상에 대하여 각각 수소화 비정질 실리콘막을 퇴적시켰다. 이경우 퇴적속도는 매분 0.1㎛ 정도이고, 약 0.5㎛ 의 두께로 성막하였다.
계속하여, 상기 각 조건으로 퇴적시킨 각각의 각 수소화 비정질 실리콘막의 저항률을 측정하였다. 또, 상기 각 조건으로 퇴적시킨 각각의 각 수소화 비정질 실리콘막을 상이한 2가지 조건하에서 각각 독립적으로 어닐처리하고, 여기서도 똑같이 그후 각각의 각 수소화 비정질 실리콘막의 저항률을 측정하였다. 그리고 이 경우, 상기 2개의 조건중 제1 의 어닐 처리조건은 450℃의 온도에서 1시간으로 하고, 동시에 제2 의 어닐처리조건은 550℃의 온도에서 1시간으로 하였다.
제2 도에는 상기 모노실란과 포스핀의 합계량에 대한 질소가스의 양과, 이 상태에서 형성되는 각 수소화 비정질 실리콘막의 저항률과의 관계를 각각 도시하여 있고, 여기서는 상기 각 수소화 비정질 실리콘막을 상기 2개의 조건으로 각각 어닐처리한 후의 저항률을 도시한다.
본 제2 도의 그래프에서 명백한 바와 같이 퇴적후의 각 수소화 비정질 실리콘막, 즉, 이 경우 저항률을 제어하기 위한 불순물을 포함하는 수소화 비정질 실리콘막의 저항률은, 포함되어 있는 질소가스의 혼합량이 증가함에 따라 증대함을 알 수 있다.
또, 각 수소화 비정질 실리콘막에 대하여 450℃의 온도에서 1시간의 어닐처리를 행한 경우에는 모든 조건하에서 각 수소화 비정질 실리콘막의 저항률이 감소한다. 특히, 질소가스 혼합량이 25%이상에 있어서는 저항률의 감소량이 거의 일정하게 되어 있다. 그리고, 이와같이 어닐처리에 의하여 저항률이 감소하는 것은, 막의 퇴적시에는 불완전하였던 결정의 네트워크가 가해지는 열에 의하여 재배열되고, 그 구조결함이 완화되기 때문이라고 생각된다.
한편, 각 수소화 비정질 실리콘막에 대하여 550℃의 온도에서 1시간의 어닐처리를 행한 경우, 질소혼합량이 0% 나 25% 이하와 같이 적은 조건하에서는 그 저항률이 상승한다. 그런데, 50% 이상으로 질소를 혼합한 각 경우에 있어서는 상기의 450℃의 온도에서 1시간의 어닐처리를 하였을때와 똑같은 저항률이 얻어졌다.
이와 같이 질소혼합량이 50%이상인 경우에는 그 질소혼합량이나 열처리조건에 불구하고, 어닐처리후의 저항률이 일정치만큼 저하한다.
또, 기판상에 퇴적시킨 저항률을 제어하기 위한 불순물을 포함하는 수소화 비정질 실리콘막에 있어서 열처리전의 저항률은 퇴적시의 온도에 따라서도 변화한다.
제3 도에는 질소를 포함하지 않는 수소화 비정질 실리콘의 퇴적에 있어서 기판온도를 250 ℃, 280℃, 350℃ 및 430℃의 각 온도로 변화시켰을때의 그 수소화 비정질 실리콘막의 저항률을 도시한다.
본 제3 도로부터는 퇴적시의 기판온도가 상승함에 따라 그 저항률이 감소하는 것을 알수 있다.
즉, 이상의 실험결과로부터 퇴적시에 있어서 기판온도와 질소가스혼합율을 임의로 조합선택함으로써 열안정성에 우수한 소망저항률의 수소화 비정질 실리콘막, 여기서는 저항률을 제어하기 위한 불순물을 포함하는 수소화 비정질 실리콘막의 퇴적형성이 가능하다.
다음에 제4 도에는 본 실시예 방법에 의하여 얻어지는 저항률을 제어하기 위한 불순물을 포함하는 수소화 비정질 실리콘막을 저항체층에 사용한 전계방출형 형광표시관에 있어서 전계방출형 음극의 구성을 모식적으로 도시하고 있다.
본 제4 도에서, 장치기판(100) 위에는 캐소오드 도체층(101) 과 본 저항률을 제어하기 위한 불순물을 포함하는 수소화 비정질 실리콘막으로 이루어지는 저항체층(102) 이 차례차례로 형성되어 있다. 또, 상기 저항체층(102) 상에는 절연층(103) 을 사이에 두고 게이트(104) 가 형성됨과 동시에 이들의 절연층(103) 과 게이트(104) 에 공통하여 외부를 향한 홀(106) 을 개구시키고 있고, 동시에 그 홀(106) 내의 저항체층(102) 상에 대하여는 전자를 방출하는 콘상을 한 이미터(105) 가 형성되어 있다. 그리고, 이경우 새삼스럽게 도시하지는 않지만, 상기 장치기판(100) 상의 전계방출형 음극에 대면한 위치에 투광성의 전면판이 배치됨과 동시에 그 전면판의 내면에 있어서는 소위 발광표시부로서의 양극구조가 설치되어 있고, 그 양극은 투광성의 양극도체와 그 양극도체에 설치된 형광체층으로 이루어진다.
여기서, 상기 전계방출형 음극으로부터 방출되는 전자는 상기 양극의 형광체층에 사돌(射突)하여 이를 발광시키고, 그 형광체의 발광은 투광성의 양극도체 및 전면판을 통하여 외부측에서 감지된다.
이와 같이 구성되는 전계방출형 형광표시관에서는 캐소오드 도체층(101)과 이미터(105)와의 사이에 저항체층(102) 을 갖고 있기 때문에, 예를 들면 무엇인가의 이유로 회로에 단락이 발생한 경우에도 이미터(105) 에 과대전류가 흐르지 않고, 또 그 단락등에 의하여 이미터(105)가 파괴되었을 때에도 그 파괴되는 범위를 최소한도로 멈출수 있는 것이다.
그리고, 상기 구성에 의한 전계방출형 형광표시관의 제조공정에 있어서는 외위기(外圍器)의 봉착(封着)공정이나, 장치기판의 소성공정 등과 같이 가열처리를 포함하는 공정이 많고, 이들 가열처리공정에서는 통상의 경우 대략 300℃이상의 온도에 의한 가열처리가 필요로 된다.
그러나, 본 실시예의 저항률을 제어하기 위한 불순물을 포함한 수소화 비정질 실리콘막을 사용하는 저항체에 의하면, 앞서 설명한 바와 같이 그 저항률이 열에 대하여 안정하여 있으므로 전계방출형 형광표시관으로서의 표시성능이 안정한다라는 효과가 있다.
더욱, 상기 실시예에 있어서는, 본 발명의 저항률을 제어하기 위한 불순물을 포함하는 수소화 비정질 실리콘막의 퇴적형성에 플라스마 CVD법을 적용하는 경우에 대하여 설명하였지만, 이 플라스마 CVD법에 대신하여 별도로 반응성 스퍼터링법을 이용하는 것도 가능하다.
즉, 이 저항률을 제어하기 위한 불순물을 포함하는 수소화 비정질 실리콘막의 퇴적형성에 반응성 스퍼터링법을 적용하는 경우에는 상기 원료가스중에 질화물계가스, 예를들면, 얻어지는 저항체를 열적으로 안정시키는 질소가스를 적당량 혼합하여 실행함으로써, 상기 플라스마 CVD법을 적용하는 경우와 똑같이 또는 거의 같은 작용효과가 얻어지는 것이다.
또, 상기 반응성 스퍼터링법을 적용하는 경우, 원료가스중에 혼합하는 질화물계가스는 여기서의 저항률을 제어하기 위한 불순물을 포함하는 수소화 비정질 실리콘막을 퇴적시켜가는 과정에서 첨가하여도 좋지만, 별도로 이 수소화 비정질 실리콘막을 퇴적시킨후에 그 퇴적시킨 수소화 비정질 실리콘막에 대하여 이온주입법 등에 의하여 박아넣어도 좋고, 그 경우의 주입밀도는 예를들면 1018~1020cm-3정도이라도 좋다.
이상 상술한 바와 같이, 본 실시예에 의한 저항률을 제어하기 위한 불순물을 포함한 수소화 비정질 실리콘막을 사용한 저항체, 및 저항체의 제조방법에 의하면 퇴적형성되는 수소화 비정질 실리콘막의 열처리에 대하여 저항률이 안정하여 있다 라는 바람직한 특징이 있다.
또, 외부로부터 가해지는 열 및 전기회로, 특별히 반도체 전기회로내에 조립하여 저항체로서 사용하는 경우에 발생하는 열에 대하여 높은 신뢰성이 얻어진다.
그리고, 이 종류의 비정질 실리콘막에서는 일반적으로 내부응력이 비교적 크고, 퇴적시킨 기판면에서 박리하는 일도 있지만 본 실시예 방법에서와 같이 퇴적시에 저항체를 열적으로 안정시키는 질화물계의 원소의 혼합가스유량을 제어함으로써 여기에서의 퇴적되는 저항률을 제어하기 위한 불순물을 포함한 수소화 비정질 실리콘막의 내부응력을 양호하고 동시에 용이하게 제어할 수 있는 것이다.
더욱, 본 실시예 방법에 있어서는 원료가스중에 대하여 종래는 사용되지 않았던 저항체를 열적으로 안정시키는 질화물계의 원소가스를 가함으로써 그 원료가스의 총량이 증가하기때문에 그 퇴적시에 안정한 방전작용이 얻어지는 것으로 그 결과 퇴적된 저항률을 제어하기 위한 불순물을 포함하는 수소화 비정질 실리콘막의 특성이 안정한다라는 이점도 있다.
Claims (14)
- 질소량 50%이상의 질화물계가스를 포함하는 원료물질 가스를 사용하여 기판에 수소화 비정질 실리콘막을 퇴적시켜, 상기 수소화 비정질 실리콘막은 질소와 상기 수소화 비정질 실리콘막의 저항률을 제어하기위한 불순물을 포함하여 상기 수소화 비정질 실리콘막의 저항률이 3×106~ 7×102Ωcm로 제어된 것을 특징으로 하는 저항체의 제조방법.
- 제1항에 있어서, 상기 질화물계가스는 질소, 암모니아 및 아산화질소로 구성되는 군으로부터 선택되는 것을 특징으로 하는 방법.
- 제2항에 있어서, 상기 질화물계가스는 질소인 것을 특징으로 하는 방법.
- 제1항에 있어서, 상기 기판은 상기 퇴적의 동안에 250-430℃의 온도에 있는 것을 특징으로 하는 방법.
- 제1항에 있어서, 상기 수소화 비정질 실리콘막을 퇴적하기에 앞서 상기 기판에 캐소오드 도체층을 형성시키는 것을 더 포함하는 것을 특징으로 하는 방법.
- 제5항에 있어서, (i)절연층, (ii)게이트 및 (iii)이미터를 상기 기판에 형성시켜 이로써 전계방출형 음극을 제조하는 것을 더 포함하는 것을 특징으로 하는 방법.
- 제1항에 있어서, 상기 수소화 비정질 실리콘막은 상기 수소화 비정질 실리콘막을 450℃에서 한 시간 동안 어닐처리후의 저항률과 상기 수소화 비정질 실리콘막을 550℃에서 한 시간 동안 어닐처리후의 저항률이 실질적으로 같은 저항률을 갖는 것을 특징으로 하는 방법.
- 제1항에 있어서, 상기 퇴적은 질소, 암모니아 및 아산화질소로 구성되는 군으로부터 선택된 질소량 50% 이상의 질화물계가스를 포함하는 원료물질 가스로 수행되고 상기 기판은 상기 퇴적의 동안에 250-430℃의 온도에 있는 것을 특징으로 하는 방법.
- 질소량 50%이상의 질화물계가스를 포함하는 원료물질 가스를 사용하여 기판에 수소화 비정질 실리콘막을 퇴적시켜, 상기 수소화 비정질 실리콘막은 질소와 상기 수소화 비정질 실리콘막의 저항률을 제어하기위한 불순물을 포함하여 상기 수소화 비정질 실리콘막의 저항률이 3×106~7×102Ωcm로 제어되고 상기 수소화 비정질 실리콘막이 상기 수소화 비정질 실리콘막을 450℃에서 한 시간 동안 어닐처리후의 저항률과 상기 수소화 비정질 실리콘막을 550℃에서 한 시간 동안 어닐처리후의 저항률이 실질적으로 같은 저항률을 갖도록 한 것을 특징으로 하는 저항체의 제조방법.
- 제9항에 있어서, 상기 질화물계가스는 질소, 암모니아 및 아산화질소로 구성되는 군으로부터 선택되는 것을 특징으로 하는 방법.
- 제10항에 있어서, 상기 질화물계가스는 질소인 것을 특징으로 하는 방법.
- 제9항에 있어서, 상기 기판은 상기 퇴적의 동안에 250-430℃의 온도에 있는 것을 특징으로 하는 방법.
- 제9항에 있어서, 상기 수소화 비정질 실리콘막을 퇴적하기에 앞서 상기 기판에 캐소오드 도체층을 형성시키는 것을 더 포함하는 것을 특징으로 하는 방법.
- 제13항에 있어서, (i)절연층, (ii)게이트 및 (iii)이미터를 상기 기판에 형성시켜 이로써 전계방출형 음극을 제조하는 것을 더 포함하는 것을 특징으로 하는 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5059494A JP3254885B2 (ja) | 1994-03-22 | 1994-03-22 | 抵抗体の製造方法 |
| JP94-50594 | 1994-03-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950034303A KR950034303A (ko) | 1995-12-28 |
| KR100254364B1 true KR100254364B1 (ko) | 2000-05-01 |
Family
ID=12863305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950006104A KR100254364B1 (ko) | 1994-03-22 | 1995-03-22 | 저항체의 제조방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5656330A (ko) |
| JP (1) | JP3254885B2 (ko) |
| KR (1) | KR100254364B1 (ko) |
| FR (1) | FR2717946B1 (ko) |
| TW (1) | TW273634B (ko) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9616265D0 (en) * | 1996-08-02 | 1996-09-11 | Philips Electronics Uk Ltd | Electron devices |
| KR100464294B1 (ko) * | 1998-01-12 | 2005-05-27 | 삼성에스디아이 주식회사 | 저항체층겸용음극층을갖는필드에미션어레이및그제조방법 |
| US6274292B1 (en) | 1998-02-25 | 2001-08-14 | Micron Technology, Inc. | Semiconductor processing methods |
| US7804115B2 (en) | 1998-02-25 | 2010-09-28 | Micron Technology, Inc. | Semiconductor constructions having antireflective portions |
| US6281100B1 (en) | 1998-09-03 | 2001-08-28 | Micron Technology, Inc. | Semiconductor processing methods |
| US6268282B1 (en) | 1998-09-03 | 2001-07-31 | Micron Technology, Inc. | Semiconductor processing methods of forming and utilizing antireflective material layers, and methods of forming transistor gate stacks |
| US6828683B2 (en) | 1998-12-23 | 2004-12-07 | Micron Technology, Inc. | Semiconductor devices, and semiconductor processing methods |
| US7235499B1 (en) * | 1999-01-20 | 2007-06-26 | Micron Technology, Inc. | Semiconductor processing methods |
| US7088037B2 (en) * | 1999-09-01 | 2006-08-08 | Micron Technology, Inc. | Field emission display device |
| US7067414B1 (en) | 1999-09-01 | 2006-06-27 | Micron Technology, Inc. | Low k interlevel dielectric layer fabrication methods |
| US6440860B1 (en) * | 2000-01-18 | 2002-08-27 | Micron Technology, Inc. | Semiconductor processing methods of transferring patterns from patterned photoresists to materials, and structures comprising silicon nitride |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4490453A (en) * | 1981-01-16 | 1984-12-25 | Canon Kabushiki Kaisha | Photoconductive member of a-silicon with nitrogen |
| JPS59213169A (ja) * | 1983-05-19 | 1984-12-03 | Nec Corp | 薄膜トランジスタ |
| DE3427637A1 (de) * | 1983-07-26 | 1985-02-14 | Konishiroku Photo Industry Co., Ltd., Tokio/Tokyo | Photorezeptor und verfahren zu seiner herstellung |
| US4762801A (en) * | 1987-02-20 | 1988-08-09 | National Semiconductor Corporation | Method of fabricating polycrystalline silicon resistors having desired temperature coefficients |
| JPH0666163B2 (ja) * | 1988-07-15 | 1994-08-24 | 日本電装株式会社 | 薄膜抵抗体を有する半導体装置及びその製造方法 |
| JPH07240390A (ja) * | 1994-02-28 | 1995-09-12 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1994
- 1994-03-22 JP JP5059494A patent/JP3254885B2/ja not_active Expired - Fee Related
-
1995
- 1995-03-18 TW TW084102637A patent/TW273634B/zh not_active IP Right Cessation
- 1995-03-22 US US08/408,566 patent/US5656330A/en not_active Expired - Lifetime
- 1995-03-22 FR FR9503368A patent/FR2717946B1/fr not_active Expired - Fee Related
- 1995-03-22 KR KR1019950006104A patent/KR100254364B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950034303A (ko) | 1995-12-28 |
| JP3254885B2 (ja) | 2002-02-12 |
| TW273634B (ko) | 1996-04-01 |
| US5656330A (en) | 1997-08-12 |
| FR2717946A1 (fr) | 1995-09-29 |
| FR2717946B1 (fr) | 1998-07-10 |
| JPH07263636A (ja) | 1995-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100741435B1 (ko) | 필름 형성 전구체를 제어함으로써 실리콘 질화물 필름의 특성 및 균일성을 제어하는 방법 및 실리콘 질화물을 포함하는 ｔｆｔ 소자 | |
| TWI393191B (zh) | 低溫薄膜電晶體製程、裝置特性、和裝置穩定性改進 | |
| KR100348343B1 (ko) | 실리콘 산화막 열처리 방법 및 장치 | |
| US4331737A (en) | Oxynitride film and its manufacturing method | |
| US6758224B2 (en) | Method of cleaning CVD device | |
| US4147573A (en) | Method of depositing III-V compounds on group IV element wafers by the cluster ion technique | |
| US6365519B2 (en) | Batch processing for semiconductor wafers to form aluminum nitride and titanium aluminum nitride | |
| US20040134429A1 (en) | Film forming method and film forming apparatus | |
| US5902650A (en) | Method of depositing amorphous silicon based films having controlled conductivity | |
| US20020006478A1 (en) | Method of forming silicon oxide film and forming apparatus thereof | |
| KR19980087249A (ko) | 산화 규소막, 그의 형성 방법 및 형성 장치 | |
| KR100254364B1 (ko) | 저항체의 제조방법 | |
| US20020115269A1 (en) | Method of depositing amorphous silicon based films having controlled conductivity | |
| US6352910B1 (en) | Method of depositing amorphous silicon based films having controlled conductivity | |
| CN108417481B (zh) | 氮化硅介电层的处理方法、薄膜晶体管和显示装置 | |
| JP2840802B2 (ja) | 半導体材料の製造方法および製造装置 | |
| US5094964A (en) | Method for manufacturing a bipolar semiconductor device | |
| KR100588266B1 (ko) | 제어된 도전율을 갖는 비정질 실리콘계 박막의 증착 방법 | |
| US20080241355A1 (en) | Thin film transistor devices having high electron mobility and stability | |
| KR101239108B1 (ko) | 폴리 실리콘막의 제조 방법 및 이를 포함하는 박막 트랜지스터의 제조 방법 | |
| EP0505877A2 (en) | Impurity doping method with adsorbed diffusion source | |
| JP2758161B2 (ja) | 半導体装置の製造方法 | |
| JPH05175232A (ja) | 薄膜トランジスター及びその製造方法 | |
| Tedrow et al. | Plasma-enhanced chemical vapor deposition | |
| KR970006214B1 (ko) | 반도체 장치 절연막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120201 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20130117 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |