KR100253576B1 - 반도체 소자의 소자간 절연방법 - Google Patents
반도체 소자의 소자간 절연방법 Download PDFInfo
- Publication number
- KR100253576B1 KR100253576B1 KR1019960024270A KR19960024270A KR100253576B1 KR 100253576 B1 KR100253576 B1 KR 100253576B1 KR 1019960024270 A KR1019960024270 A KR 1019960024270A KR 19960024270 A KR19960024270 A KR 19960024270A KR 100253576 B1 KR100253576 B1 KR 100253576B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- silicon
- trench
- oxygen
- silicon substrate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 238000009413 insulation Methods 0.000 title abstract description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 37
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 33
- 239000010703 silicon Substances 0.000 claims abstract description 32
- 239000001301 oxygen Substances 0.000 claims abstract description 28
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 22
- -1 oxygen ion Chemical class 0.000 claims abstract description 14
- 238000010438 heat treatment Methods 0.000 claims abstract description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 13
- 238000001312 dry etching Methods 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 9
- 239000011261 inert gas Substances 0.000 claims abstract description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 14
- 239000007789 gas Substances 0.000 claims description 14
- 238000002955 isolation Methods 0.000 claims description 12
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 229910052786 argon Inorganic materials 0.000 claims description 4
- 238000002513 implantation Methods 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- 239000001307 helium Substances 0.000 claims description 3
- 229910052734 helium Inorganic materials 0.000 claims description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 2
- 229910001882 dioxygen Inorganic materials 0.000 claims description 2
- 230000001939 inductive effect Effects 0.000 claims description 2
- 238000002230 thermal chemical vapour deposition Methods 0.000 claims description 2
- 230000001133 acceleration Effects 0.000 claims 2
- 230000008878 coupling Effects 0.000 abstract 1
- 238000010168 coupling process Methods 0.000 abstract 1
- 238000005859 coupling reaction Methods 0.000 abstract 1
- 241000270281 Coluber constrictor Species 0.000 description 5
- OQZCSNDVOWYALR-UHFFFAOYSA-N flurochloridone Chemical compound FC(F)(F)C1=CC=CC(N2C(C(Cl)C(CCl)C2)=O)=C1 OQZCSNDVOWYALR-UHFFFAOYSA-N 0.000 description 5
- 230000008021 deposition Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 239000011148 porous material Substances 0.000 description 3
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- RZVAJINKPMORJF-UHFFFAOYSA-N Acetaminophen Chemical compound CC(=O)NC1=CC=C(O)C=C1 RZVAJINKPMORJF-UHFFFAOYSA-N 0.000 description 1
- BSYNRYMUTXBXSQ-UHFFFAOYSA-N Aspirin Chemical compound CC(=O)OC1=CC=CC=C1C(O)=O BSYNRYMUTXBXSQ-UHFFFAOYSA-N 0.000 description 1
- 239000010426 asphalt Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체 소자의 소자간 절연방법에 관한 것으로, 특히 깊은 단차의 트렌치 절연을 위하여 가능한 깊은 깊이를 갖는 트렌치를 1차적으로 형성한 후 산소 주입공정에 의해 트렌치 하단부에 산화막층을 형성시키고, 갭필(Gap-fill) 특성이 우수한 고밀도 플라즈마 증착법을 이용하여 트렌치 구멍에 산화막을 기공없이 채워넣음으로써, 기존에 형성시키지 못했던 에스팩레이셔가 큰 깊은 트렌치 절연을 형성시킬 수 있다.
Description
제1(a)도 내지 제1(f)도는 본 발명의 방법에 따른 반도체 소자의 소자간 절연을 위한 트렌치 형성 공정단계를 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘 기판 2 : CVD 산화막
3 : 감광막 4 : 산소 주입영역
5 : 열처리후 형성된 산화막 7 : 소자형성 영역
6 : 고밀도 플라즈마 CVD법으로 증착한 산화막
본 발명은 반도체 소자의 소자간 절연방법에 관한 것으로, 특히 깊은 단차의 트렌치(Trench) 절연을 위하여 단차가 낮은 트렌치를 1차적으로 형성한 후, 산소 주입공정에 의해 트렌치 하단부에 산화막층을 형성시키고, 갭-필(Gap-fill)특성이 우수한 고밀도 플라즈마 증착법을 이용하여 트렌치 구멍에 산화막을 기공없이 채워넣음으로써, 기존에 형성시키지 못했던 깊은 트렌치 절연을 형성시킬 수 있는 반도체 소자의 소자간 절연방법이다.
반도체 소자의 소자간 절연기술에 있어서, 종래 기술에 따른 절연방법은 소자와 소자 사이에 전기적으로 절연체인 산화막을 화학기상증착법(Chemical Vapor Deposition; 이하 CVD라 칭함)으로 형성시켜 상호간의 전기적 교란을 방지하는 방법이다. 또한 회로가 점점 고집적화함에 따라 소자와 소자 사이의 절연 간격이 작은 경우에는 소자간의 절연이 더욱 어려워지게 되어, 결국 실리콘 기판상에 일정깊이 홈을 형성하는 트렌치 절연 방법을 사용하는 것이 유리한 것으로 판단되어지고 있다.
상기의 일반적인 트렌치 절연은 실리콘 기판에 실리콘 건식 식각으로 홈을 형성하여 그 속에 CVD 혹은 PECVD(Plasma Enhanced CVD) 방법으로 산화막을 채워 넣어 소자간 절연을 하는 방법인데, 1G DRAM이상의 소자형성에서는 상기의 방법도 한계가 있다.
그 이유는, 첫째, 현재 첨단 건식 식각장비인 고밀도 플라즈마를 이용한 건식 식각 공정일지라도 식각 패턴의 소형화에 의한 마이크로-로딩(micro-loading) 효과나 공정 도중에 형성되는 폴리머에 의한 식각정지(etch-stop) 현상에 의해 실리콘 기판에 애스팩 레이tu(aspect ratio)가 4이상(예를 들어, 0.2㎛폭, 깊이 0.8㎛이상)의 홈을 식각해내지 못하기 때문이다.
둘째는 상기의 트렌치 홈이 형성된다 하더라도, 애스팩 레이셔가 4 이상되는 깊은 홈을 기공 없이 채울만한 기술이 없기 때문이다.
따라서 본 발명은 상기의 문제점을 해결하기 위한 것으로, 본 발명은 디자인 룰(design rule)이 아주 작은 반도체 소자 제조공정에서 소자간 절연을 위하여 애스팩 레이셔 가 큰 깊은 트렌치를 형성하여 절연을 필요로 할때, 두 단계로 나누어 애스팩 레이셔가 큰 트렌치를 산화막으로 채워 기공없는 트렌치 절연을 수행할 수 있는 반도체 소자의 소자간 절연방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체 소자의 소자간 절연방법은, 실리콘 기판상에 실리콘 산화막을 증착하는 단계와, 상기 실리콘 산화막상에 트렌치 마스크인 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴을 식각 마스크로 하여 노출되어 있는 실리콘 산화막을 식각해내고, 상기 식각된 부위의 노출된 실리콘 기판을 건식 식각하여 트렌치를 형성하는 단계와, 상기 트렌치 저부의 실리콘 기판에 산소이온을 주입하는 단계와, 상기 감광막 패턴을 제거한 후, 산소가 포함된 비활성 기체 분위기에서 열처리하여 상기 산소이온과 실리콘 원자가 결합되어 실리콘 산화막이 되도록 하는 단계와, 상기 구조의 전표면에 고밀도 플라즈마 증착법으로 산화막을 증착하는 단계 와, 상기 실리콘 기판 상부의 실리콘 산화막을 제거하는 단계로 구성되는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 적합한 실시예에 대한 상세한 설명을 하기로 한다.
제1(a)도 내지 제1(f)도는 본 발명의 방법에 따른 반도체 소자의 소자간 절연을 위한 트렌치 형성 공정단계를 도시한 단면도이다.
제1(a)도를 참조하면, 실리콘 기판(1)에 산화막(2)을 서멀(thermal) CVD법으로 얇게 증착한다. 이때, 상기 산화막의 두께는 100Å ∼10,000Å로 한다.
다음, 전체구조 상부에 감광막을 증착하여 감광막(3)으로 패턴을 형성한다.
제1(b)도를 참조하면, 상기 감광막(3) 패턴에 의해 노출되어 있는 산화막(2)을 식각해내고, 그 아래의 실리콘기판(1)을 건식식각하여 트렌치(10)를 형성한다.
제1(c)도를 참조하면, 상기 트렌치(10) 저부의 실리콘 기판(1)에 산소이온을 주입하되, 도즈(dose)양이 1015~1020ea/cm2정도이고, 에너지는 1∼1000KeV로 산소이온(4)을 주입시킨다.
이때, 상기 산소이온 주입공정시 트렌치(10) 이외의 소자 형성 영역에 산소 이온의 주입을 방지하기 위하여, 약 0.4∼3㎛ 두께의 감광막 마스크(미도시됨)나 100Å∼10,000Å 정도의 산화막 마스크, 혹은 감광막과 산화막의 적절한 두께 조합으로 마스크를 덮어, 이곳을 통과하는 산소 이온의 에너지를 감소시켜 마스크 물질 내부에 산소 이온이 존재하도록하여 이 부분에서 산소의 실리콘 내부로의 확산에 의한 산화를 방지할 수 있다.
제1(d)도를 참조하면, 상기 패턴 형성용으로 사용된 감광막(3) 패턴을 제거하고, 상기 1차 형성된 일정깊이의 트렌치(10) 하부바닥에 주입된 산소이온(4)이 그 하부의 실리콘 원자와 결합하여 실리콘 산화막(5)이 되도록 질소 혹은 아르곤 기체등의 비반응성기체 분위기에서 열처리를 한다.
따라서 상기 산소 이온 주입 조건과 열처리 조건에 의해서, 애스팩트 레이셔가 작은 트랜치(10)의 바닥 하부에 1000Å∼5000Å정도 실리콘 산화막(5)이 형성된다.
이때, 상기 산소이온 주입후, 후속 열처리 공정에 의한 산화막 형성공정에서, 열처리 장치는 퍼너스(Furnace)이고, 질소나 아르곤 혹은 헬륨 기체등의 비반응성 기체 분위기 혹은 이러한 비반응성 기체에 소량의 산소가 포함된 기체 분위기에서 주입된 산소를 실리콘과 결합시켜 실리콘 산화막(5)을 형성한다.
이때, 상기 열처리시의 온도는 500∼1500℃로 하고, 특히 상기 트렌치 이외의 소자 형성 영역에 산소 이온이 주입되는 것을 방지하기 위한 마스크로 감광막을 사용하였을때, 열처리 공정 이전에 시너(Thinner) 또는 산소 건식식각으로 제거하도록 한다.
한편, 상기 퍼너스 장치 대신에, 플리즈마 장치에서 질소나 아르곤 혹은 헬륨 기체등의 비반응성 기체 혹은 산소 기체등의 반응성 기체 플라즈마를 이용하여, 주입된 산소 원자와 실리콘과의 결합을 유도하여 산화막을 형성시킬 수도 있으며, 이때 상기 플라즈마 발생장치의 RF 주파수는 1∼100MHz 혹은 주파수가 1∼100GHz 인 마이크로웨이브를 이용한다.
아울러, 상기 플라즈마 발생장치에 의한 발생된 플라즈마내에 반응성 혹은 비반응성 이온들을 트렌치가 형성되어 있는 실리콘 기판(1)으로 가속시켜 주입된 산소 원자와 실리콘과의 결함을 유도하여 산화막 형성을 촉진시키기 위하여 직류 혹은 RF를 각각 ±0.1∼10KW 정도 기판(1)에 인가할 수도 있다.
제1(e)도를 참조하면, 다시 상기의 트렌치 즉, 0.2㎛ 이하의 폭을 갖는 트렌치(10)에 산화막을 채우기 위하여 고밀도 플라즈마 증착법으로 산화막(6)을 증착한다.
이때, 고밀도 플라즈마 증착법은 저압, 고밀도 플라즈마를 발생시키고 증착-식각-증착공정이 동시에 일어나기 때문에 상기 트렌치에 기공없는 산화막을 채워 넣을 수 있다.
제1(f)도를 참조하면, 실리콘 기판(10) 상부의 남아있는 실리콘 산화막(6)은 비.오.이(Buffered Oxide Etch; BOE)등의 산화막 제거용액에 담구어 제거하거나, 건식 식각 혹은 시.엠.피(Chemical-Mechanical Polishing; CMP)등의 방법으로 제거하여, 상기 도면에 도시된 바와같은 애스팩트 레이셔가 큰 트렌치와 이를 메우는 산화막을 형성할 수 있다.
한편, 애스팩레이셔가 4 이상인 트렌치를 산소 이온 주입과 열처리에 의한 산화막과 고밀도 플라즈마 CVD에 의한 산화막으로 다 채운 후, 기판 상층부 소자를 형성할 영역에 실리콘이 드러날 수 있도록, 습식 산화막 식각을 할수도 있다.
따라서 상기와 같은 단계에 의해 트렌치를 형성하고, 상기 트렌치내에 산화막을 채워넣는 본 발명의 소자간 절연방법은 깊은 트렌치 절연 형성 공정으로 초고집적 소자의 각 능동 영역과 능동 영역 사이의 0.2㎛이하의 좁은 영 역에서도 전기적 절연을 충분히 하여, 소자간의 전기적 신호에 의한 상호 교란을 방지할 수 있다.
또한 상기에서 상술한 바와같이 대략 0.2㎛이하의 디자인 룰에서의 소자간의 절연을 위해서는 절연 면적을 고려한다면 트렌치 절연이 유리하다 그러나 종래의 트렌치 형성을 위한 실리콘 건식 식각및 CVD 공정으로는 0.2㎛ 폭에 깊이가 0.8㎛, 즉 애스팩 레이셔 4 이상의 트렌치를 실리콘 산화막으로 채우는 것이 불가능하였지만 상기의 본 발명에서는 애스팩 레이서가 2(0.2㎛ 간격이면 깊이가 0.4∼0.5㎛정도)이하의 트렌치를 형성한 후, 상기 트렌치 바닥에 산소 주입 공정에 이온 열처리 공정을 통하여 트렌치 바닥 이하로 약 1000-5000Å 두께로 산화막을 형성시키고, 이러한 트렌치 구멍에 고밀도 플라즈마 증착법으로 산화막을 기공없이 채우게 되면, 결과적으로 애스팩 레이셔가 4 이상인 트렌치에 산화막을 채우게 되므로, 본 발명에서의 기술은 0.2㎛ 이하의 디자인 룰을 갖는 초고집적 소자의 소자간 절연공정에서 애스팩 레이셔가 4 이상의 트렌치에 산화막 절연을 요구할때도 적용이 가능하다.
Claims (13)
- 실리콘 기판상에 실리콘 산화막을 증착하는 단계와, 상기 실리콘 산화막상에 트렌치 마스크인 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴을 식각 마스크로 하여 노출되어있는 실리콘 산화막을 식각해내고, 상기 식각된 부위의 노출된 실리콘 기판을 건식 식각하여 트렌치를 형성하는 단계와, 상기 트렌치 저부의 실리콘 기판에 산소이온을 주입하는 단계와, 상기 감광막 패턴을 제거한 후, 산소가 포함된 비활성 기체 분위기에서 열처리하여 상기 산소이온과 실리콘 원자가 결합되어 실리콘 산화막이 되도록 하는 단계와, 상기 실리콘 기판 상부의 실리콘 산화막을 제거하는 단계로 구성되는 것을 특징으로 하는 반도체 소자의 소자간 절연방법.
- 제1항에 있어서, 상기 실리콘 기판상에 형성되는 실리콘 산화막을 서멀 CVD법으로 증착하는 것을 특징으로 하는 반도체 소자의 소자간 절연방법.
- 제1항에 있어서, 상기 실리콘 기판상에 형성되는 실리콘 산화막의 두께는 100Å∼10,000Å로 하는 것을 특징으로 하는 반도체 소자의 소자간 절연방법.
- 제1항에 있어서, 상기 산소 이온주입시, 주입량은 1015~1020ea/cm2이고, 가속에너지는 1∼1000KeV로 하는 것을 특징으로 하는 반도체 소자의 소자간 절연방법.
- 제1항에 있어서, 상기 비반응성 기체 분위기 대신에 산소가 0.1∼10vo1 % 혼합된 혼합기체 분위기로 형성하는 것을 특징으로 하는 반도체 소자의 소자간 절연방법.
- 제1항에 있어서, 상기 열처리시의 온도는 500-1000℃로 하는 것을 특징으로 하는 반도체 소자의 소자간 절연방법.
- 제1항에 있어서, 상기 열처리 공정 대신에 플라즈마 발생장치에서 질소나 아르곤 혹은 헬륨 기체등의 비반응성 기체 혹은 산소 기체등의 반응성 기체 플라즈마를 이용하여 주입된 산소 원자와 실리콘과의 결합을 유도하여 산화막을 형성시키는 것을 특징으로 하는 반도체 소자의 소자간 절연방법.
- 제7항에 있어서, 상기 플라즈마 발생장치의 RF 주파수는 1∼100MHz 혹은 주파수가 1∼100GHz 인 마이크로웨이브를 이용하는 것을 특징으로 하는 반도체 소자의 소자간 절연방법.
- 제7항에 있어서, 상기 플라즈마 발생장치 사용시 이온들의 가속 에너지를 조절하기 위하여 직류 혹은 RF를 각각 ±0.1∼10KW 정도 기판에 인가하는 것을 특징으로 하는 반도체 소자의 소자간 절연방법.
- 제1항에 있어서, 상기 트렌치이외의 소자 형성 영역에 산소 이온의 주입을 방지하기 위하여 사용하는 마스크로 감광막을 사용했을 때, 열처리 공정 이전에 제거하는 것을 특징으로 하는 반도체 소자의 소자간 절연방법.
- 제1항에 있어서, 상기 트렌치내에 고밀도 플라즈마 CVD에 의한 산화막으로 채운 후, 기판 상층부 소자를 형성할 영역에 실리콘이 드러날 수 있도록, 습식 산화막 식각을 하는 것을 특징으로 하는 반도체 소자의 소자간 절연방법.
- 제11항에 있어서, 상기 습식 산화막 식각 대신에 CMP 법으로 상층부 산화막을 제거하여 소자를 형성할 부분을 드러내게하는 것을 특징으로 하는 반도체 소자의 소자간 절연방법.
- 제11항에 있어서, 상기 습식 산화막 식각 대신에 건식식각으로 상층부 산화막을 제거하여 소자를 형성할 부분을 드러내게하는 것을 특징으로 하는 반도체 소자의 소자간 절연방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960024270A KR100253576B1 (ko) | 1996-06-27 | 1996-06-27 | 반도체 소자의 소자간 절연방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960024270A KR100253576B1 (ko) | 1996-06-27 | 1996-06-27 | 반도체 소자의 소자간 절연방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980005683A KR980005683A (ko) | 1998-03-30 |
| KR100253576B1 true KR100253576B1 (ko) | 2000-06-01 |
Family
ID=19463731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960024270A KR100253576B1 (ko) | 1996-06-27 | 1996-06-27 | 반도체 소자의 소자간 절연방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100253576B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6822857B2 (en) | 2002-07-16 | 2004-11-23 | Samsung Electronics Co., Ltd. | Monitor improved in a tilting structure |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100296137B1 (ko) * | 1998-06-16 | 2001-08-07 | 박종섭 | 보호막으로서고밀도플라즈마화학기상증착에의한절연막을갖는반도체소자제조방법 |
-
1996
- 1996-06-27 KR KR1019960024270A patent/KR100253576B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6822857B2 (en) | 2002-07-16 | 2004-11-23 | Samsung Electronics Co., Ltd. | Monitor improved in a tilting structure |
Also Published As
| Publication number | Publication date |
|---|---|
| KR980005683A (ko) | 1998-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6576558B1 (en) | High aspect ratio shallow trench using silicon implanted oxide | |
| KR100540850B1 (ko) | 얕은트렌치절연물을포함하는집적회로소자 | |
| US4755477A (en) | Overhang isolation technology | |
| KR19990083521A (ko) | 트렌치분리구조체의형성방법 | |
| US4679304A (en) | Process for producing zones for the electrical isolation of the components of an integrated circuit | |
| KR100571410B1 (ko) | 반도체 소자의 트랜치 소자 분리막 형성 방법 | |
| KR100253576B1 (ko) | 반도체 소자의 소자간 절연방법 | |
| KR100390894B1 (ko) | 반도체 소자의 소자 분리막 형성방법 | |
| US6911374B2 (en) | Fabrication method for shallow trench isolation region | |
| KR20070053842A (ko) | 반도체소자의 트랜치 아이솔레이션 형성방법 | |
| KR100392894B1 (ko) | 반도체 소자의 트렌치 형성 방법 | |
| KR100312986B1 (ko) | 반도체소자의층간절연막평탄화방법 | |
| KR20000019032A (ko) | 반도체 소자분리 방법 | |
| KR100214081B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100335264B1 (ko) | 반도체 소자의 소자분리막 제조방법 | |
| KR100675879B1 (ko) | 반도체장치의 ｓｔｉ형 소자분리막 형성방법 | |
| KR20000045299A (ko) | 반도체 소자의 제조방법 | |
| KR100508862B1 (ko) | 반도체 소자 및 반도체 소자의 트렌치 형성 방법 | |
| KR100509811B1 (ko) | Ｓｔｉ 제조 방법 | |
| KR100532756B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100511587B1 (ko) | 반도체 기판 상의 골을 메우는 방법 | |
| KR100318255B1 (ko) | 반도체장치의소자분리방법 | |
| KR100620706B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR20020042034A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20040069769A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E801 | Decision on dismissal of amendment | ||
| E601 | Decision to refuse application | ||
| J121 | Written withdrawal of request for trial | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091222 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |