KR100248483B1 - 수직동기 처리회로 - Google Patents

수직동기 처리회로 Download PDF

Info

Publication number
KR100248483B1
KR100248483B1 KR1019920008791A KR920008791A KR100248483B1 KR 100248483 B1 KR100248483 B1 KR 100248483B1 KR 1019920008791 A KR1019920008791 A KR 1019920008791A KR 920008791 A KR920008791 A KR 920008791A KR 100248483 B1 KR100248483 B1 KR 100248483B1
Authority
KR
South Korea
Prior art keywords
vertical
signal
counter
vertical synchronization
reset
Prior art date
Application number
KR1019920008791A
Other languages
English (en)
Other versions
KR920022087A (ko
Inventor
무라야마히로시
시라하마아끼라
다무라다까히꼬
미도유미꼬
미야자끼시니지로우
Original Assignee
이데이 노부유끼
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유끼, 소니 가부시끼 가이샤 filed Critical 이데이 노부유끼
Publication of KR920022087A publication Critical patent/KR920022087A/ko
Application granted granted Critical
Publication of KR100248483B1 publication Critical patent/KR100248483B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • H04N5/12Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronizing For Television (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

본 발명은 수직동기처리회로에 관한 것으로, 수평동기신호와 동기하는 클럭신호를 카운팅하는 카운터와, 비표준신호에 의한 리세트를 방지하는 일정한계내에서 수직동기신호에 따라 카운터를 리세팅하는 회로와, 리세트 타이밍에서 카운트된 데이타를 저장하는 메모리와,그리고 메모리로 부터의 데이타에 따라 비표준 신호에 의한 리세트를 방지하는 소정의 한계를 변경시키는 회로를 포함한다. 또한 본 발명의 수직동기 처리회로는, 수평동기신호와 동기하는 클럭신호를 카운트하는 카운터와, 비표준신호에 의한 리세트를 방지하는 소정의 한계내에서 수직동기펄스에 따라 카운터를 리세팅하는 제1리세팅회로와, 수직동기간격의 존재를 판별하는 회로와, 그리고 소정의 한계내에 수직동기펄스가 없을 경우 카운터가 소정수의 클럭신호를 카운트할때 판별회로가 수직동기 간격의 존재를 검출하면 카운터를 리세팅하는 제2리세팅 회로를 포함한다.

Description

수직동기 처리회로
제1도는 종래의 기술에 따른 회로를 나타내는 블록다이어그램이다.
제2도는 본 발명의 수직동기처리회로를 실현하는 하드웨어의 일예를 나타내는 블록다이어그램이다.
제3a도 및 b도는 적절하게 큰 스케일을 사용할 수 있도록 두장의 도면에 그린 것이고, 제2도의 회로를 실현하기 위하여 사용되는 소프트웨어의 일예의 설명에서 참고로 사용하기 위한 플로우챠트이다.
제4도 및 제5도는 제3도의 주요부분의 각각의 플로우챠트이다.
제6a~f도와 제7a~c도는 각각 제4도및 제5도를 설명하기 위해 사용되는 파형도이다.
제8도는 동기신호를 점출하고 검출된 윈도우를 갱신하는 방법을 설명하는데 참고로 사용하기 위한 플로우챠트를 더욱 상세히 나타낸다.
제9도의 A∼K는 제8도의 동작을 설명하기 위해 사용되는 각각의 파형도이다.
* 도면의 주요부분에 대한 부호설명
1 : 명령어드레스 발생기 2a : I-ROM
2b : I-RAM 3 : ROM
4 : RAM 5 : 명령디코더
6 : 연산 및 논리장치 7 : 누산기
8 : 점프명령 신호발생기 9, 10 : 레지스터
62 : 입력금지게이트 63 : 카운터
66 : 윈도우세팅 로직회로
본 발명은 일반적인 수직동기처리회로에 관한 것으로, 특히 모니터수상기등에 사용되는 수직동기처리회로에 관한 것이다.
모니터수상기 등에 사용되는 수직동기처리회로는 수평동기신호를 카운트하고, 그 카운트값으로부터 수직동기신호등을 발생하도록 한 것("카운트다운처리"로써 알려진)이 제안되어 있다.
첨부도면 중 제1도는 종래의 수직동기 처리장치의 구성을 블록도로 나타낸 것이다.
제1도를 참조하면, 입력단자(61)에 인가된 수직동기신호는 입력금지게이트(input inhibit gate)(62)를 거쳐 카운터(63)의 리세트단자에 공급된다. 수평동기신호에 동기된 클럭신호가 단자(64)로부터 카운터(63)에 공급됨으로써 카운트된다. 이 카운트값이 소정의 값에 도달할 경우에 예를 들면 수직편향 타이밍신호가 카운터(63)로부터 출력단자(65)에 나타나게 된다. 또한, 이 카운터값은 수직동기신호의 검출윈도우(detection window)를 형성하는 윈도우세팅 로직회로(window setting logic circuit)(66)에 공급된다. 이 검출윈도우는 입력금지게이트(62)에 공급된다. 수직동기신호가 검출 윈도우주기동안 검출되지 않을 때, 검출윈도우주기의 종단과 일치하는 리세트신호가 윈도우세팅 로직회로(66)로부터 카운터(63)의 리세트단자에 공급된다.
그러나, 상술된 종래의 장치에 있어서 검출윈도우는 하드로직(hard logic)으로 형성되어 있으므로, 고정된 범위에서 대략 1~3종류의 검출윈도우만이 제공될 수 있다. 한편, 검출윈도우는 비디오 테이프 레코더의 다양한 속도의 재생모드에 사용되는 신호와 같은 비표준신호(non-standard signal)를 고려해야 하므로 폭을 많이 줄일 수 없게 된다. 그리고, 오검출된 노이즈등이 검출윈도우내의 수직동기신호에 나타날 가능성이 크다.그러므로, 오검출로 인하여 잘못된 기능등이 발생될 위험이 대단히 크게 된다.
또한, 상술된 종래의 장치에 있어서는 검출윈도우내에서 수직동기신호가 검출되지 않을 경우, 카운터(63)는 검출윈도우주기의 종단에서 리세트되고, 상기 카운터(63)의 리세팅에 의해 수직동기신호가 보간(補間)된다. 결과적으로, 이 보간(interpolation)으로 인하여 지터(jitter)성분이 발생한다. 또한, 수직동기신호의 분포가 입력신호에 따라 다르기 때문에, 그 분포는 항상 검출윈도우의 중앙에 위치하지는 않는다. 그러므로, 수직동기신호의 분포가 검출윈도우의 첫 번째 또는 두번째의 절반에 위치될 경우 지터성분량이 변화되는 것을 자주 보게 된다.
따라서, 본 발명의 목적은 종래기술에서 발생된 불합리한 점 및 상술된 단점을 해소할 수 있는 수직동기처리회로를 제공하는데 있다.
더욱이, 본 발명의 목적은 비표준신호에 대해 충분한 수직동기처리를 달성할 수 있는 간단한 구성의 수직동기처리회로를 제공하는 데 있다.
본 발명의 첫 번째 관점으로서, 표준 및/또는 비표준입력 비디오신호를 사용하는 수직동기처리회로는 입력신호의 수평동기신호와 동기하는 클럭신호를 카운팅에 의해 카운트를 생성하는 카운터와, 비표준신호에 기인한 리세트를 방지하기 위하여 상기 수직동기신호가 상기 카운터의 카운트의 소정의 범위(Wmin-Wmax)에 의해 정의된 윈도우내에서 발생될 때에만 입력신호의 수직동기신호에 따라서 상기 카운터를 리세팅하는 리세팅회로와, 리세트의 타이밍에서 카운트된 카운트(데이터)를 저장하는 메로리와, 상기 저장수단내에 저장된 카운트에 따라서 최소값(Wmin)과 최대값(Wmax)을 독립적으로 변경시키는 것에 의해 소정의 범위를 변화시키는 회로로 구성되어 있다.
본 발명의 두 번째 관점에 있어서, 표준 및/또는 비표준입력 비디오신호를 사용하는 수직동기처리회로는 입력신호의 수평동기신호와 동기하는 클럭신호를 카운팅에 의해 카운트를 생성하는 카운터와, 비표준신호에 기인한 리세트를 방지하기 위하여 상기 수직동기신호가 상기 카운터의 카운트의 소정의 범위(Wmin-Wmax)에 의해 정의된 윈도우내에서 발생될 때에만 입력신호의 수직동기신호에 따라서 상기 카운터를 리세팅하는 제 1리세팅회로와, 리세트의 타이밍에서 카운트된 카운트(데이터)를 저장하는 메모리와, 상기 소정의 범위를 변화시키는 회로와, 입력비디오신호내에서 수직동기간격의 존재를 판별하는 회로와, 상기 소정의 범위내에서 수직동기펄스가 없을 경우에 상기 카운터가 상기 카운트에 도달할 때, 상기 판별수단이 수직동기간격의 존재를 검출하게 되면, 상기 카운터를 리세팅하는 제 2리세팅회로로 구성되어 있다.
본 발명의 상기 및 다른 목적과 특성 및 이점은 첨부한 도면에 관련하여 알 수 있도록 실시예에 대한 다음의 상세한 설명으로부터 명백하게 될 것이다.
이하, 본 발명을 도면을 참조하여 상세하게 설명한다.
첨부된 도면 중 제2도는 본 발명에 따른 수직동기처리회로를 실현할 수 있는 하드웨어의 일예를 나타낸다.
제2도를 참조하면, 예를 들면 4MHz의 클럭신호와 수평주파수의 2배의 주파수(2fH)를 갖는 타이밍신호가 명령어드레스 발생기(1)에 공급된다. 이 명령어드레스 발생기(1)에 의해 발생된 어드레스는 명령 I-ROM(read only memory)(2a)과 I-RAM(random access memory)(2b)에 공급된다. 이 I-ROM(2a)과 I-RAM(2b)에 의해 발생된 신호는 데이터 ROM(3)과 데이터 RAM(4)에 공급되는 동시에 명령디코더(5)에 공급된다. 또한, ROM(3)과 RAM(4)으로부터의 데이터는 ALU(Arithmatic and logic unit : 연산 및 논리장치)(6)에 공급되고, 이 ALU(6)의 출력은 누산기(ACC : Accumulator)(7)를 거쳐 ROM(3)과 RAM(4) 및 ALU(6)에 공급된다. 상기의 ALU(6)와 누산기(7)의 작동은 명령디코더(5)로부터의 신호에 의해 제어된다. 또한, 누산기(7)로부터의 신호와 수직동기신호는 점프명령 신호발생기(8)에 공급되고, 이 점프명령 신호발생기(8)로부터의 점프명령신호는 명령어드레스 발생기(1)에 공급된다. 이 회로에 있어서는, 후술하는 틀로우챠트에 나타낸 소프트웨어의 계산이 실행되고, 계산된 결과가 레지스터(9)와 레지스터(10)에 전달된다.
첨부된 도면 중 제3도는 명령 I-ROM(2a)과 I-RAM(2b)에 저장된 소프트웨어의 일예의 플로우챠트를 나타낸다. 제3도는 대규모에 적합하게 사용할 수 있도록 2장의 도면으로 도시된 제3a도 및 제3b도로 이루어진다. 제3도의 플로우챠트에 있어서, 이 소프트웨어는 상술된 수평주파수의 2배(2fH)의 사이클로 작동된다.
제3도를 참조하면, 작동이 시작된 후 판정스탭(S1)에서는 그 기간이 수직동기신호기간인지 아닌지의 여부가 판정된다. 상기 기간이 수직동기신호기간이 아닐 경우, 판정스텝(S1)에서는 NO가 되어 프로세싱은 다음의 스텝(S2)으로 이행되고, 여기에서 표준모드, 비표준모드, 무신호모드가 판별된다. 스텝(S2)에 있어서, 이들의 모드는 이후에 설명되는 플래그(flag)를 기초로 하여 판별된다.
이 모드가 스텝(S2)에서 표준모드로서 판정될 경우에, 프로세싱은 다음의 판정스텝(S3)으로 이행한다. 이 판정스탭(S3)에서는 카운트값(X)이 소정의 값(Tstm)과 같거나 큰지의 여부가 판정된다.(XTstm). XTstm 이 성립되지 않을 경우에는 판정스텝(S3)에서 NO로 나타낸 바와 같이 스텝(S4)에서 카운트값(X)에 "1"이 가산된다(X=X+1). 한편, 판정스탭(S3)에서 YES로 나타낸 바와 같이 XTstm이 성립될 경우에 프로세싱은 스텝(S5)으로 이행하고, 여기에서 카운트값(X)이 제로(zero)로 리세트된다(X=0). 이후에, 이 플로우챠트는 정지된다.
상기 모드가 스텝(S2)에서 비표준모드로서 판정될 경우에 프로세싱은 다음의 판정스텝(S6)으로 이행한다. 이 판정스텝(S6)에서는 카운트값(X)이 최대한계값(Wmax)과 같거나 큰지의 여부가 판정된다(XWmax). 판정스텝(S6)에서 NO로 나타낸 바와 같이 XWmax가 성립하지 않을 경우에 프로세싱은 스텝(S7)에서 카운트값(X)에 "1"이 가산된다(X=X+1). 한편, 판정스텝(S3)에서 YES로 나타낸 바와 같이 XWmax가 성립될 경우에 프로세싱은 스텝(S8)으로 이행하고, 여기에서 카운트값(X)이 제로(zero)로 리세트된다(X=0). 이후에, 이 플로우챠트는 정지된다.
상기 모드가 스텝(S2)에서 무신호모드로서 판정될 경우에 프로세싱은 다음의 판정스텝(S9)으로 이행한다. 이 판정스텝(S9)에서는 카운트값(X)이 소정의값(Tstm)과 같거가 큰지의 여부가 판정된다(XTstm). 판정스텝(S9)에서 NO로 나타낸 바와 같이 XTstm가 성립하지 않을 경우에 프로세싱은 스텝(S10)으로 이행하고, 카운트값(X)에 "1"이 가산된다(X=X+1). 한편, 판정스텝(S9)에서 YES로 나타낸 바와 같이 XTstm이 성립될 경우에 프로세싱은 스텝(S11)으로 이행하고, 여기에서 카운트값(X)이 제로(zero)로 리세트된다(X=0). 이후에, 이 플로우챠트는 정지된다.
이 기간이 판정스텝(S1)에서 YES로 나타낸 바와 같이 수직동기신호기간으로서 판정될 경우에, 프로세싱은 스텝(S12)으로 이행하고, 마찬가지로, 이 판정스템(S12)에서 표준모드, 비표준모드 및 무신호모드가 판정된다. 이 모드가 스텝(S12)에서 표준모드로서 판정될 경우에, 프로세싱은 다음의 판정스텝(S13)으로 이행하고, 여기에서 카운트값(X)과 소정의 값(Tstm)이 서로 같은지의 여부가 판정된다(X=Tstm). X=Tstm이 성립되지 않을 경우에는 판정스텝(S13)에서 NO로 나타낸 바와 같이 프로세싱은 스텝(S14)로 이행하고, 여기에서 카운트값(X)에 "1"이 가산된다(X=X+1). 한편, 판정스텝(S13)에서 YES로 나타낸 바와 같이 X=Tstm이 성립될 경우에, 프로세싱은 스텝(S15)으로 이행하고, 여기에서 카운트값(X)이 제로(zero)로 리세트된다(X=0). 이후에, 이 플로우챠트는 정지된다.
상기 모드가 스텝(S12)에서 비표준모드로서 판정될 경우에, 프로세싱은 다음의 판정스텝(S16)으로 이행한다. 이 판정스텝(S16)에서는 카운트값(X)이 이후에 언급되는 검출윈도우의 최소한계값(Wmin)보다 작은지의 여부가 판정된다(X <Wmin). 판정스텝(S16)에서 YES로 나타낸 바와 같이 X <Wmin이 성립될 경우에, 프로세싱은 스텝(S17)으로 이행하고, 여기에서 카운트값(X)에 "1"이 가산된다(X=X+1). 한편, 판정스텝(S16)에서 NO로 나타낸 바와 같이 X <Wmin이 성립되지 않을 경우에,프로세싱은 스텝(S18)으로 이행하고, 여기에서 수직주파수(50/60Hz)를 갖는 시스템이 그때에 카운트값(X)으로부터 판별된다. 다음의 스텝(S19)에서, 검출윈도우가 갱신되고 나서, 카운트값(X)은 스텝(S20)에서 제로(zero)로 리세트된다(X=0). 이후에, 이 플로우챠트는 정지된다.
또한, 상기 모드가 스텝(S12)에서 무신호모드로서 판정될 경우에, 프로세싱은 다음의 판정스텝(S21)으로 이행되고, 여기에서 모드플래그가 비표준모드 플래그로 세트된다. 다음의 판정스텝(S22)에서는 카운트값(X)이 100보다 큰지(X> 100)의 여부를 판정한다. 판정스텝(S22)에서 NO로 나타낸 바와 같이 X> 100이 성립하지 않을경우에, 프로세싱은 스텝(S23)으로 이행되어 카운트값(X)에 "1"이 가산된다(X=X+1).
한편, 판정스텝(S22)에서 YES로 나타낸 바와 같이 X> 100이 성립될 경우에,프로세싱은 스텝(S24)으로 이행되어 여기에서 카운트값(X)이 제로(zero)로 리세트된다(X=0). 그런후에, 이 플로우챠트는 정지된다. 상술된 소프트웨어는 예를 들면 수평주파수의 2배(2fH)의 사이클에서 반복적으로 작동된다(스타트된다).
초기상태에서, 카운트값(X)은 초기값(0)으로 세트되고, 모드플래그는 비표준모드로서 세트된다. 그러므로, 상술된 플로우챠트는 초기상태에서 스텝 S1, S2, S6 그리고 S7 또는 S8의 루프를 순착로 경유하여 구동되어 카운트값(X)이 수평주파수의 2배(2fH)의 사이클에서 각각 "1"만큼 증가된다. 따라서, 수직동기신호기간이 스텝(S1)에서 판별되지 않고 카운트값(X),이 검출윈도우의 상한값(Wmax)을 초과할 경우에, 카운트값(X)은 제로로 리세트된다. 예를 들면, 이 리세팅이 3번 연속해서 실행될 경우에는 모드플래그가 무신호모드로 세트된다. 그리하여, 플로우챠트는 스텝 S1, S2, S9 그리고 S10 또는 S11의 로프를 순차로 경유하여 구동됨으로써, 카운트값(X)이 수평주파수의 2배(2fH)의 사이클에서 각각 "1"만큼 증가한다. 그리고, 0Tstm 카운트값이 반복된다.
판정스텝(S1)에서, 수직동기신호기간이 비표준모드로서 확인된다면, 플로우챠트는 스텝 S1, S12, S16, S17 또는 S18, S19, S20의 루프를 순차로 경유하여 구동된다. 초기상태에서, 스텝(S16)에서 YES로 나타낸 바와 같이 X <Wmin이 만족되고, 수직동기신호기간이 판정스텝(S1)에서 더 이상 확인되지 않게 되면, 플로우챠트의 구동이 스텝 S1, S2, S9, S10 또는 루프를 경유하여 되돌아온다. 이들 스텝이 반복되면, 플로우챠트의 구동이 후퇴되어 스텝(S16)에서 NO로 나타낸 바와 같이 W<Wmin이 만족하지 않게 된다.
이 상태에서, 50/60Hz의 수직주파수를 갖는 시스템이 스텝(S18)에서 확인된다. 예를 들면, 이 상태가 4번 반복될 경우에 이 확인이 실행된다. 카운트값(X)의 평균값이 약 625일 경우에, 시스템은 50Hz의 시스템으로서 판정되는 반면에, 평균값이 약 525일 경우에, 시스템은 60Hz의 시스템으로 판정된다. 따라서, 상술된 소정의 Tstm값을 시스템이 50Hz일때에는 625로 판정하고, 시스템이 60Hz일 때에는 525로 각각 판정한다.
이 상태에서, 검출윈도우는 스텝(S19)에서 갱신된다. 예를 들면, 이 상태가 4번 반복되면 검출윈도우는 갱신된다. 이 기간동안에 소정의 여유분이 카운트값(X)의 최대값 및 최소값에 가산됨으로써, 검출윈도우의 상한 및 하한값을 제공한다.
첨부도면 제4도는 제3도의 플로우챠트의 일부상세도로써, 특히 검출윈도우를 갱신하는 스텝이 대한 상세도이다.
제4도를 참조하면, 소프트웨어의 작동스타트에 이어, 카운트값(X)은 스텝(S31)에서 "1"만큼 증가한다. 다음의 판정스텝(S32)에서는 그 기간이 수직동기신호기간인지 안닌지의 여부가 판정된다. 판정스텝(S32)에서 YES로 나타낸 바와 같이, 그 기간이 수직동기신호기간일 경우에, 프로세싱은 다음의 판정스텝(S33)으로 이행되어, 카운트값(X)이 검출윈도우내에 속하는지의 여부를 판정한다. 카운트값(X)이 판정스텝(S33)에서 YES로 나타낸 바와같이 검출윈도우내에 속할 경우에, 프로세싱은 스텝(S34)으로 이행되어, 상기 카운트값(X)이 메모리에 저장된다. 다음의 스텝(S35)에서, 갱신될 검출윈도우는 저장된 카운트값(X)으로부터 계산된다. 또한, 스텝(S36)에서 카운트값(X)은 제로(X=0)로 리세트되고, 이 후에 플로우챠트는 정지한다. 한편, 판정스텝(S33)에서 NO로 나타낸 바와 같이, 카운트값(X)이 검출윈도우내에 없을 경우에, 이 플로우챠트는 정지한다.
한편,판정스텝(S32)에서 NO로 나타낸 바와 같이 수직동기신호기간이 아닐 경우에, 프로세싱은 다음의 판정스텝(S37)으로 이행되어, 카운트값(X)이 검출윈도우보다 큰지의 여부(X> Wmax)를 판정한다. 판정스텝(S37)에서 YES로 나타낸 바와 같이, 카운트값(X)이 검출윈도우보다 클 경우에, 프로세싱은 다음의 판정스텝(S38)으로 이행된다. 판정스텝(S38)에서는 수직동기신호가 검출윈도우의 밖에 있는지의 여부를 판정한다. 판정스텝(S38)에서 YES로 나타낸 바와 같이, 수직동기신호가 검출윈도우의 밖에 있는 경우에, 프로세싱은 스텝(S39)으로 이행처리되어 검출윈도우는 수직동기신호가 존재하는 방향으로 신장된다. 또한, 카운트값(X)은 스텝(S36)에서 제로(X=0)으로 리세트된다. 그 이후에, 이 플로우챠트는 정지된다. 또한,판정스텝(S38)에서 NO로 나타낸 바와 같이, 수직동기신호가 검출윈도우의 밖에 있지 않는 경우에, 카운트값(X)은 스텝(S36)에서 제로(X=0)로 리세트되고, 그 이후에 이 플로우챠트는 정지된다. 판정스텝(S37)에서 NO로 나타낸 바와 같이, 카운트값(X)이 검출윈도우보다 크지 않을 경우에, 이 플로우챠트는 정지된다.
첨부도면 제5도는 갱신될 검출윈도우를 계산하는데 사용되는 플로우챠트를 나타내고 있다.
제5도를 참조하면, 스텝(S41)에 있어서 메모리에 저장된 값(T4)은 값 T3(T4=T3)로 다시 기록되고, 값(T3)은 값(T2)으로 다시 기록되고, 값(T2)은 값(T1)로 다시 기록되고, 값(T1)은 카운트값(X)으로 다시 기록된다. 따라서, 앞선 4번의 계산의 카운트값(X)은 T1~T4에 저장된다. 다음의 스텝(S42)에서, T1~T4의 최대값(Tmax)이 계산되고, 또한 다음과 같은 식(1)이 산출된다.
Wmax=Tmax+………… (1)
여기에서,는 여유분이다. 또한, 다음이 스텝(S43)에서 T1~T4의 최소값(Tmin)이 계산되며, 또한 다음의 식(2)이 산출된다.
Wmin=Tmin-β………… (2)
여기에서, β는 여유분이다. 검출윈도위의 상한값(Wmax)와 하한값(Wmin)의 초기값은 625와 525를 포함하는 충분히 큰 폭을 갖도록 선택한다. 이와 동시에, 이들 값들은 모드플래그가 비표준모드 플래그로 변하는 타이밍시점에서 초기값으로 리세트된다. 또한, 최대값(Tmax)과 최소값(Tmin)은 양자 거의 모두 Tstm이고, 이들 사이의 차이가 소정의 값보다 작을 경우에, 모드플래그는 표준모드플래그로 변하게 된다.
표준모드에서, 이 소프트웨어는 스텝 S1, S2, S3, S4의 루프의 순서를 경유하고, 또한 스텝 S1, S12, S13, S14 또는 S15의 루프의 순서를 경유하여 구동된다. 따라서, 카운트값(X)은 수평주파수의 2배(2fH)의 사이클에서 하나씩 증가되어 X=Tstm이 성립될 경우, 제로로 다시 리세트되며, 여기에서 0Tstm값이 반복된다. 반면에, 수직동기신호가 제공되지 않을 경우에, X=Tstm이 스텝(S3)에서 만족된다면, 카운트값(X)은 스텝(S5)에서 제로로 다시 리세트되고, 그리하여 0Tstm 값이 반복된다. 따라서, 표준모드에서 카운트값(X)이 수평주파수의 2배(2fH)의 사이클에서 하나씩 계속하여 증가하여, X=Tstm이 만족될 경우에 제로로 리세트됨으로써, 0Tstm값이 반복된다. 또한, 카운트값(X)이 제로로 리세트되는 것과 같은 상태가 스텝(S5)에서 8번 계속하여 반복될 경우에, 모드플래그는 비표준모드로 세트된다.
따라서, 플로우챠트에서 카운트값(X)은 표준모드에서 수직동기신호기간동안 X=Tstm이 만족하는 시점에서 제로로 리세트된다. 비록 수직동기신호가 드롭아웃(drop out)되더라도, 이 드롭아웃은 8번이상 계속되지 않으므로 카운트값(X)은 X=Tstm이 성립되는 시점에서 제로로 리세트된다. 그리하여, 드롭아웃된 수직동기신호가 보간된다.
즉, 표준모드에 있어서, 카운트값(X)은 제6a도에 나타낸 입력수직동기신호에 따라서 제6b도에 나타낸 바와 같이 변한다. 그리고, 수직편향 타이밍펄스가 카운트값(X)이 소정의 값(a)보다 높고, 소정의 값(b)보다 낮은 기간동안 발생되는 경우에, 이 타이밍펄스는 제6c도에 나타낸 바와 같이 된다. 반면에, 드롭아웃이 제6d도에 나타낸 바와 같이 입력수직동기신호에서 발생될 경우에, 카운트값(X)은 제6e도에 나타낸 바와 같ㅌ이 변한다. 즉, 카운트값(X)의 변화는 입력수직동기신호에서 발생되는 드롭아웃에 상관없이 동일하다.
따라서, 카운트값(X)이 소정의 값(a)보다 높고, 소정의 값(b)보다 낮은 기간동안 수직편향 타이밍펄스를 형성시킴으로써, 이 타이밍펄스는 제6f도에 나타낸 바와 같이 나타내어지고, 드롭아웃된 수직동기신호가 보간된다. 또한, 카운트값(X)의 변화는 입력수직동기신호의 드롭아웃에 상관없이 이렇게 보간된 수직동기신호에서 동일하게 때문에, 이 수직동기신호가 최소위치와 완전히 동일한 타이밍에서 형성됨으로써, 지터(jitter)등으로부터 자유로운 수직동기신호를 보간한다.
또한, 비표준모드에 있어서, 검출윈도우의 폭은 제7a도에 나타낸 바와 같이 초기값에 있어 증가된다. 수직동기신호가 제7b도에 나타낸 이 검출윈도우내에서 검출될 경우, 검출윈도우의 폭은 제7c도에 나타낸 바와 같이 최대값(Tmax) 및 최소값(Tmin)에 따라서 소정의 여유분(및 β)이 그때에 카운트값(X)의 최대값(Tmax) 및 최소값(Tmin)에 가산되는 폭으로 변하게 된다. 따라서, 초기값에서 검출윈도우의 폭은 수직동기신호의 판별(pull-in)이 신속하게 실행될 수 있는 정도로 크다. 또한, 수직동기신호가 풀인된 다음에 검출윈도우의 폭이 좁아짐으로써, 수직동기신호근처의 노이즈등을 제거할 수 있다.
또한, 수직동기신호의 가격이 비표준모드에서 점차적으로 변화될 경우에, 검출윈도우는 상기의 변화가 여유분(및 β)영역내에 속하는 한 상술된 수직동기신호의 변화후에 변화됨으로써, 비표준모드에서 수직동기신호를 판별할 수 있게 된다. 또한, 예를 들면 수직동기신호의 위상이 크게 변화될 경우에는 검출윈도우내에서 수직동기신호가 검출되지 않으므로, 모드플래그가 무신호모드에 일시적으로 세트된다.
그리고, 상술된 바와 같이 무신호모드에 세트된 모드플래그는 수직동기신호의 판별에 의해 비표준모드로 세트됨으로써, 검출윈도우의 폭을 초기값으로 리세팅한다.
따라서,수직동기신호의 판별(pull-in)이 신속하게 실행될 수 있다.
상술된 회로에 따르면, 수직동기신호기간동안 카운터값들이 저장되고 검출윈도우는 이들의 저장된 값을 기초로 하여 형성되기 때문에, 비표준신호등에 대하여 충분히 좁은 검출윈도우를 형성할 수 있다. 따라서, 수직동기처리는 간단한 회로구성에 의해 충분히 수행될 수 있게 된다.
즉, 상술된 회로에 있어서, 비록 드롭아웃이 동기신호에서 발생될지라도, 드롭아웃된 수직동기신호가 여러개의 앞선 동기신호들을 기초로 하여 보간됨으로써, 화상위치가 변위되는 것을 방지할 수 있다. 또한, 검출윈도우의 폭은 동기신호가 풀인될 경우에 증가되고, 동기신호가 안정될 경우에 줄어들도록 변화가능하게 형성됨으로써, 동기신호근처의 노이즈등을 제거할 수 있다. 그리하여, 지터를 방지할 수 있다. 더욱이, 상기 시스템은 또한 상술된 프로세싱에서 사용되는 것과 동일한 프로세서수단에 의해 판별되기 때문에, 그 목적을 위한 논리회로의 추가가 불필요하고, 이 수직동기처리회로의 칩영역이 LSI(large scale integration)로 형성될 경우에 증가되는 것을 방지할 수 있다.
상술된 회로에 있어서, 검출윈도우를 산출하기 위하여 저장되는 카운트값(X)의 수는 4이상일 수도 있다. 또한, 그 산출방법은 최대값(Tmax)과 최소값(Tmin)을 사용하는 상술된 방법에 한정되지 않고, 소정의 여유분을 평균값의 전후에 가산함으로써 검출윈도우를 형성시키는 방법을 사용할 수도 있다. 이 경우에, 그 여유분(및 β)은 후속의 실행 및 지터실행에 영향을 미치기 때문에, 후속실행 및 지터실행을 고려하여 임으로 판정되어야만 한다.
또한, 상술된 회로에 있어서, 카운트값(X)은 모니터수상기의 화상스크린의 수직방향에서 절대위치에 해당되므로, 수직편향파형과 수평편향파형의 보정파형등이 계산에 의해 형성될 경우, 이 카운트값(X)을 사용함으로써 계산이 실행될 수 있다.
또한, 카운트값 X> 100이 제3도의 플로우챠트에 있어 판정스텝(S22)에서 판정되는 이유는, 수직동기신호가 종종 노이즈등을 오검출하는 것에 의해 판별되는 경우에, 수직편향폭의 감소에 기인하여 회로에 과부하가 걸리는 것을 방지하기 위한 것이다.
첨부도면중 제8도는 동기신호를 검출하는 방법과 검출윈도우를 갱신하는 방법을 설명하는데에 참조하기 위한 또다른 플로우챠트를 상세하게 나타낸다.
제8도를 참조하면, 작동의 시작 이후에, 카운터값(X)은 스텝(S131)에서 1만큼 증가한다(X=X+1). 다음의 판정스텝(S132)에서 수직동기신호기간의 헤더부에서 동기펄스가 도달하였는지의 여부가 판정된다. 판정스텝(S132)에서 YES로 나타낸 바와 같이, 이 동기펄스가 이미 존재할 경우에, 프로세서는 다음의 판정스텝(S133)으로 이행하고, 여기에서 카운트값(X)이 검출윈도우내에 있는지의 여부가 판정된다. 판정스텝(S133)에서 YES로 나타낸 바와 같이, 카운트값(X)이 검출윈도우내에 있는 경우에, 프로세서는 다음의 판정스텝(S134)으로 이행하고, 여기에서 카운트값(X)이 메모리에 저장된다. 그리고, 다음의 판정스텝(S135)에서, 갱신될 검출윈도우가 스텝(S134)에 저장된 카운트값(X)으로부터 산출된다. 또한, 다음의 판정스텝(S136)에서, 카운트값(X)은 제로로 리세트되고, 이 플로우챠트에서의 프로세스는 끝난다(정지된다). 판정스텝(S133)에서 NO로 나타낸 바와 같이, 카운트값(X)이 검출윈도우의 밖에 있는 경우에, 이 플로우챠트에서의 프로세스는 끝난다(정지된다).
한편, 판정스텝(S132)에서 NO로 나타낸 바와 같이, 동기펄스가 아직 가해지지 않았을 경우에, 프로세스는 다음의 판정스텝(S137)으로 이행하고, 여기에서 카운트값(X)이 525인지의 여부를 판정된다. 판정스텝(S137)에서 YES로 나타낸 바와 같이, X=525가 만족될 경우에, 프로세스는 다음의 판정스텝(S134)으로 이행하고, 여기에서 수직동기신호기간이 주어wu 있는지의 여부가 판정된다. 판정스탭(S138)에서 YES로 나타낸 바와 같이, 수직동기신호기간이 주어져 있는 경우에, 프로세스는 스텝(S136)으로 이행하고, 여기에서 카운트값(X)이 제로로 리세트된다. 판정스탭(S137)에서 NO로 나타낸 바와 같이, 카운트값(X)이 525와 동일하지 않는 경우와 판정스텝(S138)에서 NO로 나타낸 바와 같이, 수직동기신호기간이 주어지지 않았을 경우에, 프로세스는 다음의 판정스텝(S139)으로 이행한다. 판정스텝(S139)에서는 카운트값(X)이 검출윈도우보다 큰지의 여부가 판정된다. 판정스텝(S139)에서 YES로 나타낸 바와 같이, 카운트값(X)이 검출윈도우보다 큰 경우에, 프로세스는 다음의 판정스텝(S140)으로 이행하고, 여기에서 동기펄스가 검출윈도우의 밖에 존재하는지의 여부가 판정된다. 판정스텝(S140)에서 YES로 나타낸 바와 같이, 동기펄스가 검출윈도우의 밖에 존재할 경우에, 프로세스는 다음의 판정스텝(S141)으로 이행하고, 여기에서 검출윈도우는 수직동기펄스가 존재하는 방향으로 신장된다. 또한, 카운트값(X)이 스텝(S136)에서 제로로 리세트된 후, 이 플로우챠트의 프로세스는 종료된다(정지된다). 또한, 판정스텝(S140)에서 NO로 나타낸 바와같이 수직동기신호가 주어지지 않았을 경우에, 카운트값(X)은 스텝(S136)에서 제로로 리세트된 후, 이 플로우챠트의 프로세스는 종료된다(정지된다). 또한, 판정스텝(S139)에서 NO로 나타낸 바와 같이, 카운트값(X)이 검출윈도우보다 크지 않을 경우에, 이 플로우챠트의 프로세스는 종료된다(정지된다).
상술된 회로에 따르면, 정상적인 조건에 있어, 제9b도에 나타낸 수직동기신호기간이 제9a도에 나타낸 입력비디오신호로부터 분리됨으로써, 예를 들면 제9c도에 나타낸 바와 같이 수직동기신호주기의 스타트부에 위치되는 동기펄스를 검출한다.
반면에, 방송파의 전파경로상의 왜곡과 리피터(repeater)등의 특성과 같은 영향에 기인하여 제9d도에 나타낸 바와 같이 방송파의 동기레벨이 감소하고 등화펄스부(equalizing pulse portion)가 비틀리는 것이 종종 관찰된다. 등화펄스부의 외란은 비디오신호의 레벨과 함께 변화됨으로써,동기분리의 작동이 나빠진다. 결과적으로, 등화펄스부는 제9e도에 나타낸 바와 같이 수직동기신호로 처리되어 제9f도에 나타낸 동기펄스가 그 스타트부에서 검출된다. 이 결과의 동기펄스는 비디오-인-싱크(video-in-sync)로 알려져 있으며, 동기펄스의 검출위치는 화상패턴에 따라 변동된다. 동기펄스가 상술된 바와 같이 동일하게 처리될 경우에, 수직위상지터가 발생됨으로써 화상을 알아보기 매우 어렵게 된다.
상술된 회로에 따르면, 정상적인 조건에 있어서, 예를 들면 제9c도에 나타낸 동기펄스가 입력비디오신호로부터 검출됨으로써, 카운터값(X)을 리세팅한다. 한편, 동기레벨이 감소되어 등화펄스가 외란됨으로써, 제9f도에 나타낸 동기펄스가 검출될 경우에, 이 동기펄스는 제9h도에 나타낸 검출윈도우를 벗어나게 되므로, 상기 카운트값(X)이 리세트되지 않는다. 그리고, 제9j도에 나타낸 바와 같이 카운트값 X=525가 만족될 경우에, 제9e도에 나타낸 수직동기신호기간의 존재는 판정스텝(S138)(제8도참조)에서 판정된다. 판정스텝(S139)(제8도참조)에서 YES로 나타낸 바와 같이 수직동기신호기간이 존재하기 때문에, 카운트값(X)은 그 위치에서 리세트된다(스텝(S136)). 그리하여, 카운트값(X)은 제9k도에 나타낸 바와 같이 정상적인 조건에 있어서의 위치(제9c도에 도시)와 동일한 위치에서 리세트된다.
상술된 바와 같이, 본 회로에 따르면, 수평동기신호와 함께 동기된 클럭신호의 카운트값이 소정의 값(스텝(S137)에서)에 도달할 경우에, 수직동기신호기간이 존재하는지의 여부가 판정스텝(S138)에서 판정된다. 그리고, 판정스텝(S137) 및 판정스텝(S138)에서 YES로 나타낸 바와 같이 수직동기신호기간이 존재할 경우에, 이 카운트값은 스텝(S136)에서 리세트된다. 따라서, 동기신호의 위치가 변위된 신호가 안정하게 리세트될 수 있으며, 동기신호에 대한 검출윈도우의 폭이 줄어들 수 있다. 그리하여, 간단한 회로구성에 의해 비표준신호상에서 만족할만한 수직동기처리를 실행할 수 있다.
특히, 상술된 회로에 따르면, 리세트위치는 카운터의 카운트값에 의해 결정되기 때문에, 수직위상이 변환되는 것을 방지할 수 있고, 회상에 지터가 발생하는 것을 회피할 수 있다. 또한, 비록 동기펄스의 위치가 앞방향으로 시프트될지라도, 리세팅이 보정이치에서 실행되기 때문에, 검출윈도우의 폭은 좁게 되도록 설정할 수 있다. 그리고, 제9f도에 나타낸 부정확한 동기펄스가 오검출되는 위험은 없다. 그리고, 본 발명은 비디오-인 싱크(video-in syne)에 한정되는 것이 아니라, 다양한 신호의 동기안정화실행이 향상될 수 있다. 또한, 동기펄스가 검출되지 않을 경우에, 제9I도에 나타낸 바와 같이 검출윈도우의 종단에서 리세팅이 실행되는 종래의 기술과는 다른 지터로부터 자유로운 화상이 얻어질 수 있다.
더욱이, 카운터값(X)은 상술된 바와 같이 제8도의 판정스텝(S137)에서 고정된 값, 즉 525와 비교되지만, 본 발명은 이에 한정되는 것이 아니라 여러가지 변형이 가능함은 물론이다. 즉, 리세팅이 동기펄스에 의해 실행될 경우에 제공되는 값이 메모리에 연속적으로 저장되어 카운트값은 이렇게 저장된 복수의 값의 평균값과 비교될 수 있다.
첨부된 도면을 참조하여 본 발명의 바람직한 실시의 예를 설명하였지만, 본 발명은 본 실시예에 한정되는 것이 아니라, 첨부된 청구범위에서 한정된 바와 같이 본 발명의 진의 또는 영역에서 벗어나지 않고 본 기술분야에서 통상의 지식을 가진자에 의해 다양한 변화와 수정이 가능함은 물론이다.

Claims (4)

  1. 표준 및/또는 비표준입력 비디오신호를 사용하는 수직동기처리회로에 있어서, 입력신호의 수평동기신호와 동기하는 클럭신호를 카운팅에 의해 카운트를 생성하는 카운터와, 비표준신호에 기인한 리세트를 방지하기 위하여 상기 수직동기신호가 상기 카운터의 카운트의 소정의 범위(Wmin-Wmax)에 의해 정의된 윈도우내에서 발생될 때에만 입력신호의 수직동기신호에 따라서 상기 카운터를 리세팅하는 수단과, 리세트의 타이밍에서 카운트된 카운트를 저장하는 수단과; 상기 저장수단내에 저장된 카운트(T1, T2, T3, T4)에 따라서 최소값(Wmin) 및 최대값(Wmax)의 범위를 독립적으로 변경시키는 것에 의해 소정의 범위를 변경시키는 수단과를 포함하여 구성하는 것을 특징으로 하는 수직동기처리회로.
  2. 제1항에 있어서, 상기 변경수단은 상기 저장수단내에 저장된 복수의 데이터를 이용하는 것을 특징으로 하는 수직동기처리회로.
  3. 제2항에 있어서, 상기 복수의 카운트는 수직동기간격내에서 카운트된 최대(Tmax) 및 최소(Tmin)카운트를 포함하는 것을 특징으로 하는 수직동기처리회로.
  4. 수직동기처리회로에 있어서, 표준 및/또는 비표준입력 비디오신호를 사용하는 수직동기처리회로에 있어서, 입력신호의 수평동기신호와 동기하는 클럭신호를 카운팅에 의해 카운트를 생성하는 카운터와, 비표준신호에 기인한 리세트를 방지하기 위하여 상기 수직동기신호가 상기 카운터의 카운트의 소정의 범위(Wmin-Wmax)에 의해 정의된 윈도우내에서 발생될 때에만 입력신호의 수직동기신호에 따라서 상기 카운터를 제1 리세팅하는 수단과, 리세트의 타이밍에서 카운트된 카운트(데이터)를 저장하는 수단과, 상기 소정의 범위를 변경시키는 수단과, 입력비디오 신호내에서 수직동기간격의 존재를 판별하는 수단과, 상기 소정의 범위내에서 수직동기펄스가 없을 경우에 상기 카운터가 상기 카운트에 도달할 때, 상기 판별수단이 수직동기간격의 존재를 검출하게 되면, 상기 카운터를 리세팅하는 제 2리세팅수단과를 포함하여 구성하는 것을 특징으로 하는 수직동기처리회로.
KR1019920008791A 1991-05-28 1992-05-23 수직동기 처리회로 KR100248483B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP12386791A JP3203680B2 (ja) 1991-05-28 1991-05-28 垂直同期処理回路
JP91-123867 1991-05-28

Publications (2)

Publication Number Publication Date
KR920022087A KR920022087A (ko) 1992-12-19
KR100248483B1 true KR100248483B1 (ko) 2000-03-15

Family

ID=14871347

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920008791A KR100248483B1 (ko) 1991-05-28 1992-05-23 수직동기 처리회로

Country Status (7)

Country Link
US (1) US5291287A (ko)
EP (1) EP0519612B1 (ko)
JP (1) JP3203680B2 (ko)
KR (1) KR100248483B1 (ko)
DE (1) DE69215149T2 (ko)
ES (1) ES2094294T3 (ko)
MY (1) MY111434A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5754251A (en) * 1995-12-12 1998-05-19 Trw Inc. Digital video vertical synchronization pulse detector
JP2007165955A (ja) * 2005-12-09 2007-06-28 Oki Electric Ind Co Ltd 垂直同期信号生成装置
CN101496042A (zh) * 2006-05-02 2009-07-29 普罗秋斯生物医学公司 患者定制的治疗方案

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4025951A (en) * 1976-06-09 1977-05-24 Gte Sylvania Incorporated Vertical synchronizing circuit having adjustable sync pulse window
US4231064A (en) * 1978-05-18 1980-10-28 Victor Company Of Japan Ltd. Vertical synchronization circuit for a cathode-ray tube
US4228461A (en) * 1979-05-25 1980-10-14 Zenith Radio Corporation Vertical synchronization system
JPS56119578A (en) * 1980-02-25 1981-09-19 Sony Corp Digital type vertical synchronizing circuit
FR2530909A1 (fr) * 1982-07-23 1984-01-27 Radiotechnique Procede et circuit pour engendrer un signal de synchronisation de trame dans un recepteur d'images
JPS5986967A (ja) * 1982-11-11 1984-05-19 Seiko Epson Corp 垂直同期制御回路及びテレビジョン受像機
US4843469A (en) * 1987-04-13 1989-06-27 The Grass Valley Group, Inc. Rapid signal acquisition and phase averaged horizontal timing from composite sync
US4868659A (en) * 1987-04-30 1989-09-19 Rca Licensing Corporation Deflection circuit for non-standard signal source
KR960013474B1 (ko) * 1988-05-17 1996-10-05 상요덴기 가부시끼가이샤 Ntsc 방송 방식과 pal 방송 방식 겸용의 수직 구동 펄스 발생 회로

Also Published As

Publication number Publication date
EP0519612B1 (en) 1996-11-13
JP3203680B2 (ja) 2001-08-27
JPH04349782A (ja) 1992-12-04
US5291287A (en) 1994-03-01
KR920022087A (ko) 1992-12-19
ES2094294T3 (es) 1997-01-16
MY111434A (en) 2000-05-31
DE69215149T2 (de) 1997-03-20
EP0519612A1 (en) 1992-12-23
DE69215149D1 (de) 1996-12-19

Similar Documents

Publication Publication Date Title
US4974081A (en) Clock pulse generating circuit
US7106379B2 (en) Scan conversion apparatus
KR100248483B1 (ko) 수직동기 처리회로
KR0133532B1 (ko) 위상 서보 제어를 위한 기준 신호 작성 회로
US4556905A (en) Vertical synchronizing control circuit
US6727956B2 (en) Sync signal generator circuit for generating stable period sync signals
EP0316946B1 (en) Video signal hard copying apparatus
US5963267A (en) Delay correction circuit
EP0767589B1 (en) Clock signal generator
KR19990023865A (ko) 위상 동기 루프 회로
KR100633143B1 (ko) 배드에딧 검출이 가능한 필름모드 판별장치 및 그 방법
EP3866460B1 (en) Interpolation frame generation device and method
JP3173021B2 (ja) 偏向装置
JP2880187B2 (ja) デジタルテレビジョン受像機
JP3876794B2 (ja) 垂直同期信号処理回路
US6052153A (en) Synchronization circuit and methods for screens with scanning circuits that reduce the effects of variations in frequency of an input signal
JP2714221B2 (ja) テレビジョン方式判別装置
JPH027224B2 (ko)
JPH04281674A (ja) 垂直同期処理回路
JP3291978B2 (ja) Edtv2識別制御信号検出回路
JPH10150607A (ja) 車載用テレビ受信装置
JP3229920B2 (ja) ワイドクリアビジョン識別制御信号検出装置
JPH02281887A (ja) 標準信号判別回路
JPH0269076A (ja) 位相同期装置
JPS5979686A (ja) テレビジョン信号のタイミング抽出装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081120

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee