KR100248153B1 - 원칩 마이크로 컴퓨터의 리셋신호 제어회로 - Google Patents

원칩 마이크로 컴퓨터의 리셋신호 제어회로 Download PDF

Info

Publication number
KR100248153B1
KR100248153B1 KR1019970062178A KR19970062178A KR100248153B1 KR 100248153 B1 KR100248153 B1 KR 100248153B1 KR 1019970062178 A KR1019970062178 A KR 1019970062178A KR 19970062178 A KR19970062178 A KR 19970062178A KR 100248153 B1 KR100248153 B1 KR 100248153B1
Authority
KR
South Korea
Prior art keywords
signal
reset signal
oscillation
clock
output
Prior art date
Application number
KR1019970062178A
Other languages
English (en)
Other versions
KR19990041567A (ko
Inventor
박용승
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970062178A priority Critical patent/KR100248153B1/ko
Priority to US09/135,687 priority patent/US6275951B1/en
Priority to JP10328997A priority patent/JP3089408B2/ja
Publication of KR19990041567A publication Critical patent/KR19990041567A/ko
Application granted granted Critical
Publication of KR100248153B1 publication Critical patent/KR100248153B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microcomputers (AREA)

Abstract

본 발명은 원칩 마이크로컴퓨터의 리셋신호 제어회로에 관한 것으로, 중앙처리장치가 현재 진행중인 작업을 일시 중단하고, 지정된 다른 작업을 수행하도록 요청하는 인터럽트 신호와; 활성화된 상기 인터럽트 신호에 의해 인에이블 되어, 외부 발진 수단의 발진 동작에 따라 소정 주파수와 진폭을 갖는 클럭 신호를 발생시키는 클럭 발생기와; 상기 클럭 신호의 주파수와 진폭을 검출하여, 검출된 값에 따라 소정의 검출 신호를 발생시키는 검출수단과; 활성화된 상기 인터럽트 신호에 의해 인에이블 되면 활성화된 리셋신호를 출력하고, 기준전압과 상기 직류 전압을 비교하여, 상기 직류 전압이 상기 기준전압보다 낮은 경우에는 상기 리셋신호의 활성화 상태를 유지하고, 상기 직류 전압이 상기 기준전압 이상인 경우에는 상기 리셋신호를 비활성화시키는 비교기를 포함하여 이루어져서, 타이머 대신 회로의 레이아웃 면적을 비교적 작게 차지하는 정류기와 비교기를 이용하여 리셋신호 제어회로를 구성하여 칩에서 차지하는 면적이 적고, 또 외부 발진 수단의 동작이 안정되는 시간과 내부 리셋신호의 활성화 시간을 최적화시켜서 테스트 시간을 단축시키는 효과를 제공한다.

Description

원칩 마이크로 컴퓨터의 리셋신호 제어회로
본 발명은 원칩 마이크로 컴퓨터의 리셋신호 제어회로에 관한 것으로, 특히 칩의 크기를 감소시키고 또 칩의 테스트 시간을 단축시킬 수 있는 리셋신호 제어회로에 관한 것이다.
마이크로 컴퓨터는 데이타의 기억과 보존 또는 수치 계산, 기계 장치의 제어 계측 등에 흔히 사용되는 컴퓨터 시스템의 일종으로, 기억 장치와 중앙처리장치, 주변회로, 입출력 포트 등으로 구성된다. 이와 같은 마이크로 컴퓨터는 반도체 기술이 발달함에 따라 하나의 칩에 구현하는 것이 가능해졌으며, 특별히 원칩 마이크로 컴퓨터라 불리운다.
도 1은 종래의 원칩 마이크로 컴퓨터의 구성을 나타낸 것이다. 기억 장치(1)와 중앙처리장치(2), 주변회로(3), 입출력 포트(4)가 어드레스 버스와 데이타 버스에 의해 유기적으로 연결되어 있어 어드레스와 데이타의 상호 교환이 가능하도록 되어있다. 이와 함께 도 1에는 클럭 신호를 발생시키기 위한 클럭 발진회로(5)와 내부 리셋신호 제어에 필요한 타이머(1)가 도시되어 있다.
클럭 발진회로(5)의 입력 신호로는 입력 발진신호(XIN)와 발진 인에이블 신호(OSC)가 있으며, 출력 신호로는 출력 발진신호(XOUT)가 있다. 입력 발진신호(XIN)는 칩 외부의 인쇄회로기판 등에 실장되는(populated) 수정 진동자 등의 발진 수단으로부터 출력되어 칩 내부로 입력되는 발진 신호이며, 출력 발진신호(XOUT)는 칩 내부에서 외부의 발진 수단으로 출력되는 발진 신호이다. 발진 인에이블 신호(OSC)는 클럭 발진회로(5)를 구동시키기 위한 신호로서, 그 활성화 여부는 중앙처리장치에서 출력되는 저전력 소비모드 신호(STP)와 외부 리셋신호(RST_EX), 외부 인터럽트 신호(/INTRP)에 의해 결정된다.
저전력 소비모드 신호(STP)는 클럭 발진회로(5)의 동작을 정지시켜서 클럭 신호가 발생하지 않도록 함으로써 시스템의 거의 모든 하드웨어가 동작하지 않는 저전력 소비모드(power saving mode)로 만들기 위한 신호이다.
도 1에서 클럭 발진회로(5)의 제어 신호를 발생시키기 위한 논리 게이트의 구성은 다음과 같다. 먼저 외부 리셋신호(RST_EX)가 오어 게이트(7)에 입력되도록 하고, 이와 함께 액티브 로우 신호인 외부 인터럽트 신호(/INTRP)가 반전되어 오어 게이트(7)에 입력된다. 이 오어 게이트(7)의 출력 신호는 인버터(9)에 의해 반전된 저전력 소비모드 신호(STP)와 함께 또 다른 오어 게이트(8)에 입력된다. 이 오어 게이트(8)의 출력 신호가 곧 클럭 발진회로(5)의 발진 동작을 제어하는 제어 신호이다.
이와 같이 클럭 발진회로(5)의 제어신호를 하이 레벨로 활성화시키기 위해서는 중앙처리장치(2)로부터 출력되는 저전력 소비모드 신호(STP) 또는 외부 인터럽트 신호(/INTRP) 가운데 적어도 하나의 신호가 로우 레벨이거나, 외부 리셋신호(RST_EX)가 하이 레벨이어야 한다. 즉, 저전력 소비모드가 아닌 경우, 또는 저전력 소비모드에서 외부로부터 인터럽트가 발생한 경우, 시스템을 리셋 시키는 경우에 클럭 발진회로(5)가 동작하는 것이다.
내부 리셋신호(RST_IN)를 발생시키는 타이머(10)에는 클럭 발진회로(5)에서 출력되는 출력 발진신호(XOUT)가 클럭 신호로서 입력되고, 타이머(10)의 동작 개시 신호로는 외부 인터럽트 신호(/INTRP)가 반전되어 사용된다. 즉 외부 인터럽트 신호(/INTRP)가 로우 레벨로 활성화되면 타이머(10)가 동작을 개시하여 오어 게이트(10)에서 하이레벨의 내부 리셋신호(RST_IN)가 출력되도록 하고, 소정의 시간이 경과한 후에 내부 리셋신호(RST_IN)를 로우 레벨로 비활성화시킨다. 이 오어 게이트(6)의 또 다른 입력으로는 외부 리셋신호(RST_EX)가 있다. 따라서 외부에서 인터럽트가 발생하거나, 시스템을 리셋 시키는 경우에 내부 리셋신호(RST_IN)가 활성화되는 것이다. 이 내부 리셋신호(RST_IN)는 중앙처리장치(2)와 주변회로(3), 입출력 포트(5) 등에 입력되어 시스템을 초기화시킨다.
타이머(10)에서 출력되는 활성화 신호(오어 게이트 6에서 하이레벨의 내부 리셋신호 RST_IN를 출력시키기 위한)의 활성화 시간은, 저전력 소비모드인 상태에서 외부 인터럽트 신호(/INTRP)가 활성화되었을 때 클럭 발진회로(5)의 발진 동작이 안정될 때까지 유지된다. 그 이유는 클럭 발진회로(10)에서 안정된 레벨의 클럭 신호가 출력되기까지는 소정의 발진 안정화 시간이 요구되기 때문이다. 만약 클럭 발진회로(5)가 미처 안정화되지 않은 상태에서 시스템이 동작을 개시한다면, 불안정한 레벨의 클럭 신호 때문에 시스템의 정상적인 동작은 기대할 수 없다.
따라서 저전력 소비모드 일 때 외부 인터럽트 신호(/INTRP)가 활성화되어 클럭 발진회로(5)의 동작이 개시되더라도, 실제로 타이머(10)에서는 외부 인터럽트 신호(/INTRP)가 활성화된 시점으로부터 클럭 발진회로(5)가 안정화된 이후의 시점까지 활성화된 내부 리셋신호(RST_IN)를 출력시킨다. 이 내부 리셋신호(RST_IN)의 활성화 시간 동안에 클럭 발진회로(5)가 안정화되어 정상적인 레벨의 출력 발진신호(XOUT)를 발생시킬 수 있는 것이다.
도 2는 도 1에 나타낸 종래의 원칩 마이크로 컴퓨터의 리셋신호 제어동작을 나타낸 타이밍 다이어그램이다. 도 4에서 (Ⅰ)은 저전력 소비모드 신호이며, (Ⅱ)는 출력 발진신호, (Ⅲ)은 외부 인터럽트 신호, (Ⅳ)는 타이머의 출력 신호(곧 내부 리셋신호)이다.
저전력 소비모드 신호(Ⅰ)가 로우 레벨일 때는 클럭 발진회로에서 발진 동작이 이루어져 출력 발진신호(Ⅱ)는 정상적인 발진 신호이다. 그러나 저전력 소비모드 신호(Ⅰ)가 로우 레벨일 때는 클럭 발진회로에서 발진 동작이 이루어지지 않아 출력 발진신호(Ⅱ)는 로우 레벨이다. 저전력 소비모드 신호(Ⅰ)가 로우 레벨인 상태에서 외부 인터럽트 신호(Ⅲ)가 로우 레벨로 활성화되면 타이머의 출력 신호(Ⅳ)가 하이 레벨로 된다. 이 상태에서 타이머에 설정되어 있는 지연 시간만큼 경과한 다음에는 타이머의 출력 신호(Ⅳ)는 다시 로우 레벨로 비활성화된다.
클럭 안정화에 요구되는 시간은 수정 진동자의 주파수와 공급전압, 배선(routing)에 따른 제약 등을 고려하여 결정된다. 원칩 마이크로 컴퓨터를 인쇄회로기판에 실장할때 칩의 중앙처리장치와 칩 외부의 발진 수단과의 거리는 가능한 최단거리를 유지해야 한다. 그러나 실제의 배선에 있어서 주변 부품의 위치 등을 고려하다 보면 발진 수단과 중앙처리장치와의 거리가 멀어져서 배선이 길어지거나 매우 복잡해지는 경우가 많다. 이와 같이 외부 발진 수단과 중앙처리장치 사이의 긴 배선이나 복잡한 배선은 발진 수단으로부터 자려발진을 유발하기 때문에 발진 수단의 정상적인 동작을 기대할 수 없다.
타이머(10)에서는 클럭 발진회로(5)가 충분히 안정될 때까지 내부 리셋신호(RST_IN)의 활성화 시간을 지속시키는 것이므로, 위에 설명한 바와 같은 최적화 되지 않은 외부 회로의 구성을 예상하여 클럭 발진회로(5)의 안정화에 요구되는 절대 시간보다 다소 여유를 갖도록 하여 리셋신호의 안정된 활성화 시간을 보장하는 것이다.
그러나 이와 같은 타이머를 집적회로 상에 구현하기 위해서는 실제로 많은 수의 트랜지스터가 요구된다. 따라서 칩에서 타이머가 차지하는 면적이 매우 크기 때문에 전체적인 칩의 크기를 증가시키는 원인이 된다. 또 타이머의 안정된 리셋신호 출력 시점을 보장하기 위하여 클럭 발진회로(5)의 안정화에 필요한 절대 시간에 부가된 여유 시간은 칩의 테스트 시간을 크게 증가시킨다.
따라서 본 발명은 타이머 대신 회로의 레이아웃 면적을 비교적 작게 차지하는 정류기와 비교기를 이용하여 리셋신호 제어회로를 구성하여 칩의 크기를 감소시키고, 또 외부 발진 수단의 동작이 안정되는 시간과 내부 리셋신호의 활성화 시간을 최적화시켜서 테스트 시간을 단축시키는데 목적이 있다.
도 1은 종래의 원칩 마이크로 컴퓨터의 구성을 나타낸 도면.
도 2는 도 1에 나타낸 종래의 원칩 마이크로 컴퓨터의 리셋신호 제어동작을 나타낸 타이밍다이어그램.
도 3은 본 발명에 따른 원칩 마이크로 컴퓨터의 리셋신호 제어단을 나타낸 회로도.
도 4는 도 3에 나타낸 본 발명에 따른 원칩 마이크로 컴퓨터의 리셋신호 제어동작을 나타낸 타이밍 다이어그램.
* 도면의 주요 부분에 대한 부호의 설명 *
1 : 기억장치 2 : 중앙처리장치
3 : 주변회로 4 : 입출력 포트
5 : 클럭 발진회로 10 : 타이머
12 : 리셋신호 제어회로 13 : 정류기
14 : 래치 15 : 비교기
19 : 트랜스미션 게이트 RST_IN : 내부 리셋신호
RST_EX : 외부 리셋신호 /INTRP : 외부 인터럽트 신호
XIN: 입력 발진신호 XOUT: 출력 발진신호
STP : 저전력 소비모드 신호 OSC : 발진 인에이블 신호
이와 같은 목적의 본 발명은 중앙처리장치가 현재 진행중인 작업을 일시 중단하고, 지정된 다른 작업을 수행하도록 요청하는 인터럽트 신호와; 활성화된 상기 인터럽트 신호에 의해 인에이블 되어, 외부 발진 수단의 발진 동작에 따라 소정 주파수와 진폭을 갖는 클럭 신호를 발생시키는 클럭 발생기와; 상기 클럭 신호의 주파수와 진폭을 검출하여, 검출된 값에 따라 소정의 검출 신호를 발생시키는 검출수단과; 활성화된 상기 인터럽트 신호에 의해 인에이블 되면 활성화된 리셋신호를 출력하고, 기준전압과 상기 직류 전압을 비교하여, 상기 직류 전압이 상기 기준전압보다 낮은 경우에는 상기 리셋신호의 활성화 상태를 유지하고, 상기 직류 전압이 상기 기준전압 이상인 경우에는 상기 리셋신호를 비활성화시키는 비교기를 포함하여 이루어진다.
이와 같이 이루어진 본 발명의 바람직한 실시예를 도 3에 나타내었다. 도 3은 본 발명에 따른 원칩 마이크로 컴퓨터의 리셋신호 제어단을 나타낸 회로도이다.
클럭 발진회로(5)의 입력 신호로는 입력 발진신호(XIN)와 저전력 소비모드 신호(STP)가 있으며, 출력 신호로는 출력 발진신호(XOUT)가 있다. 입력 발진신호(XIN)는 칩 외부의 인쇄회로기판 등에 실장되는(populated) 수정 진동자 등의 발진 수단으로부터 출력되어 칩 내부로 입력되는 발진 신호이며, 출력 발진신호(XOUT)는 칩 내부에서 외부의 발진 수단으로 출력되는 발진 신호이다. 저전력 소비모드 신호(STP)는 클럭 발진회로(5)의 동작을 정지시켜서 클럭 신호가 발생하지 않도록 함으로써 시스템의 거의 모든 하드웨어가 동작하지 않는 저전력 소비모드(power saving mode)로 만들기 위한 신호이다.
클럭 발진회로(5)에는 피모스 트랜지스터(16)와 엔모스 트랜지스터(17)로 이루어진 시모스 인버터가 구비되어 있다. 이 인버터의 출력 신호는 트랜스미션 게이트(19)를 통하여 입력단으로 피드백되고, 이 입력단은 피모스 트랜지스터(18)를 통하여 전원전압 단자(VDD)에 연결되어 있다. 이 트랜스미션 게이트(19)와 피모스 트랜지스터(18)는 모두 하나의 제어 신호에 의하여 제어된다. 이때 트랜스미션 게이트(19)가 하이 레벨 신호에 의해 턴 온되도록 구성되었기 때문에, 실제로 트랜스미션 게이트(19)와 피모스 트랜지스터(18)는 서로 교번 동작한다.
만약 제어 신호가 하이 레벨이어서 트랜스미션 게이트(19)가 턴 온되면 입력 발진신호(XIN)가 인버터의 작용에 의해 발진 동작이 이루어져서 소정 주파수의 출력 발진신호(XOUT)가 발생한다. 그러나 제어 신호가 로우 레벨이어서 피모스 트랜지스터(18)가 턴 온되면 인버터에는 항상 전원 전압에 의한 하이 레벨 신호가 입력되기 때문에 출력 발진신호(XOUT)는 항상 로우 레벨로 되어 발진은 일어나지 않는다.
도 1에서 클럭 발진회로(5)의 제어 신호를 발생시키기 위한 논리 게이트의 구성은 다음과 같다. 먼저 외부 리셋신호(RST_EX)가 오어 게이트(7)에 입력되도록 하고, 이와 함께 액티브 로우 신호인 외부 인터럽트 신호(/INTRP)가 반전되어 오어 게이트(7)에 입력된다. 이 오어 게이트(7)의 출력 신호는 인버터(9)에 의해 반전된 저전력 소비모드 신호(STP)와 함께 또 다른 오어 게이트(8)에 입력된다. 이 오어 게이트(8)의 출력 신호가 곧 클럭 발진회로(5)의 발진 동작을 제어하는 제어 신호이다.
이와 같이 클럭 발진회로(5)의 제어신호를 하이 레벨로 활성화시키기 위해서는 중앙처리장치(2)로부터 출력되는 저전력 소비모드 신호(STP) 또는 외부 인터럽트 신호(/INTRP) 가운데 적어도 하나의 신호가 로우 레벨이거나, 외부 리셋신호(RST_EX)가 하이 레벨이어야 한다. 즉, 저전력 소비모드가 아닌 경우, 또는 저전력 소비모드에서 외부로부터 인터럽트가 발생한 경우, 시스템을 리셋 시키는 경우에 클럭 발진회로(5)가 동작하는 것이다.
내부 리셋신호(RST_IN)를 제어하기 위한 리셋신호 제어회로(12)에는 클럭 발진회로(5)에서 출력되는 출력 발진신호(XOUT)와 외부 인터럽트 신호(/INTRP)의 반전된 신호가 입력된다. 출력 발진신호(XOUT)는 정류기(13)에 의해 정류되어 소정의 직류 신호로 변환된다. 이 직류 신호는 비교기(15)에 입력되어 기준전압(VREF)과 비교된다. 비교기(15)의 기준전압(VREF)은 정상적인 출력 발진신호(XOUT)를 정류하였을 때 발생하는 직류 신호의 레벨과 일치하도록 설정된다. 비교기(15)의 동작은 입력 전압(즉, 정류기에서 출력되는 직류전압)의 레벨이 기준전압(VREF) 이상인 경우에는 로우 레벨의 신호를 출력하고, 기준전압(VREF)보다 낮은 경우에는 하이레벨의 신호를 출력한다.
따라서 정류기(13)에 입력되는 출력 발진신호(XOUT)가 안정된 레벨에 도달하게 되면, 정류기(13)에서도 그에 준하는 높은 레벨의 직류 신호가 출력됨으로써 비교기(15)의 출력 신호가 로우 레벨로 된다. 외부 인터럽트 신호(/INTRP)는 인버터(11)에 의해 반전되어 래치(14)에 전달되는데, 비교기(15)는 래치(14)에 저장되어 있는 외부 인터럽트 신호(/INTRP)가 하이 레벨인 경우에 활성화되어 출력신호를 발생시킨다. 외부 인터럽트 신호(/INTRP)를 래치(14)를 통하여 비교기(15)에 전달하는 이유는, 다음 외부 인터럽트 신호(/INTRP)가 발생할 때까지 현재의 내부 리셋신호(RST_IN)의 값이 계속 유지되도록 하기위한 것이다.
외부 리셋신호(RST_EX)가 로우 레벨로 비활성화되어 있고, 저전력 소비모드 신호(STP)가 하이 레벨로 활성화되어 있는 저전력 소비모드에서는 오어 게이트(8)의 출력 신호가 로우 레벨로 되어 클럭 발진회로(5)의 동작은 이루어지지 않는다. 이 상태에서 외부 인터럽트 신호(/INTRP)가 로우 레벨로 활성화되면 인버터(11)에 의해 하이 레벨로 반전되어 래치(14)와 오어 게이트(7)에 입력된다. 이로 인하여 오어 게이트(8)에서 하이레벨의 신호가 출력되어 클럭 발진회로(5)를 동작시키며, 이와 동시에 래치(14)에도 입력되어 비교기(15)를 활성화시킨다.
이때 클럭 발진회로(5)에서 정류기(13)로 출력되는 출력 발진신호(XOUT)는 아직 안정된 레벨에 도달하지 못했기 때문에, 정류기(13)에서 출력되는 신호 역시 기준전압(VREF)보다 낮은 상태이다. 따라서 비교기(15)에서는 하이 레벨 신호의 출력이 지속되고, 오어 게이트(6)에서는 하이 레벨로 활성화된 내부 리셋신호(RST_IN)가 출력된다. 클럭 발진회로(5)의 발진 동작이 계속되어 출력 발진신호(XOUT)가 안정된 레벨에 도달하면, 정류기(13)에서는 그에 준하는 레벨(기준전압 VREF이상)의 직류 신호를 출력하게 된다. 이 직류 신호는 비교기(15)의 출력 신호를 로우 레벨로 변환시켜서, 결과적으로 내부 리셋신호(RST_IN)를 로우 레벨로 비활성화시킨다.
도 4는 도 3에 나타낸 본 발명에 따른 원칩 마이크로 컴퓨터의 리셋신호 제어동작을 나타낸 타이밍 다이어그램이다. 도 4에서 (Ⅰ)은 저전력 소비모드 신호이며, (Ⅱ)는 출력 발진신호, (Ⅲ)은 외부 인터럽트 신호, (Ⅳ)는 정류기의 출력 신호, (Ⅴ)는 비교기의 출력 신호(곧 내부 리셋신호)이다.
저전력 소비모드 신호(Ⅰ)가 로우 레벨일 때는 클럭 발진회로에서 발진 동작이 이루어져 출력 발진신호(Ⅱ)는 정상적인 발진 신호이다. 그러나 저전력 소비모드 신호(Ⅰ)가 로우 레벨일 때는 클럭 발진회로에서 발진 동작이 이루어지지 않아 출력 발진신호(Ⅱ)는 로우 레벨이다. 저전력 소비모드 신호(Ⅰ)가 로우 레벨인 상태에서 외부 인터럽트 신호(Ⅲ)가 로우 레벨로 활성화되면 비교기의 출력 신호(Ⅴ)가 하이 레벨로 된다. 이 상태에서 정류기의 출력 신호(Ⅳ)가 상승하여 기준전압 이상으로 되면 비교기의 출력 신호(Ⅴ)가 로우 레벨로 되어 내부 리셋신호 역시 로우 레벨로 되는 것이다.
이때 외부 인터럽트 신호에 의해 하이 레벨로 활성화된 비교기의 출력 신호(Ⅴ)가 다시 로우 레벨로 비활성화되기까지의 시간(t3)을 살펴보면, 클럭 발진회로의 출력 발진신호(Ⅱ)가 안정된 레벨에 도달하는 시점으로 제한되는 것을 알 수 있다. 따라서 발진 동작이 안정된 이후의 불필요한 리셋신호 활성화 시간은 발생하지 않는다.
본 발명은 레이아웃 면적을 비교적 작게 차지하는 정류기와 비교기를 이용하여 리셋신호 제어회로를 구성하여 칩에서 차지하는 면적이 적고, 또 외부 발진 수단의 동작이 안정되는 시간과 내부 리셋신호의 활성화 시간을 최적화시켜서 동작 시간을 단축시키는 효과를 제공하며, 이를 청구항 1의 발명으로 구현하였다. 특히, 청구항 2와 청구항 4의 발명을 통하여 클럭 신호의 안정화 시간을 효율적으로 검출하도록 하였다. 청구항 3의 발명에서는 입력된 외부 인터럽트 신호의 논리값이 다음 외부 인터럽트 신호의 입력때까지 계속 유지되도록 하여 잡음의 발생으로 인한 오동작의 가능성을 억제하도록 하였다.

Claims (4)

  1. 원칩 마이크로컴퓨터의 리셋신호 제어회로에 있어서,
    중앙처리장치가 현재 진행중인 작업을 일시 중단하고, 지정된 다른 작업을 수행하도록 요청하는 인터럽트 신호와;
    활성화된 상기 인터럽트 신호에 의해 인에이블 되어, 외부 발진 수단의 발진 동작에 따라 소정 주파수와 진폭을 갖는 클럭 신호를 발생시키는 클럭 발생기와;
    상기 클럭 신호의 주파수와 진폭을 검출하여, 검출된 값에 따라 소정의 검출 신호를 발생시키는 검출수단과;
    활성화된 상기 인터럽트 신호에 의해 인에이블 되면 활성화된 리셋신호를 출력하고, 기준 신호와 상기 검출 수단의 검출 신호의 레벨을 비교하여, 상기 검출 신호의 레벨이 상기 기준 신호의 레벨보다 낮은 경우에는 상기 리셋 신호의 활성화 상태를 계속 유지하고, 상기 검출 신호의 레벨이 상기 기준 신호의 레벨 이상인 경우에는 상기 리셋 신호를 비활성화시키는 비교기를 포함하는 원칩 마이크로컴퓨터의 리셋신호 제어회로.
  2. 청구항 1에 있어서, 상기 검출 수단은 상기 클럭 신호를 정류하여 직류 전압으로 변환하는 정류기인 것이 특징인 원칩 마이크로컴퓨터의 리셋신호 제어회로.
  3. 청구항 1에 있어서, 상기 인터럽트 신호가 래치를 통하여 상기 비교기에 입력되는 것이 특징인 원칩 마이크로컴퓨터의 리셋신호 제어회로.
  4. 청구항 1 또는 청구항 2에 있어서, 상기 기준 신호는 안정화된 상기 클럭 발생기에서 출력되는 클럭 신호의 정류 전압인 것이 특징인 원칩 마이크로컴퓨터의 리셋신호 제어회로.
KR1019970062178A 1997-11-22 1997-11-22 원칩 마이크로 컴퓨터의 리셋신호 제어회로 KR100248153B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019970062178A KR100248153B1 (ko) 1997-11-22 1997-11-22 원칩 마이크로 컴퓨터의 리셋신호 제어회로
US09/135,687 US6275951B1 (en) 1997-11-22 1998-08-18 Reset signal control circuit of a one-chip microcomputer
JP10328997A JP3089408B2 (ja) 1997-11-22 1998-11-19 ワンチップ・マイクロコンピュータのリセット信号制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970062178A KR100248153B1 (ko) 1997-11-22 1997-11-22 원칩 마이크로 컴퓨터의 리셋신호 제어회로

Publications (2)

Publication Number Publication Date
KR19990041567A KR19990041567A (ko) 1999-06-15
KR100248153B1 true KR100248153B1 (ko) 2000-03-15

Family

ID=19525369

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970062178A KR100248153B1 (ko) 1997-11-22 1997-11-22 원칩 마이크로 컴퓨터의 리셋신호 제어회로

Country Status (3)

Country Link
US (1) US6275951B1 (ko)
JP (1) JP3089408B2 (ko)
KR (1) KR100248153B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990060006A (ko) * 1997-12-31 1999-07-26 윤종용 리셋신호 발생장치 및 그 발생 방법
CN1375778B (zh) * 2002-03-28 2011-05-18 威盛电子股份有限公司 具有重置成功指示功能的芯片组
US8719526B2 (en) * 2006-01-05 2014-05-06 Broadcom Corporation System and method for partitioning multiple logical memory regions with access control by a central control agent
US8250351B2 (en) * 2008-12-02 2012-08-21 Arm Limited Synchronization of two independent reset signals

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4464721A (en) * 1982-02-08 1984-08-07 The Singer Company Digitized pickoff system
US5586332A (en) * 1993-03-24 1996-12-17 Intel Corporation Power management for low power processors through the use of auto clock-throttling
JP3460736B2 (ja) * 1994-04-06 2003-10-27 三菱電機株式会社 クロック制御回路
JPH0816276A (ja) * 1994-06-30 1996-01-19 Mitsubishi Denki Semiconductor Software Kk マイクロコンピュータ
JPH08204450A (ja) * 1995-01-30 1996-08-09 Nec Corp 半導体集積回路
JP2730530B2 (ja) * 1995-10-31 1998-03-25 日本電気株式会社 半導体集積回路及びその駆動方法
JP3050203B2 (ja) * 1998-04-27 2000-06-12 株式会社村田製作所 圧電トランスインバータ

Also Published As

Publication number Publication date
JPH11242534A (ja) 1999-09-07
KR19990041567A (ko) 1999-06-15
JP3089408B2 (ja) 2000-09-18
US6275951B1 (en) 2001-08-14

Similar Documents

Publication Publication Date Title
US7409573B2 (en) Micro-controller having USB control unit, MC unit and oscillating circuit commonly used by the USB control unit and the MC unit
JP2902434B2 (ja) 半導体集積回路内の電圧変換回路
JP2604530B2 (ja) 基板電圧及び昇圧電圧を発生する電圧発生回路
US7091758B2 (en) Power-on reset circuit, semiconductor integrated circuit device including the same and method for generating a power-on reset signal
US6160392A (en) Start-up circuit for voltage reference generator
JP3898371B2 (ja) 同期式ｄｒａｍ半導体装置
KR980004074A (ko) 직접 메모리 접근(dma) 모드를 갖는 단일칩 컴퓨터 시스템
US6667662B2 (en) Oscillator circuit of internal power generator circuit and control method thereof
KR100248153B1 (ko) 원칩 마이크로 컴퓨터의 리셋신호 제어회로
US6624673B2 (en) Circuit for resetting a microcontroller
US5751175A (en) Control of clock signal in semiconductor device
US6631467B1 (en) Microcomputer timing control circuit provided with internal reset signal generator triggered by external reset signal
JPH06215573A (ja) 半導体メモリ素子のエネーブル信号クランプ回路
KR100407569B1 (ko) 발진제어기능을구비한발진회로
KR100268801B1 (ko) 반도체 메모리 소자의 파워업 장치
KR100449265B1 (ko) 고전압 발생 회로를 갖는 반도체 메모리 장치
KR100278279B1 (ko) 클럭발생제어기를가지는클럭발생기
KR100235965B1 (ko) 기판전위 발생기
JP2792328B2 (ja) 半導体記憶装置
KR940002659Y1 (ko) 반도체 칩의 불안정 방지 회로
KR920006751B1 (ko) 고집적소자의 초기전원 공급시 칩 안정화 회로
KR19990010763A (ko) 반도체 메모리장치의 내부 전원전압 발생기
JP2006350483A (ja) 計算機装置
KR100238964B1 (ko) 전력 소모 감소를 위한 발진제어회로
JPH05108211A (ja) マイクロコンピユータ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20131118

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20141119

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 18

EXPY Expiration of term