KR100248122B1 - 액정표시장치 및 그 제조방법과 이 액정표시장치를 생산하는제조장비 - Google Patents

액정표시장치 및 그 제조방법과 이 액정표시장치를 생산하는제조장비 Download PDF

Info

Publication number
KR100248122B1
KR100248122B1 KR1019970056141A KR19970056141A KR100248122B1 KR 100248122 B1 KR100248122 B1 KR 100248122B1 KR 1019970056141 A KR1019970056141 A KR 1019970056141A KR 19970056141 A KR19970056141 A KR 19970056141A KR 100248122 B1 KR100248122 B1 KR 100248122B1
Authority
KR
South Korea
Prior art keywords
forming
layer
drain electrode
electrode
semiconductor layer
Prior art date
Application number
KR1019970056141A
Other languages
English (en)
Other versions
KR19990034521A (ko
Inventor
김정현
김웅권
임경남
Original Assignee
구본준
엘지.필립스 엘시디주식회사
론 위라하디락사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지.필립스 엘시디주식회사, 론 위라하디락사 filed Critical 구본준
Priority to KR1019970056141A priority Critical patent/KR100248122B1/ko
Publication of KR19990034521A publication Critical patent/KR19990034521A/ko
Application granted granted Critical
Publication of KR100248122B1 publication Critical patent/KR100248122B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Abstract

본 발명은 액정표시장치 및 그 제조방법과 이 액정표시장치를 생산하는 제조장비에 관한 것으로, 도핑된 실리콘층을 형성한 후, 세정공정을 거치지 않고 진공조건을 유지한 상태로 소오스/드레인 형성용 금속층을 형성하기 위하여, 오믹콘택층을 형성하기 위한 도핑된 반도체층을 형성하는 공정과 소오스/드레인 전극을 형성하기 위한 도전층을 형성하는 공정을 진공을 유지한 상태에서 연속적으로 진행하고, 도전층을 패터닝하여 소오스/드레인 전극을 형성한 후, 소오스/드레인 전극을 마스크로하여 도핑된 반도체층을 식각하여 오믹콘택층을 형성하며, 도전층을 형성하기 위한 증착전세정작업과, 채널영역 상단의 오믹콘택층 부분을 분리하는 작업을 생략함으로써, 제조공정을 단순화하고, 오믹콘택층과 소오스/드레인 전극의 경계에 자연산화막이 형성되거나 이물질이 침투하는 것을 방지한다.

Description

액정표시장치 및 그 제조방법과 이 액정표시장치를 생산하는 제조장비
본 발명은 액정표시장치 및 그 제조방법과 이 액정표시장치를 생산하는 제조장비에 관한 것으로, 특히 도핑된 실리콘층을 형성한 후, 세정공정을 거치지 않고 진공조건을 유지한 상태에서 소오스/드레인 형성용 금속층을 형성하는 액정표시장치 및 그 제조방법과, 이 액정표시장치를 생산하는 제조장비에 관한 것이다.
액정표시장치의 제조를 위한 제조장비는 일반적인 반도체 제조장비와 같이, 증착, 식각 혹은, 세정 등을 위한 각각의 체임버(chamber)가 연관을 가지고 위치하여 있고, 자동제어장치에 의해 체임버에서 체임버로의 기판 유입 및 반출이 이루어지도록 하고 있다.
액정표시장치에서의 세정은 유리기판 위의 이물질 및 파티클을 제거하는 공정으로서, TFT의 결함을 최소화하여 수율을 향상시키는데 목적이 있다. 이에는 순유리기판을 클리닝하는 초기세정(initial cleaning)과, 증착 전후에 발생하는 이물질 및 파티클을 제거하기 위하여 클리닝하는 증착전세정(pre-depo cleaning)이 있다. 세정은 순수를 사용하여 물리적인 힘. 초음파, 자외선 등을 이용하여 유리기판 혹은 기판위에 형성된 유기물이나 무기물을 제거하거나 분해하는 것이다.
도 1a부터 도 1d는 종래의 제 1 기술을 설명하기 위한 도면으로, BCE(Back Channel Etch)형 액정표시장치의 제조공정 단면도를 나타낸 것이다.
도 1a를 참조하면, 세정공정에 의하여 클리닝된 절연기판(100)에 제 1 도전층을 형성한 후, 제 1 도전층을 사진식각공정에 의하여 패터닝하여 게이트전극(11)을 형성한다. 이어서, 노출된 기판 전면에 증착전세정을 한 후, 제 1 절연막(12)과 반도체층과 도핑된 반도체층을 연속적으로 형성한다. 그 다음, 도핑된 반도체층을 사진식각공정에 의하여 패터닝하여 오믹콘택층(14)을 형성한다. 이어서, 오믹콘택층(14)을 마스크로하여 그 하단에 있는 반도체층을 식각하여 활성층(13)을 형성한다.
도 1b를 참조하면, 노출된 기판 전면에 증착전세정을 진행한 후, 소오스/드레인 전극을 형성하기 위한 제 2 도전층(15ℓ)을 형성한다.
도 1c를 참조하면, 제 2 도전층을 사진식각공정에 의하여 패터닝하여 소오스전극(15S)과 드레인전극(15D)을 형성한다. 이후, 소오스전극(15S)과 드레인전극(15D)을 마스크로하여 그 하단에 있는 오믹콘택층(14)을 식각하여 소오스전극(15S)과 드레인전극(15D)의 사이에 위치하는 오믹콘택층(14) 부분을 제거한다.
도 1d를 참조하면, 노출된 기판 전면에 증착전세전을 실시한 후, 제 2 절연막(16)을 형성한다. 이어서, 제 2 절연막을 사진식각공정에 의하여 패터닝하여 드레인전극(15D)의 일부를 노출시키는 콘택홀(H)을 형성한다. 이후, 노출된 기판 전면에 증착전세정을 진행한 후, 투명도전층을 형성하고, 투명도전층을 사진식각공정에 의하여 패터닝하여 화소전극(17)을 형성한다.
도 2a부터 도 2d는 종래의 제 2 기술을 설명하기 위한 도면으로, ES(Etch Sopper)형 액정표시장치의 제조공정 단면도를 나타낸 것이다.
도 2a를 참조하면, 세정공정에 의하여 클리닝된 절연기판(200)에 제 1 도전층을 형성한 후, 제 1 도전층을 사진식각공정에 의하여 패터닝하여 게이트전극(21)을 형성한다. 이어서, 노출된 기판 전면에 증착전세정(pre-depo cleaning)을 한 후, 제 1 절연막(22)과 반도체층(23ℓ)과 실리콘 질화막을 연속적으로 형성한다. 그 다음, 실리콘 질화막을 사진식각공정에 의하여 패터닝하여 에치스토퍼(29)를 형성한다.
도 2b를 참조하면, 노출된 기판 전면에 증착전세정을 진행한 후, 도핑된 반도체층을 형성한다. 이 후, 도핑된 반도체층을 사진식각공정에 의하여 패터닝하여 오믹콘택층(24)을 형성하고, 다시, 오믹콘택층(24)을 마스크로하여 그 하단에 있는 반도체층을 식각하여 활성층(23)을 형성한다.
도 2c를 참조하면, 노출된 기판 전면에 증착전세정을 진행한 후, 소오스/드레인 전극을 형성하기 위한 제 2 도전층(25ℓ)을 형성한다.
도 2d를 참조하면, 제 2 도전층(25ℓ)을 사진식각공정에 의하여 패터닝하여 소오스전극(25S)과 드레인전극(25D)을 형성한다. 이후, 소오스전극(25S)과 드레인전극(25D)을 마스크로하여 그 하단에 있는 오믹콘택층을 식각하여 소오스전극(25S)과 드레인전극(25D)의 사이에 위치하는 오믹콘택층 부분을 제거한다.
도 2e를 참조하면, 노출된 기판 전면에 증착전세전을 실시한 후, 제 2 절연막(26)을 형성한다. 이어서, 제 2 절연막(26)을 사진식각공정에 의하여 패터닝하여 드레인전극(25D)의 일부를 노출시키는 콘택홀(H)을 형성한다. 이후, 노출된 기판 전면에 증착전세정을 진행한 후, 투명도전층을 형성하고, 투명도전층을 사진식각공정에 의하여 패터닝하여 화소전극(27)을 형성한다.
상술한 종래의 기술들에서는 도핑된 반도체층으로 이루어진 오믹콘택층을 형성하고, 기판에 증착전세정작업을 진행한 후, 다시 오믹콘택층 상단에 소오스/드레인 전극을 형성하기 위한 제 2 도전층을 형성한다. 그런데 오믹콘택층을 형성하기 위한 공정 및 제 2 도전층을 형성하기 위한 도전물질 증착작업은 각각 별도의 체임버에서 진행되기 때문에 기판을 운반하는 과정 중에 진공상태의 공정조건이 깨지게 되어 외부환경에 기판이 노출되게 된다. 그 결과, 오믹콘택층의 표면에 자연산화막이 형성됨으로써, 오믹콘택층과 제 2 도전층으로 형성되는 소오스/드레인 전극의 경계에 접촉저항의 크기를 증가시킨다. 또한, 도 3을 참조한 바와 같이, 제 2 도전층(35ℓ)을 형성하기 전과정에서 기판을 운반하는 도중에 혹은, 세정공정중에 오믹콘택층(34)의 상단에 이물질(40)이 기판에 위치하게 됨으로써, 제 2 도전층(35ℓ)을 사진식각하는 과정에서 미스얼라인을 유발시켜 소오스전극(35S) 혹은, 신호선(35L) 등의 오픈 혹은 단선을 야기시킨다.
본 발명은 오믹콘택층을 형성하기 위한 도핑된 반도체층을 형성하는 공정과 소오스/드레인 전극을 형성하기 위한 도전층을 형성하는 공정을 진공을 깨뜨리지 않는 조건에서 연속적으로 진행함으로써, 오믹콘택층과 소오스/드레인 전극의 경계에 자연산화막이 형성되거나, 이물질이 침투하는 것을 방지하기 위한 액정표시장치와 그 제조방법을 제공하고자 하는 것이다.
또한, 오믹콘택층을 형성하기 위한 도핑된 반도체층을 형성하는 공정과 소오스/드레인 전극을 형성하기 위한 도전층을 형성하는 공정을 연속적으로 진행하고, 도전층을 패터닝하여 소오스/드레인 전극을 형성한 후, 소오스/드레인 전극을 마스크로하여 도핑된 반도체층을 식각하여 오믹콘택층을 형성함으로써, 도전층을 형성하기 위한 증착전세정작업과, 채널영역 상단의 오믹콘택층 부분을 분리하는 작업이 생략하여 제조공정이 단순화된 액정표시장치와 그 제조방법을 제공하고자 하는 것이다.
또한, 본 발명은 상기 액정표시장치의 제조방법이 실현될 수 있도록, 도핑된 반도체층을 형성하기 위한 체임버와 도전층을 형성하기 위한 체임버를 진공상태로 연결함으로써, 진공조건이 깨지지 않는 조건하에서 상기 공정들을 실시할 수 있는 액정표시장치 제조장비를 제공하고자 한다.
본 발명은 절연기판에 제 1 방향으로 연장되는 주사선과, 상기 제 1 방향에 교차하는 제 2 방향으로 연장되는 신호선과, 상기 신호선과 상기 주사선의 교차부에 위치하되, 상기 주사선에 연장되는 게이트전극과, 상기 신호선에 연장되는 소오스전극과, 상기 소오스전극에 대응되는 드레인전극과, 상기 게이트전극에 중첩되어 상기 소오스전극과 드레인전극에 연결되는 활성층을 구비하는 박막트랜지스터와, 상기 박막트랜지스터의 드레인전극에 연결되는 화소전극을 포함하는 액정표시장치에 있어서, 상기 활성층은 상기 신호선, 소오스전극, 드레인전극 및 게이트전극에 중첩되도록 형성되는 것이 특징인 액정표시장치이다.
본 발명은 절연기판에 주사선 및 주사선에 연장되는 게이트전극을 형성하는 공정과, 상기 주사선 및 게이트전극을 덮는 제 1 절연막, 도핑된 반도체층, 도전층을 순차적으로 형성하는 공정과, 상기 도전층에 사진식각공정을 진행하여 신호선, 소오스전극 및 드레인전극을 형성하는공정과, 상기 도핑된 반도체층에 상기 신호선, 소오스전극 및 드레인전극을 마스크로하는 식각공정을 진행하여 오믹콘택층을 형성하는 공정과, 상기 반도체층에 사진식각공정을 진행하여 활성층을 형성하는 공정과, 상기 노출된 기판 전면을 덮되, 상기 드레인전극의 일부를 노출시키는 제 2 절연막을 형성하는 공정과, 상기 드레인전극에 연결되는 화소전극을 형성하는 공정을 포함하는 액정표시장치의 제조방법이다. 이 때, 본 발명은 상기 도핑된 반도체층을 형성한 후, 진공상태를 유지한 상태에서 상기 도전층을 형성하는 것을 특징으로 하고 있다.
본 발명은 절연기판에 주사선 및 주사선에 연장되는 게이트전극을 형성하는 공정과, 상기 주사선 및 게이트전극을 덮는 제 1 절연막, 반도체층, 도핑된 반도체층, 도전층을 순차적으로 형성하는 공정과, 상기 도전층에 사진식각공정을 진행하여 신호선, 소오스전극 및 드레인전극을 형성하는공정과, 상기 도핑된 반도체층에 상기 신호선, 소오스전극 및 드레인전극을 마스크로하는 식각공정을 진행하여 오믹콘택층을 형성하는 공정과, 상기 반도체층에 사진식각공정을 진행하여 활성층을 형성하는 공정과, 상기 노출된 기판 전면을 덮되, 상기 드레인전극의 일부를 노출시키는 제 2 절연막을 형성하는 공정과, 상기 드레인전극에 연결되는 화소전극을 형성하는 공정을 포함하는 액정표시장치의 제조공정을 진행하기 위한 액정표시장치 제조장비에 있어서, 상기 도핑된 반도체층을 형성하기 위한 제 1 체임버와 상기 도전층을 형성하기 위한 제 2 체임버를 진공상태로 연결하는 것을 특징으로 한다.
도 1a부터 도 1d는 종래의 제 1 기술에 의한 액정표시장치의 제조공정 단면도
도 2a부터 도 2e는 종래의 제 2 기술에 의한 액정표시장치의 제조공정 단면도
도 3은 종래 기술의 문제점을 설명하기 위한 도면
도 4a부터 도 4d는 본 발명의 제 1 실시예에 따른 액정표시장치의 제조공정 단면도
도 5a부터 도 5e는 본 발명의 제 2 실시예에 따른 액정표시장치의 제조공정 단면도
도 6은 본 발명에 따른 액정표시장치의 평면도
도 7a와 도 7b는 본 발명에 따른 액정표시 제조장비에서 체임버의 진공연결상태를 설명하기 위한 개략도
도 4a부터 도 4d는 본 발명에 따른 액정표시장치의 제조공정의 제 1 실시예를 설명하기 위하여 BCE(Back Channel Etch)형 액정표시장치의 제조공정 단면도를 나타낸 것이다. 본 발명의 제조공정을 평면도인 도 6을 참조하여 설명한다.
도 4a를 참조하면, 세정공정에 의하여 클리닝된 절연기판(400)에 제 1 도전층을 형성한 후, 제 1 도전층을 사진식각공정에 의하여 패터닝하여 게이트전극(41)을 형성한다. 이어서, 노출된 기판 전면에 증착전세정(pre-depo cleaning)을 한 후, 제 1 절연막(42)과 반도체층(43ℓ)과 도핑된 반도체층(44ℓ)을 연속적으로 형성(이하 "A"공정이라 함)한다. 이 층들의 형성공정은 PECVD 체임버에서 이루어지므로, 공정중에는 진공상태가 유지된다.
이 후, 상기 증착공정공정이 진행되었던 공정환경인 진공상태를 깨뜨리지 않는 조건하에서 공정중인 기판을 스퍼터링 체임버로 이동시켜, 스퍼터링 체임버에서 도전물질을 증착하여 제 2 도전층(45ℓ)을 형성(이하 "B"공정이라 함)한다.
언급한 바와 같이, 상기 "A"공정과 "B"공정은 다른 구비조건을 만족시키는 별도의 체임버에서 진공상태로 진행된다. 그런데 두 체임버를 이와 같이, 진공상태로 연결할 경우, 상기 "A"공정과 "B"공정은 진공을 유지한 상태로 연속적으로 진행할 수 있다. 따라서, 도핑된 반도체층(44ℓ)과 제 2 도전층(45ℓ)을 형성할 때, 체임버와 체임버의 변경으로 인하여 외부에 노출됨으로써 야기되는 두 층 사이의 자연산화막 형성을 방지할 수 있다.
이 때, 도 7a에 보인 바와 같이, "A"공정을 위한 "A" 체임버(CHAMBER A)와 "B"공정을 위한 "B" 체임버(CHAMBER B)를 진공조건을 유지한 상태에서 인라인(in-line) 방식으로 연결하고, "A" 체임버(CHAMBER A)에서 "A"공정을 진행한 후, 진공상태에서 기판을 "B" 체임버(CHAMBER B)로 옮긴 후, "B"공정을 진행할 수 있다. 따라서, "A"공정과 "B"공정은 진공상태에서 연속적으로 진행될 수 있다. 또한, 도 7b에 보인 바와 같이, "A"공정과 "B"공정을 위한 체임버, 예를 들어, "A" 체임버(CHAMBER A)와 "B" 체임버(CHAMBER B)와 로드부(LOAD)와 언로드부(UNLOAD)를 클러스터(cluster) 방식으로 배열하되, 이들 체임버들을 연결하는 내부공간을 진공상태로 만들어줌으로써, "A"공정과 "B"공정을 진공상태에서 연속적으로 진행할 수 있다.
도 4b를 참조하면, 제 2 도전층을 사진식각공정에 의하여 패터닝하여 신호선(45L), 소오스전극(45S) 및 드레인전극(45D)을 형성한다. 그 다음, 이 신호선(45L), 소오스전극(45S) 및 드레인전극(45D)을 마스크로하여 그 하단에 있는 도핑된 반도체층을 식각하여 오믹콘택층(44)을 형성한다. 이 경우, 종래의 액정표시장치 제조방법에서는 채널영역의 상단에 위치하는 오믹콘택층 부분을 제거하기 위한 별도의 식각공정을 실시하였지만, 본 발명에서는 한 번의 식각공정으로 오믹콘택층(44)의 분리작업을 실행할 수 있다. 따라서 식각공정을 한단계 줄일 수 있다.
도 4c를 참조하면, 노출된 반도체층을 사진식각공정에 의하여 패터닝하여 활성층(43)을 형성한다. 이 때, 활성층(43)은 도 6에 보인 평면도와 같이, 소오스전극(45S)과 드레인전극(45D) 사이에 해당하는 부분인 채널영역이 잔존할 수 있도록 패터닝한다. 이 때, 신호선(45L), 소오스전극(45S) 및 드레인전극(45D)에 중첩되는 부분도 활성층(43)으로 잔류된다.
도 4d를 참조하면, 노출된 기판 전면에 증착전세정을 실시한 후, 제 2 절연막(46)을 형성한다. 이어서, 제 2 절연막을 사진식각공정에 의하여 패터닝하여 드레인전극(45D)의 일부를 노출시키는 콘택홀(H)을 형성한다. 이 후, 노출된 기판 전면에 증착전세정을 진행한 후, 투명도전층을 형성하고, 투명도전층을 사진식각공정에 의하여 패터닝하여 화소전극(47)을 형성한다.
도 5a부터 도 5e는 본 발명에 따른 액정표시장치의 제조공정의 제 2 실시예를 나타낸 것이다. 본 발명의 제조공정을 평면도인 도 6을 참조하여 설명한다.
도 5a를 참조하면, 세정공정에 의하여 클리닝된 절연기판(500)에 제 1 도전층을 형성한 후, 제 1 도전층을 사진식각공정에 의하여 패터닝하여 게이트전극(51)을 형성한다. 이어서, 노출된 기판 전면에 증착전세정(pre-depo cleaning)을 한 후, 제 1 절연막(52)과 반도체층(53ℓ)과 제 2 절연막을 연속적으로 형성한다. 이어서, 제 2 절연막을 사진식각공정에 의하여 패터닝하여 에치스토퍼(59)를 형성한다.
도 5b를 참조하면, 노출된 기판 전면에 증착전세정을 실시한 후, 도핑된 반도체층(54ℓ)을 형성(이하 "A"공정이라 함)한다. 도핑된 반도체층의 형성은 PECVD 체임버에서 이루어지므로, 공정중에는 진공상태가 유지된다.
이 후, 상기 증착공정공정이 진행되었던 공정환경인 진공상태를 깨뜨리지 않는 조건하에서 공정중인 기판을 스퍼터링 체임버로 이동시켜, 스퍼터링 체임버에서 도전물질을 증착하여 제 2 도전층(55ℓ)을 증착(이하 "B"공정이하 함)한다.
언급한 바와 같이, 상기 "A"공정과 "B"공정은 다른 구비조건을 만족시키는 별도의 체임버에서 진공상태로 진행된다. 그런데 두 체임버를 이와 같이, 진공상태로 연결할 경우, 상기 "A"공정과 "B"공정은 진공을 유지한 상태로 연속적으로 진행할 수 있다. 따라서, 도핑된 반도체층(54ℓ)과 제 2 도전층(55ℓ)을 형성할 때, 체임버와 체임버의 변경으로 인하여 외부에 노출됨으로써 야기되는 두 층 사이의 자연산화막 형성을 방지할 수 있다.
"A"공정과 "B"공정을 위한 제조장비의 구성은 본 발명의 제 1 실시예에서 이미 언급했으므로 이에 대한 상술은 생략한다.
도 5c를 참조하면, 제 2 도전층을 사진식각공정에 의하여 패터닝하여 신호선(55L), 소오스전극(55S) 및 드레인전극(55D)을 형성한 후, 이 신호선(55L), 소오스전극(55S) 및 드레인전극(55D)을 마스크로하여 그 하단에 있는 도핑된 반도체층을 식각하여 오믹콘택층(54)을 형성한다. 이 때, 소오스전극(55S)과 드레인전극(55D)의 사이에 위치하는 오믹콘택층 부분도 함게 제거되며, 에치스토퍼(59)의 존재로 반도체층의 손상을 방지할 수 있다. 이 경우, 종래의 액정표시장치 제조방법에서는 채널영역의 상단에 위치하는 오믹콘택층 부분을 제거하기 위한 별도의 식각공정을 실시하지만, 이 실시예에서는 언급한 바와 같이, 한 번의 식각공정으로 오믹콘택층의 분리작업을 실행할 수 있다. 따라서 식각공정을 한단계 줄일 수 있다.
도 5d를 참조하면, 노출된 반도체층을 사진식각공정에 의하여 패터닝하여 활성층(53)을 형성한다. 이 때, 활성층(53)은 도 6에 보인 평면도와 같이, 소오스전극(55S)과 드레인전극(55D) 사이에 해당하는 부분인 채널영역이 잔존할 수 있도록 패터닝한다. 이 때, 신호선(55L), 소오스전극(55S) 및 드레인전극(55D)에 중첩되는 부분도 활성층(53)으로 잔류된다.
도 5e를 참조하면, 노출된 기판 전면에 증착전세정을 실시한 후, 제 2 절연막(56)을 형성한다. 이어서, 제 2 절연막을 사진식각공정에 의하여 패터닝하여 드레인전극(55D)의 일부를 노출시키는 콘택홀(H)을 형성한다. 이 후, 노출된 기판 전면에 증착전세정을 진행한 후, 투명도전층을 형성하고, 투명도전층을 사진식각공정에 의하여 패터닝하여 화소전극(57)을 형성한다.
도 6은 상술한 본 발명에 따라 구현된 액정표시장치의 평면도이다.
도면을 보면 알수 있듯이, 절연기판(도면 미표시)에 제 1 방향으로 연장된 신호선(65L)과 제 2 방향으로 연장된 주사선(61L)이 교차하여 화소를 이루고 있다. 주사선(61L)은 게이트전극(61G)이 연장되어 돌출되어 있고, 신호선(65L)은 소오스전극(65S) 부분이 돌출되어 있다. 또한, 드레인전극(65D)이 소오스전극(65S)에 대응되어 형성되어 있다. 활성층(63)은 채널영역을 이루는 부분이 게이트전극(65G)에 중첩되고, 소오스/드레인 전극(65S)(65D)에 중첩되어 있으며, 제조공정에서도 알 수 있듯이 신호선(65L) 및 소오스/드레인 전극(65S)(65D)을 형성하고 나서, 그 하단에 위치하는 반도체층을 사진식각공정에 의하여 형성하는 것이기 때문에 이들을 따라서도 패턴이 형성된다. 그리고, 드레인전극(65D)에 연결된 화소전극(67)이 화소의 전 부분에 형성되어 있다.
본 발명은 오믹콘택층을 위한 반도체층을 형성하기 위한 공정과 소오스/드레인을 위한 도전층을 형성하기 위한 공정을 진공상태에서 연속적으로 진행한다. 따라서 체임버의 변경으로 인하여 기판이 외부에 노출됨으로써 오믹콘택층과 소오스/드레인 전극의 경계에 형성되는 자연산화막의 생성을 방지함으로써, 오믹콘택층과 도전층의 접촉저항을 감소시킬 수 있으며, 도전층의 형성공정 전에 실시되는 증착전세정 작업을 생략할 수 있다. 또한, 채널영역의 상단의 오믹콘택층 부분을 제거하기 위한 별도의 식각공정을 생략할 수 있다.

Claims (12)

  1. 절연기판에 제 1 방향으로 연장되는 주사선과, 상기 제 1 방향에 교차하는 제 2 방향으로 연장되는 신호선과, 상기 신호선과 상기 주사선의 교차부에 위치하되, 상기 주사선에 연장되는 게이트전극과, 상기 신호선에 연장되는 소오스전극과, 상기 소오스전극에 대응되는 드레인전극과, 상기 게이트전극에 중첩되어 상기 소오스전극과 드레인전극에 연결되는 활성층을 구비하는 박막트랜지스터와, 상기 박막트랜지스터의 드레인전극에 연결되는 화소전극을 포함하는 액정표시장치에 있어서,
    상기 활성층은 상기 신호선, 소오스전극, 드레인전극 및 게이트전극에 중첩되도록 형성되는 것이 특징인 액정표시장치.
  2. 청구항 1에 있어서,
    상기 신호선, 소오스전극 및 드레인전극과 상기 활성층이 접하는 부분에는 오믹콘택층이 형성되는 것이 특징인 액정표시장치.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 활성층의 상단에 위치하되, 상기 게이트전극의 상부에는 에치스토퍼가 형성되는 것이 특징인 액정표시장치.
  4. 절연기판에 주사선 및 주사선에 연장되는 게이트전극을 형성하는 공정과,
    상기 주사선 및 게이트전극을 덮는 제 1 절연막, 반도체층, 도핑된 반도체층, 도전층을 순차적으로 형성하는 공정과,
    상기 도전층에 사진식각공정을 진행하여 신호선, 소오스전극 및 드레인전극을 형성하는공정과,
    상기 도핑된 반도체층에 상기 신호선, 소오스전극 및 드레인전극을 마스크로하는 식각공정을 진행하여 오믹콘택층을 형성하는 공정과,
    상기 반도체층에 사진식각공정을 진행하여 활성층을 형성하는 공정과,
    상기 노출된 기판 전면을 덮되, 상기 드레인전극의 일부를 노출시키는 제 2 절연막을 형성하는 공정과,
    상기 드레인전극에 연결되는 화소전극을 형성하는 공정을 포함하는 액정표시장치의 제조방법.
  5. 청구항 4에 있어서,
    상기 제 1 절연막 상에 에치스토퍼를 형성하는 공정을 추가하는 것을 특징으로 하는 액정표시장치의 제조방법.
  6. 청구항 4 또는, 청구항 5에 있어서,
    상기 도핑된 반도체층을 형성한 후, 진공상태를 유지한 상태에서 상기 도전층을 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  7. 청구항 4 또는, 청구항 5에 있어서,
    상기 활성층이 상기 신호선, 소오스전극, 드레인전극 및 게이트전극에 중첩되도록 상기 반도체층을 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  8. 청구항 4 또는, 청구항 5에 있어서,
    상기 활성층은 비정질 실리콘층인 것을 특징으로 하는 액정표시장치의 제조방법.
  9. 절연기판에 주사선 및 주사선에 연장되는 게이트전극을 형성하는 공정과, 상기 주사선 및 게이트전극을 덮는 제 1 절연막, 반도체층, 도핑된 반도체층, 도전층을 순차적으로 형성하는 공정과, 상기 도전층에 사진식각공정을 진행하여 신호선, 소오스전극 및 드레인전극을 형성하는공정과, 상기 도핑된 반도체층에 상기 신호선, 소오스전극 및 드레인전극을 마스크로하는 식각공정을 진행하여 오믹콘택층을 형성하는 공정과, 상기 반도체층에 사진식각공정을 진행하여 활성층을 형성하는 공정과, 상기 노출된 기판 전면을 덮되, 상기 드레인전극의 일부를 노출시키는 제 2 절연막을 형성하는 공정과, 상기 드레인전극에 연결되는 화소전극을 형성하는 공정을 포함하는 액정표시장치의 제조공정을 진행하기 위한 액정표시장치 제조장비에 있어서,
    상기 도핑된 반도체층을 형성하기 위한 제 1 체임버와 상기 도전층을 형성하기 위한 제 2 체임버를 진공상태로 연결하는 것을 특징으로 하는 액정표시 제조장비.
  10. 청구항 9에 있어서,
    상기 제 1 체임버와 상기 제 2 체임버를 인라인 방식으로 연결하는 것을 특징으로 하는 액정표시장치 제조장비.
  11. 청구항 9에 있어서,
    상기 제 1 체임버와 상기 제 2 체임버를 클러스터 방식으로 연결하는 것을 특징으로 하는 액정표시장치 제조장비.
  12. 청구항 9에 있어서,
    상기 제 1 절연막과 상기 반도체층과 상기 도핑된 반도체층을 상기 제 1 체임버에서 연속적으로 형성하는 것을 특징으로 하는 액정표시장치 제조장비.
KR1019970056141A 1997-10-30 1997-10-30 액정표시장치 및 그 제조방법과 이 액정표시장치를 생산하는제조장비 KR100248122B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970056141A KR100248122B1 (ko) 1997-10-30 1997-10-30 액정표시장치 및 그 제조방법과 이 액정표시장치를 생산하는제조장비

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970056141A KR100248122B1 (ko) 1997-10-30 1997-10-30 액정표시장치 및 그 제조방법과 이 액정표시장치를 생산하는제조장비

Publications (2)

Publication Number Publication Date
KR19990034521A KR19990034521A (ko) 1999-05-15
KR100248122B1 true KR100248122B1 (ko) 2000-03-15

Family

ID=19523723

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970056141A KR100248122B1 (ko) 1997-10-30 1997-10-30 액정표시장치 및 그 제조방법과 이 액정표시장치를 생산하는제조장비

Country Status (1)

Country Link
KR (1) KR100248122B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140014177A (ko) 2011-03-25 2014-02-05 제이엔씨 주식회사 오르토에스테르 유도체, 액정 조성물 및 액정 표시 소자
KR102275835B1 (ko) * 2020-04-09 2021-07-08 이성관 위생식판배분대

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001018597A1 (fr) 1999-09-07 2001-03-15 Hitachi, Ltd Afficheur à cristaux liquides

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140014177A (ko) 2011-03-25 2014-02-05 제이엔씨 주식회사 오르토에스테르 유도체, 액정 조성물 및 액정 표시 소자
KR102275835B1 (ko) * 2020-04-09 2021-07-08 이성관 위생식판배분대

Also Published As

Publication number Publication date
KR19990034521A (ko) 1999-05-15

Similar Documents

Publication Publication Date Title
US5926235A (en) Active matrix liquid crystal display and method of making
WO2017054384A1 (zh) 一种阵列基板及其制作方法、显示面板
KR100314201B1 (ko) 박막트랜지스터형액정표시장치및그제조방법
KR100223158B1 (ko) 액티브매트릭스기판 및 그 제조방법
KR900002110A (ko) 액티브 매트릭스 패널의 제조 방법
KR101278477B1 (ko) 박막 트랜지스터 기판의 제조 방법
KR100250389B1 (ko) 박막트랜지스터와 그 제조방법 및 액정표시장치
US8476123B2 (en) Method for manufacturing thin film transistor array panel
EP0315319B1 (en) Liquid crystal display device
US7019797B2 (en) Array substrate for liquid crystal display device and manufacturing method thereof
JPH04280637A (ja) 薄膜トランジスタの製造方法
JPH08236775A (ja) 薄膜トランジスタおよびその製造方法
KR970010774B1 (ko) 액정표시장치용 박막트랜지스터 및 이의 결함제거방법
KR100248122B1 (ko) 액정표시장치 및 그 제조방법과 이 액정표시장치를 생산하는제조장비
JP2008203589A (ja) 液晶表示装置及びその製造方法
KR20020094809A (ko) 액정표시장치의 제조방법
KR910009039B1 (ko) 비정질 실리콘 박막 트랜지스터의 제조방법
KR19990034522A (ko) 액정표시장치 제조방법과 이를 실시하기 위한 액정표시장치제조장비
KR100599960B1 (ko) 박막 트랜지스터-액정표시장치의 제조방법
KR100193650B1 (ko) 액정 표시 소자의 박막 트랜지스터 제조방법
KR100837884B1 (ko) 액정표시장치의 제조방법
US6462793B1 (en) Liquid crystal display device and method of fabricating the same
KR101121988B1 (ko) 박막 트랜지스터 기판의 제조 방법 및 그를 이용한 평판표시 패널의 제조방법
KR20020028014A (ko) 박막 트랜지스터 액정표시장치의 제조방법
KR100243913B1 (ko) 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 18

EXPY Expiration of term