KR100247827B1 - 전하전송소자 및 리니어촬상소자 - Google Patents

전하전송소자 및 리니어촬상소자 Download PDF

Info

Publication number
KR100247827B1
KR100247827B1 KR1019920012334A KR920012334A KR100247827B1 KR 100247827 B1 KR100247827 B1 KR 100247827B1 KR 1019920012334 A KR1019920012334 A KR 1019920012334A KR 920012334 A KR920012334 A KR 920012334A KR 100247827 B1 KR100247827 B1 KR 100247827B1
Authority
KR
South Korea
Prior art keywords
diffusion region
floating diffusion
voltage signal
pulse voltage
reset
Prior art date
Application number
KR1019920012334A
Other languages
English (en)
Other versions
KR930003409A (ko
Inventor
히라마마사히데
Original Assignee
이데이 노부유끼
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP17263491A external-priority patent/JP3208791B2/ja
Priority claimed from JP3172633A external-priority patent/JPH0520892A/ja
Application filed by 이데이 노부유끼, 소니 가부시끼 가이샤 filed Critical 이데이 노부유끼
Publication of KR930003409A publication Critical patent/KR930003409A/ko
Application granted granted Critical
Publication of KR100247827B1 publication Critical patent/KR100247827B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14831—Area CCD imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/701—Line sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/713—Transfer or readout registers; Split readout registers or multiple readout registers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

CCD 소자에 있어서, 출력부의 플로팅디퓨전영역과 리셋게이트부간에 존재하는 기생용량의 영향을 억제하여 고감도화를 도모한다.
CCD 구조의 전하전송레지스터(1) 종단에 수평출력게이트부(5)를 통해 플로팅디퓨전영역(7)이 접속되고, 플로팅디퓨전영역(7)과 리셋드레인영역(10)간에 리셋게이트부(11)가 설치되어 이루어지는 CCD 소자에 있어서, 수평출력게이트부(5)에 리셋게이트부(11)에 인가하는 리셋펄스( RG)와 역상의 출력게이트펄스( HOG)를 인가한다. 또한, CCD 리니어센서에 있어서의 신호기간에서의 출력파형의 평탄화 및 기수번째의 화소와 우수번째의 화소의 신호레벨차의 개선 등을 도모한다. 복수의 수광소자(화소)로 이루어지는 수광영역과 수광영역의 양측에 각각 독출게이트부를 통해 배열된 제1 및 제2의 수평전송레지스터와, 제1 및 제2의 수평전송레지스터로부터의 신호전하를 교대로 출력신호로서 검출하는 플로팅디퓨전영역과, 리셋게이트부를 갖는 CCD 리니어 센서에 있어서, 제1 및 제2의 수평전송레지스터의 종단부분의 전송부를 분리하고, 이 종단부분의 전송부에 인가하는 구동펄스(H1'), (H2')와 그 보다 이전의 전송부에 인가하는 구동펄스(H1), (H2)의 위상을 어긋나게 하여, 리셋게이트부의 온기간(TR)의 출력파형에 노이즈성분(36)을 중첩하도록 한다.

Description

전하전송소자 및 리니어촬상소자
제1도는 종래의 CCD 촬상소자의 요부구성측면도.
제2a도 내지 제2e도는 종래의 CCD 촬상소자에 인가되는 펄스파형과 CCD 촬상소자로부터의 출력파형의 파형도.
제3도는 종래예에 관한 출력부의 포텐셜도.
제4도는 종래예에 관한 CCD 리니어센서의 구성평면도.
제5a도 내지 제5e도는 종래의 CCD 리니어센서의 공급펄스파형, CCD 출력파형의 파형도.
제6도는 본원 발명의 제1의 실시예에 따른 CCD 촬상소자의 최종단의 수평전송레지스터와 출력부의 구성측면도.
제7a도 내지 제7e도는 제6도에 도시한 본원 발명의 실시예의 인가펄스파형 및 CCD 출력파형의 파형도.
제8a도 내지 제8d도는 전하전송동작을 설명하기 위해 참조부호를 표시한 본원 발명의 수평전하전송부의 포텐셜도.
제9도는 본원 발명의 제2의 실시예에 따른 CCD 촬상소자의 구성 평면도.
제10a도 내지 제10e도는 본원 발명의 제2의 실시예에 따른 구동 펄스파형, 리셋펄스파형, CCD 출력파형의 파형도.
제11도는 본원 발명의 제2의 실시예에 따른 공급펄스를 얻기 위한 회로구성도.
〈도면의 주요부분에 대한 부호의 설명〉
(1) : 수평전송레지스터 (2) : 반도체기판
(3S), (3T) : 전송전극 (4) : 전송부
(5) 수평출력게이트부 (7) : 플로팅디퓨전영역
(8) : 출력앰프 (9) : 출력부
(10) : 리셋드레인영역 (11) : 리셋게이트부
(21) : 수광영역 (22), (23) : 독출게이트부
(24), (25) : 수평전송레지스터 (26) : 수평출력게이트부
(27) : 플로팅디퓨전영역 (28) : 출력앰프
(29) : 리셋게이트부 (30) : 리셋드레인영역부
(35) : 변동성분 (36) : 노이즈성분
S1~S16: 수광소자
: 구동펄스
: 리셋펄스
본원 발명은 CCD(charge coupled device) 리니어센서, CCD 리니어센서 등의 CCD 촬상소자, 및 CCD를 이용한 다른 소자 등의 CCD 소자에 관한 것이다.
제1도는 종래의 CCD 촬상소자의 수평전송레지스터의 종단부분 및 그 출력부의 구성을 도시한다.
제1도에 있어서, (1)은 수평전송레지스터를 표시한다. 수평전송레지스터(1)는 반도체기판(2)의 주면상에 절연막을 통해 전송전극 즉 스토리지전극(3S) 및 트랜스퍼전극(3T)를 가지고 이루어진 전송부(4)가 복수배열되고, 2상의 구동펄스H1및H2(제2a도 및 제2b도 참조)에 의해 신호전하를 수평방향으로 전송하도록 형성된다. 수평전송 레지스터(1)의 최종단의 전송부(4)가 고정게이트전압 VHOG이 인가되는 수평출력게이트부(5)를 통해 플로팅디퓨전영역(7)에 접속되고, 수평전송레지스터(1)로부터의 신호전하가 플로팅디퓨전영역(7)에 전송되어서, 전하-전압변환되어 출력앰프(8)를 통해 출력되도록 된다.
이 출력부(9)에 있어서는, 플로팅디퓨전영역(7)에 전송된 신호전하를 소정전압 VRD(제2d도 참조)이 부여된 리셋드레인영역(10)에 소출(掃出)하기 위해 양 영역(7) 및 (10) 사이에 리셋펄스 RG(제2c도 참조)가 인가되는 리셋게이트부(11)가 형성된다.
제1도의 출력부(9)에 있어서는, 제2d도에 플로팅디퓨전영역(7)의 전위파형을 도시한 바와 같이, 리셋게이트부(11)를 온하였을 때(리셋 펄스 RG가 고레벨 일 때), 플로팅디퓨전영역(7)의 전위 VFD는 리셋드레인영역(10)의 전위 VRD와 같아지지만(즉 VFD= VRD), 플로팅디퓨전영역(7)과 리셋게이트부(11)와의 사이에 기생(寄生)용량 C1이 존재하기 때문에, 리셋게이트부(11)가 오프된 후 플로팅디퓨전영역(7)의 전위 VFD는 기생용량 C1의 용량결합에 의해 리셋드레인영역(10)의 전위 VRD와 같게 되지 못하고, 이보다 낮아진다(즉 VFD〈VRD). 이것을 제2e도의 CCD 출력파형에서 보면, 리셋게이트부(11)가 오프된 후, 기준전위(즉 리셋전위) a보다 낮은 전위(즉 펄드드루전위) b가 된다. 이 기준전위 a와 필드드루전위(fild-through potential) b의 차가 기생용량 C1에 기인하는 이른바 커플링량 A1이 된다.
CCD 촬상소자의 고감도화에 따라서, 플로팅디퓨전영역(7)에 관한 용량에 비례하여 기생용량 C1도 감소되면 좋지만, 감소되지 않을 때에는 커플링량 A1이 상대적으로 커져서, 신호성분의 다이나믹레인지가 감소된다. 즉, 제3도의 포텐셜도에 도시한 바와 같이, 리셋게이트부(11)를 오프한 후의 클로팅디퓨전영역(7)의 포텐셜은 리셋드레인영역(10)의 포텐셜 VRD(파선위치)보다 얕아져서(실선위치), 플로팅디퓨전영역(7)에의 신호전송을 곤란하게 하거나, 또는 취급전하량을 감소시키고 있다. 제3도의 포텐셜차 B1가 CCD 출력파형에서의 커플링량 A1에 대응한다.
또한, CCD 리니어센서에 있어서는 고해상도화에 수반하여 기수번째의 수광소자(화소)와 우수번째의 수광소자(화소)의 각각의 신호전하를 2개의 전하전송레지스터로 분할하여 전송하고, 종단에서 다시 1개로 합하여 출력하도록 구성되어 있다.
즉, 제4도에 도시한 바와 같이, 복수의 수광소자(화소) S(S1, S2, S3…)를 1방향으로 배열한 수광영역(21)의 양측에 각각 독출게이트부(22) 및 (23)를 통해 CCD 구조의 제1 및 제2의 수평전송레지스터(24) 및 (25)가 배설되고, 기수번째의 수광소자 S1, S3, S5…의 신호 전하가 제1의 수평전송레지스터(24)에 독출되고, 우수번째의 수광소자 S2, S4, S6…의 신호전하가 제2의 수평전송레지스터(25)에 독출되며, 각각 제5a도 및 제5b도에 도시한 2상의 구동펄스H1,H2및H1',H2'에 의해 각 신호전하를 1방향으로 전송하도록 되어있다. 그리고, 최종단의 전송부 HR1, HR2에는 그 이전의 전송부 HR1, HR2에 부여되는 구동펄스H1,H2와 동기하지만, 이것과는 독립된 구동펄스H1',H2'가 인가된다. 각 제1 및 제2의 수평 전송레지스터(24) 및 (25)의 각 최종단의 전송부 HR1및 HR2는 게이트전압 VHOG이 인가되는 공통의 수평출력게이트부(26)를 통해 공통의 플로팅디퓨전영역(27)에 접속되고, 제1 및 제2의 수평전송레지스터(24) 및 (25)에서 전송된 기수번째 및 우수번째의 신호전하가 플로팅디퓨전영역(27)에서 하나로 가산되어서 즉 기수번째와 우수번째의 신호전하가 교대로 플로팅디퓨전영역(27)에 전송되어서, 전하-전압변환되어 출력앰프(28)를 통해 제5d도에 도시한 CCD 출력파형으로 표시한 바와 같이 순차 기수와 우수의 화소에 대응하는 신호가 교대로 출력된다. 이 출력부에서는 플로팅디퓨전영역(27)에 전송된 신호전하는 순차 제5c도에 도시한 2상의 구동펄스H1,H2및H1',H2'의 2배의 주파수의 리셋펄스 RG에 의해 리셋게이트부(29)를 통해 리셋드레인영역(30)에 소출된다.
그런데, 전술한 CCD 리니어센서에서는 수평전송레지스터(24) 및 (25)에 있어서의 제1전송부 HR1, 제2전송부 HR2의 큰 용량을 구동펄스H1및H2에 의해 구동하기 때문에, 그 용량에 기인하는 노이즈성분이 출력신호에 중첩되어 예를 들면 신호기간이 평탄하지 않게 되는 것, 2개의 수평전송레지스터(24) 및 (25)에서 독출하는 경우에 기수번째의 화소(수광소자)의 신호레벨과 우수번째의 화소(수광소자)의 신호레벨에 차(이른바 DC 단차)가 생기고 만다.
즉, 출력부에서는 웰영역내에 플로팅디퓨전영역(27)이 형성되고, 웰영역이 배선을 통해 접지되어 있으나, 전송부 HR1, HR2의 용량이 크기 때문에 수평전송레지스터(24) 및 (25)를 2상의 구동펄스H1및H2로 구동할 때에, 제5도에 도시한 바와 같이 신호전하를 플로팅디퓨전영역(27)내에 전송하는 구동펄스H1또는H2의 하강시점 t1, t2, t3…에서 순간적으로 웰영역의 전위(이른바 기준전위) VO가 변동하고, 이 변동성분(15)에 의거하여 출력신호에 노이즈성분(16)이 중첩되게 된다. 따라서, 이 노이즈성분(16)에 의해 신호기간에서의 파형이 평탄하지 않게 된다. 또, 제1전송부 HR1의 용량과 제2전송부 HR2의 용량의 상위에 따라 이 노이즈성분(16)이 다르며, 그 결과 기수번째의 화소의 신호레벨과 우수번째의 화소의 신호레벨에 차(이른바 DC 단차)가 생기고 만다.
그리고, CCD 리니어센서의 고해상화에 수반하여 이 신호레벨차가 현저하므로, 각 화소마다 보정을 가할 필요가 있어서 불합리하였다.
따라서, 본원 발명의 목적은 종래 기술의 전술한 단점 및 불리한 점을 해소할 수 있는 개선된 전하전송소자 및 리니어촬상소자를 제공하는 것이다.
특히, 본원 발명의 목적은 리셋게이트부와 플로팅디퓨전영역간의 용량에 의한 커플링량을 저감시킬 수 있는 CCD 촬상소자를 제공하는 것이다.
본원 발명의 다른 목적은 고감도화를 도모할 수 있는 CCD 촬상소자를 제공하는 것이다.
본원 발명의 또 다른 목적은 신호기간에서의 파형의 평탄화가 가능한 CCD 촬상소자를 제공하는 것이다.
본원 발명의 또 다른 목적은 화소간의 신호레벨차의 개선이 가능한 CCD 촬상소자를 제공하는 것이다.
본원 발명의 또 다른 목적은 흑신호를 보정하지 않고 고해상도의 화질을 얻을 수 있는 CCD 촬상소자를 제공하는 것이다.
본원 발명의 제1의 특징에 따르면, 플로팅디퓨전영역을 포함하는 전하검출부와, 상기 플로팅디퓨전영역과, 반도체기판에 형성된 드레인디퓨전영역과, 펄스전압신호의 소스에 접속된 게이트전극과, 상기 기판에 형성되어 상기 플로팅디퓨전영역과 상기 드레인디퓨전영역 사이에서 연장되는 채널로 이루어지고, 리셋펄스전압신호에 응답하여 상기 플로팅디퓨전영역을 소정의 포텐셜로 리셋하는 트랜지스터와, 상기 플로팅디퓨전영역에 접속된 플로팅디퓨전앰프와, 전하를 상기 전하검출부로 전송하는 동시에, 상기 기판상에 형성된 채널과, 이 채널과 절연되고, 구동펄스전압신호에 응답하는 복수의 게이트전극과, 단부에 형성된 출력게이트전극을 포함하는 전하전송부로 이루어지고, 상기 구동펄스전압신호는 이 구동펄스전압신호의 전압시프트에 의해 발생된 노이즈가 리셋기간에 해당하는 출력신호에 중첩되도록 특정한 위상을 갖는 것을 특징으로 하는 반도체기판상의 전하전송소자를 제공한다.
본원 발명의 제2의 특징에 따르면, 수광하여 이 광량에 해당하는 전하신호를 발생하는 복수의 수광소자와, 상기 수광소자로부터 상기 전하신호를 수신하고, 이 전하신호를 전하검출부에 전송하는 전하전송부로 이루어지고, 상기 전하검출부는 플로팅디퓨전영역과, 이 플로팅디퓨전영역에 접속된 플로팅디퓨전앰프와, 리셋펄스전압신호에 응답하여 상기 플로팅디퓨전영역을 소정의 포텐셜로 리셋하는 트랜지스터를 포함하고, 상기 트랜지스터는 상기 플로팅디퓨전영역과, 반도체 기판에 형성된 드레인디퓨전영역과, 상기 펄스전압신호의 소스에 접속된 게이트전극과, 상기 기판에 형성된 채널로 이루어지고, 상기 채널은 상기 플로팅디퓨전영역과 상기 드레인디퓨전영역 사이에서 연장되고, 상기 전하전송부는 상기 기판상에 형성된 채널과, 이 채널과 절연된 복수의 게이트전극과, 상기 전하전송부의 단부에 형성된 출력게이트전극을 포함하고, 상기 복수의 게이트전극은 구동펄스전압신호의 전압시프트에 의해 발생된 노이즈가 리셋기간에 해당하는 출력신호에 중첩되도록 특정한 위상을 갖는 상기 구동펄스전압신호에 응답하는 것을 특징으로 하는 반도체기판상의 고상(固相)리니어촬상소자를 제공한다.
본원 발명의 제3의 특징에 따르면, 플로팅디퓨전영역과, 이 플로팅디퓨전영역에 접속된 플로팅디퓨전앰프와, 리셋펄스전압신호에 응답하여 상기 플로팅디퓨전영역을 소정의 포텐셜로 리셋하는 동시에, 상기 플로팅디퓨전영역, 기판에 형성된 드레인디퓨전영역, 상기 리셋펄스전압신호의 소스에 접속된 게이트전극, 및 상기 기판에 형성되어 상기 플로팅디퓨전영역과 상기 드레인디퓨전영역 사이에서 연장되는 채널로 이루어지는 트랜지스터를 포함하는 전하검출부와, 전하를 전하검출부로 전송하는 동시에, 상기 기판상에 형성된 채널과, 이 채널과 절연된 복수의 게이트전극과, 단부에 형성된 출력게이트전극을 포함하는 전하전송부로 이루어지고, 상기 게이트전극은 제1구동펄스전압신호에 응답하는 제1부분과 제2구동펄스전압신호에 응답하는 제2부분으로 이루어지고, 상기 제2부분은 상기 출력게이트전극에 근접하고, 상기 제1구동펄스전압신호는 이 제1구동펄스전압신호의 전압시프트에 의해 발생된 노이즈가 리셋시간에 해당하는 출력신호에 중첩되도록 특정한 위상을 갖는 것을 특징으로 하는 반도체상의 전하전송소자를 제공한다.
본원 발명의 제4의 특징에 따르면, 수광하여 이 광량에 해당하는 전하신호를 발생하는 복수의 수광소자와, 상기 수광소자로부터 상기 전하신호를 수신하고, 이 전하신호를 전하검출부에 전송하는 전하전송부로 이루어지고, 상기 전하검출부는 플로팅디퓨전영역과, 이 플로팅디퓨전영역에 접속된 플로팅디퓨전앰프와, 리셋펄스전압신호에 응답하여 상기 플로팅디퓨전영역을 소정의 포텐셜로 리셋하는 트랜지스터를 포함하고, 상기 트랜지스터는 상기 플로팅디퓨전영역과, 반도체 기판에 형성된 드레인디퓨전영역과, 상기 리셋펄스전압신호의 소스에 접속된 게이트전극과, 상기 반도체기판에 형성된 채널로 이루어지고, 상기 채널은 상기 플로팅디퓨전영역과 상기 드레인디퓨전영역 사이에서 연장되고, 상기 전하전송부는 상기 기판상에 형성된 채널과, 이 채널과 절연된 복수의 게이트전극과, 상기 전하전송부의 단부에 형성된 출력게이트전극을 포함하고, 상기 게이트전극은 제1구동펄스전압신호에 응답하는 제1부분과 제2구동펄스전압신호에 응답하는 제2부분으로 이루어지고, 상기 제2부분은 상기 출력게이트전극에 근접하고, 상기 제1구동펄스전압신호는 이 제1구동펄스전압신호의 전압시프트에 의해 발생된 노이즈가 리셋기간에 해당하는 출력신호에 중첩되도록 특정한 위상을 갖는 것을 특징으로 하는 반도체기판상의 고상리니어 촬상소자를 제공한다.
본원 발명의 제5의 특징에 따르면, 플로팅디퓨전영역과, 이 플로팅디퓨전영역에 접속된 플로팅디퓨전앰프와, 리셋펄스전압신호에 응답하여 상기 플로팅디퓨전영역을 소정의 포텐셜로 리셋하는 동시에, 상기 플로팅디퓨전영역, 기판에 형성된 드레인디퓨전영역, 상기 펄스 전압신호의 소스에 접속된 게이트전극, 및 상기 기판에 형성되어 상기 플로팅디퓨전영역과 상기 드레인디퓨전영역 사이에서 연장되는 채널로 이루어지는 트랜지스터를 포함하는 전하검출부와, 전하를 전하검출부로 전송하는 동시에, 상기 기판상에 형성된 채널과, 이 채널과 절연된 복수의 게이트전극과, 단부에 형성된 출력게이트전극을 포함하는 전하전송부로 이루어지고, 상기 출력게이트전극은 출력게이트펄스전압신호에 응답하고, 상기 출력게이트펄스전압신호는 상기 리셋펄스전압신호의 역상을 갖는 것을 특징으로 하는 반도체상의 전하전송소자를 제공한다.
본원 발명의 상기 및 기타의 목적, 특징 및 이점은 첨부도면을 참조하여 다음의 예시적인 실시예의 상세한 설명으로부터 명백해질 것이며, 도면에 있어서 동일 또는 상당부분은 동일참조부호로 표시한다.
다음에, 도면을 참조하면서 본원 발명의 실시예를 설명한다.
제6도는 제1의 실시예에 관한 CCD 촬상소자의 수평전송레지스터 종단부분 및 그 출력부의 구성도이며, 전술한 제1도와 대응하는 부분에는 동일부호를 붙여 표시한다.
본 예에 있어서도, 제1도와 같이 반도체기판(2)의 주면에 절연막(도시 생략)을 통해 스토리지전극(3S) 및 트랜스퍼전극(3T)을 가진 전송부(4)가 복수배열되고, 2상의 구동펄스H1및H2로 신호전하를 수평방향으로 순차 전송하는 CCD 구조의 수평전송레지스터(1)와, 수평전송레지스터(1)의 최종단의 전송부(4)에 접속된 수평출력게이트부(5) 및 플로팅디퓨전영역(7)과, 플로팅디퓨전영역(7)에 접속된 출력앰프(8)와, 리셋드레인영역(10)과, 플로팅디퓨전영역(7)에 전송된 신호전하를 리셋드레인영역(10)에 소출하기 위한 리셋게이트부(11)를 가지고 이루어진다. 리셋드레인영역(10)에는 소정전압 VRD이, 리셋게이트부(11)에는 리셋펄스 RG가 각각 인가된다.
따라서, 본 예에 있어서는 제6도 및 제7a도~제7e도에 도시한 바와 같이 수평출력게이트부(5)에, 종래의 고정전위 대신에 리셋펄스 RG와 역상의 출력게이트펄스 HOG를 인가하도록 한다.
플로팅디퓨전영역(7)과 리셋게이트부(11)와의 사이에 기생용량 C1이 존재하는 동시에, 플로팅디퓨전영역(7)과 수평출력게이트부(5)와의 사이에도 기생용량 C2이 존재하고 있으므로, 수평출력게이트부(5)에 리셋펄스 RG와 역상의 출력게이트펄스 HOG를 인가함으로써, 리셋게이트부(11)를 오프한 후의 플로팅디퓨전영역(7)에서의 전위저하를 억제할 수 있어서, 이른바 CCD 출력파형에 있어서의 커플링량 A2을 억제할 수 있다.
즉, 리셋게이트부(11)에 리셋펄스 RG의 고레벨(예를 들면 5V)이 부여되어 리셋게이트부(11)가 온 하였을 때, 플로팅디퓨전영역(7)의 전위 VFD는 리셋드레인영역(10)의 전위 VRD와 같아진다. 이 때, 수평출력게이트부(5)에는 출력게이트펄스 HOG의 저레벨(예를 들면 OV)이 부여된다. 다음에, 리셋펄스 RG의 저레벨(예를 들면 OV)이 부여되어 리셋게이트부(11)가 오프된 후의 플로팅디퓨전영역(7)의 전위 VFD는 기생용량 C1의 용량결합에 의해 저하되어도, 이와 동시에 수평출력게이트부(5)에서는 출력게이트펄스 HOG의 고레벨(예를 들면 5V)이 인가되기 때문에, 기생용량 C2의 용량결합에 의해 플로팅디퓨전영역(7)의 전위가 상승된다. 이 결과, 리셋게이트부(11)를 오프한 후의 플로팅디퓨전영역(7)의 전위저하가 억제되고, 제7e도의 CCD 출력파형에서의 커플링량 A2이 감소된다.
여기서, 기생용량 C1과 기생용량 C2이 완전히 같은 값(C1=C2)이고, 리셋펄스 RG와 출력게이트펄스 HOG가 완전히 역상이면, 제7e도의 커플링량이 0이 되어 제7e도에 쇄선으로 표시한 CCD 출력파형 P1이 된다. 또한, 기생용량 C1과 기생용량 C2이 같지 않아도 커플링량을 감소시킬 수 있는 것으로, 예를 들면 C1〉C2이면, 제7e도의 커플링량 A2의 실선으로 표시한 CCD 출력파형 P2이 된다.
도시생략한 C1〈C2의 경우도 있을 수 있다. 제7e도에서 P3은 비교를 위해 표시한 것으로 제1도에서 얻어지는 종래의 CCD 출력파형이다. 또한, 상기 예에서는 출력게이트펄스 HOG와 리셋펄스 RG의 진폭을 같게 하였으나, 출력게이트펄스 HOG의 진폭을 변화시켜 더욱 커플링량 A2을 억제하는 것도 가능하다.
다음에, 제7a도~제7d도의 인가펄스파형과 제8도의 포텐셜도를 이용하여 제1실시예에 있어서의 신호전하의 전송을 설명한다.
제7a도~제7d도에 도시한 타이밍에서 수평전송레지스터(1)의 전송부(4)에 2상의 구동펄스H1및H2가, 수평출력게이트부(5)에 출력게이트펄스 HOG가, 리셋게이트부(11)에 리셋펄스 RG가 각각 인가된다.
그리고, 리셋게이트부(11)를 온한 시점 t11에서는 각 부의 포텐셜은 제8a도에 도시한 상태가 되며, 플로팅디퓨전영역(7)의 신호전하 e1는 리셋드레인영역(10)에 소출되고, 다음의 신호전하 e2가 최종단의 전송부(4)의 스토리지전극(3S)아래에 전송된다.
다음에, 리셋게이트부(11)가 오프한 시점 t12에서는 구동펄스H1가 고레벨이며, 출력게이트펄스 HOG가 고레벨로 되며, 제8b도에 도시한 포텐셜상태로 되고, 신호전하 e2는 최종단의 전송부(4)의 스토리지전극(3S)아래에 멈추고 있다.
다음에, 시점 t13에서는 구동펄스H1가 저레벨이 되어, 제8c도에 도시한 포텐셜상태로 되고, 전송부(4)의 신호전하 e2가 플로팅디퓨전영역(7)으로 전송되어서, 출력앰프(8)를 통해 신호성분이 출력된다.
다음에, 시점 t14에서는 구동펄스H1가 고레벨이 됨으로써, 제8d도의 포텐셜상태로 되고, 다음의 신호전하 e3가 최종단의 전송부(4)의 스토리지전극(3S)아래에 전송된다. 이와 같이하여, 순차 신호전하가 플로팅디퓨전영역(7)에 전송되고, 출력앰프(8)를 통해 출력된다.
전술한 제1실시예에 의하면, 수평전송레지스터(1)의 다음단계의 수평출력게이트부(5)에 리셋펄스 RG와 역상의 출력게이트펄스 HOG를 인가함으로써, 리셋게이트부(11)와 플로팅디퓨전영역(7)간의 기생용량 C1의 영향을 저감시키고, 커플링을 저감시킬 수 있다. 이로써, CCD 에리어센서, CCD 리니어센서 등의 CCD 촬상소자의 고감도화에 따라 증대된 커플링량에 의한 플로팅디퓨전영역(7)의 취급전하량 감소, 플로팅디퓨전영역(7)에의 전송전계 감소를 타파할 수 있다.
본원 발명의 제1의 실시예에 의하면, 플로팅디퓨전영역과 리셋게이트부간의 기생용량의 영향을 억제하여 출력파형에 있어서의 기준전위와 필드드루전위간의 커플링량을 감소시킬 수 있으며, 플로팅디퓨전영역에 있어서의 취급전하량을 확보할 수 있다. 따라서, CCD 에리어센서, CCD 리니어센서 등의 CCD 촬상소자의 고감도화를 촉진시킬 수 있다.
다음에, 제9도 및 제10a~제10e도를 참조하여 본원 발명의 제2의 실시예에 의한 CCD 촬상소자를 CCD 리니어센서에 적용한 경우에 대하여 설명한다. 제9도에 있어서 제4도와 대응하는 부분에는 동일 부호를 붙여 표시한다.
제9도에 있어서, (21)은 복수의 수광소자 S(S1, S2, S3…)를 1방향으로 1열 배열하여 이루어지는 수광영역을 표시하며, 그 양측에 각각 독출게이트부(22) 및 (23)를 통해 수광영역(21)과 평행하도록 CCD 구조의 제1의 수평전송레지스터(24) 및 제2의 수평전송레지스터(25)가 배설된다. 제1 및 제2의 수평전송레지스터(24) 및 (25)는 도시하지 않으나 스토리지전극과 트랜스퍼전극을 조(組)로 하는 전송전극을 가진 폭수의 전송부 HR(HR1, HR2)가 배열되고, 하나 걸러의 제1전송부 HR1의 전송전극에 2상구동펄스의 한쪽의 구동펄스H1가 인가되며, 다른 하나 걸러의 제2전송부 HR2의 전송전극에 다른 쪽의 구동펄스H2가 인가된다. 제1의 수평전송레지스터(24)의 제1전송부 HR1는 수광영역(21)의 예를 들면 기수번째의 수광소자 S1, S3, S5…에 대응하여 형성되고, 제2의 수평전송레지스터(25)의 제1전송부 HR1는 예를 들면 우수번째의 수광소자 S2, S4, S6…에 대응하여 형성된다. 각 제1 및 제2의 수평전송레지스터(24) 및 (25)의 각 최종단은 게이트전압 VHOG이 인가되는 공통의 수평출력게이트부(26)를 통해 공통의 검출부 즉 플로팅디퓨전영역(27)에 접속되고, 이 플로팅디퓨전영역(27)에 출력앰프(28)가 접속된다. 플로팅디퓨전영역(27)과 리셋드레인영역(30)사이에는 리셋펄스 RG가 인가되는 리셋게이트부(29)가 형성된다.
이 CCD 리니어센서에서는 전술한 바와 같이, 기수번째의 수광소자 S1, S3, S5…의 신호전하가 제1의 수평전송레지스터(24)에 독출되고, 우수번째의 수광소자 S2, S4, S6…의 신호전하가 제2의 수평전송레지스터(25)에 독출되어, 제1 및 제2의 수평전송레지스터(24) 및 (25)내를 한쪽으로 전송된 후, 수평출력게이트부(26)를 통해 플로팅디퓨전영역(27)에서 하나로 가산되고, 즉 기수번째의 신호전하와 우수번째의 신호전하가 교대로 플로팅디퓨전영역(27)에 전송된다.
그리고, 이 플로팅디퓨전영역(27)에서 전하-전압변환되어 출력앰프(28)를 통해 기수번째와 우수번째의 화소에 대응하는 신호가 교대로 출력된다.
그리고, 본원 발명의 제2의 실시예에 있어서는 제1 및 제2의 수평전송레지스터(24) 및 (25)의 종단부분의 전송부 예를 들면 최종비트, 또는 최종비트를 포함하는 복수비트분의 전송영역(32)을 분리하고, 이 최종부분의 전송영역(32)의 제1전송부 HR1에 구동펄스H1'(제10b도 참조)를, 제2전송부 HR2에 구동펄스H2'(제10b도 참조)를 각각 인가하고, 제1 및 제2의 수평전송레지스터(24) 및 (25)의 중단부분 이전의 전송영역(33)의 제1전송부 HR1에 구동펄스H1(제10a도 참조)를, 제2전송부 HR2에 구동펄스H2(제10a도 참조)를 각각 인가하도록 한다. 리셋게이트부(29)에는 전술한 바와 같이 구동펄스H1,H1',H2,H2'의 2배의 주파수의 리셋펄스 RG가 인가된다. 그리고, 용량이 큰 전송영역(33)의 구동에 있어서 신호전하를 다음단계의 전송부 HR에 전송하는 구동펄스H1또는H2의 하강시점 t1, t2, …이 리셋펄스 RG의 고레벨기간(이른바 리셋게이트부(29)의 온기간)내에 대응하도록 종단부분의 전송영역(32)에 인가하는 구동펄스H1',H2'에 대하여 그보다 이전의 전송영역(33)에 인가하는 구동펄스H1,H2의 위상을 △t만큼 어긋나게 한다.
이러한 구성에 의하면, 종단부분의 전송영역(32)에 인가하는 구동펄스H1',H2'에 대하여 그보다 이전의 전송영역(33)에 인가하는 구동펄스H1,H2를 △t만큼 위상을 어긋나게 하고, 다음 단계로 신호전하를 전송하는 구동펄스H1,H2의 하강시점이 리셋펄스 RG의 고레벨기간(이른바 리셋게이트부(29)의 온기간)내에 오도록 함으로써, 웰영역의 기준전위 VO의 변동성분(35)(제10e도 참조)에 의거한 노이즈성분(36)은 리셋게이트부(29)의 온기간 TR의 출력파형에 중첩되고, 신호기간 TS의 출력파형 이른바 신호파형에는 중첩되는 일이 없다. 따라서, 신호기간 TS의 출력파형을 평탄하게 할 수 있다. 또, 기수번째의 화소의 신호레벨과 우수번째의 화소의 신호레벨과의 차를 없앨 수 있고, 각 화소의 흑신호를 보정하지 않고 고해상도의 화질을 얻을 수 있다.
다음에, 전술한 구동펄스H1',H2'와 구동펄스H1,H2의 위상을 어긋나게 하는 구체예를 제11도를 참조하여 상세히 설명한다.
예를 들면 타이밍계가 IC 칩으로서 형성된 CCD 리니어센서의 경우에는 제11도에 도시한 바와 같이 타이밍제너레이터(41)에서 얻어진 종단용의 클록펄스H1',H2' 및 리셋펄스 RG를 그대로 구동회로(42)에 공급하는 동시에, 외부콘트롤단자 a1~an에 접속된 지연회로(43)를 배설하고, 이 지연회로(43)에 상기 타이밍제너레이터(41)로부터의 클록펄스H1',H2'를 공급하여 △t만큼 위상이 어긋난 클록펄스H1,H2를 얻고, 이것을 구동회로(44)에 공급하도록 한다. 지연회로(43)의 지연량 △t은 사용하는 주파수에 따라 변하므로, 외부콘트롤단자 a1~an의 전압을 디지탈적으로 전환함으로써 변경할 수 있다. 이와 같이 하여 구동펄스H1',H2'와 구동펄스H1,H2의 위상을 어긋나게 함으로써, CCD 리니어센서에 있어서의 전송영역(33)에서의 전송용량의 영향을 저감시키고, 신호기간에서의 출력파형을 평탄하게 하며, 또한 화소간의 신호레벨차를 개선할 수 있다.
그리고, 상기 예에서는 제1의 수평전송레지스터(24)와 제2의 수평전송레지스터(25)의 신호전하를 플로팅디퓨전영역(27)에 교대로 전송하여 1개로 합하도록 구성하였으나, 기타 플로팅디퓨전영역(27)의 앞단계에 수 비트분의 2상구동의 전송부를 배설하고, 이 수 비트분의 전송보에 제1 및 제2의 수평전송레지스터(24) 및 (25)로부터의 신호전하를 교대로 전송하여, 여기서 1개로 합하도록 구성할 수 있다. 이 경우에는 상기 전송부에서 기수번째와 우수번째의 신호전하를 가산하기 이전의 제1 및 제2의 수평전송레지스터(24) 및 (25)에 있어서의 종단의 복수비트분의 전송영역(32)을 그 이전의 전송영역(33)으로 부터 분리하여 상기 위상관계를 가지고 각각에 구동펄스H1',H2',H1,H2를 인가하도록 한다.
또, 상기 예는 제1 및 제2의 수평전송레지스터(24) 및 (25)를 가진 CCD 리니어센서에 본원 발명을 적용한 경우이지만, 이에 한하지 않고, 1라인의 신호전하를 복수의 수평전송레지스터에서 독출하는 CCD 에리어 이미지센서에도 적용할 수 있다.
본원 발명의 CCD 촬상소자에 의하면, 신호기간의 출력파형을 평탄하게 하고, 또 화소간 예를 들면 기수번째의 화소에 대응하는 신호레벨과 우수번째의 화소에 대응하는 신호레벨의 단차를 개선할 수 있고, 흑신호의 보정을 하지 않고 고해상도의 화질을 얻을 수 있다.
첨부도면을 참조하여 본원 발명의 바람직한 실시예에 대하여 설명하였으나, 본원 발명은 상기 실시예에 한정되지 않으며, 다음의 특허청구의 범위에 정의된 바와 같은 본원 발명의 기술적 사상이나 범위를 일탈하지 않고, 이 기술분야에 숙련된 사람은 여러가지 변형 및 변경을 가할 수 있다는 것을 알 수 있다.

Claims (15)

  1. 플로팅디퓨전영역을 포함하는 전하검출부와, 상기 플로팅디퓨전영역과, 반도체기판에 형성된 드레인디퓨전영역과, 펄스전압신호의 소스에 접속된 게이트전극과, 상기 기판에 형성되어 상기 플로팅디퓨전영역과 상기 드레인디퓨전영역 사이에서 연장되는 채널로 이루어지고, 리셋펄스전압신호에 응답하여 상기 플로팅디퓨전영역을 소정의 포텐셜로 리셋하는 트랜지스터와, 상기 플로팅디퓨전영역에 접속된 플로팅디퓨전앰프와, 전하를 상기 전하검출부로 전송하는 동시에, 상기 기판상에 형성된 채널과, 이 채널과 절연되고, 구동펄스전압신호에 응답하는 복수의 게이트전극과, 단부에 형성된 출력게이트전극을 포함하는 전하전송부로 이루어지고, 상기 구동펄스전압신호는 이 구동펄스전압신호의 전압시프트에 의해 발생된 노이즈가 리셋기간에 해당하는 출력신호에 중첩되도록 특정한 위상을 갖는 것을 특징으로 하는 반도체기판상의 전하전송소자.
  2. 제1항에 있어서, 상기 트랜지스터는 상기 구동펄스전압신호의 전압시프트기간에 작동되는 것을 특징으로 하는 전하전송소자.
  3. 제1항에 있어서, 상기 리셋펄스전압신호는 상기 구동펄스전압신호의 전압시프트기간에 고레벨인 것을 특징으로 하는 전하전송소자.
  4. 수광하여 이 광량에 해당하는 전하신호를 발생하는 복수의 수광소자와, 상기 수광소자로부터 상기 전하신호를 수신하고, 이 전하신호를 전하검출부에 전송하는 전하전송부로 이루어지고, 상기 전하검출부는 플로팅디퓨전영역과, 이 플로팅디퓨전영역에 접속된 플로팅디퓨전앰프와, 리셋펄스전압신호에 응답하여 상기 플로팅디퓨전영역을 소정의 포텐셜로 리셋하는 트랜지스터를 포함하고, 상기 트랜지스터는 상기 플로팅디퓨전영역과, 반도체기판에 형성된 드레인디퓨전영역과, 상기 펄스전압신호의 소스에 접속된 게이트전극과, 상기 기판에 형성된 채널로 이루어지고, 상기 채널은 상기 플로팅디퓨전영역과 상기 드레인디퓨전영역 사이에서 연장되고, 상기 전하전송부는 상기 기판상에 형성된 채널과, 이 채널과 절연된 복수의 게이트전극과, 상기 전하전송부의 단부에 형성된 출력게이트전극을 포함하고, 상기 복수의 게이트전극은 구동펄스전압신호의 전압시프트에 의해 발생된 노이즈가 리셋기간에 해당하는 출력신호에 중첩되도록 특정한 위상을 갖는 상기 구동펄스전압신호에 응답하는 것을 특징으로 하는 반도체기판상의 고상(固相)리니어촬상소자.
  5. 제4항에 있어서, 상기 트랜지스터는 상기 구동펄스전압신호의 전압시프트기간에 작동되는 것을 특징으로 하는 고상리니어촬상소자.
  6. 제4항에 있어서, 상기 리셋펄스전압신호는 상기 구동펄스전압신호의 전압시프트기간에 고레벨인 것을 특징으로 하는 고상리니어촬상소자.
  7. 플로팅디퓨전영역과, 이 플로팅디퓨전영역에 접속된 플로팅디퓨전앰프와, 리셋펄스전압신호에 응답하여 상기 플로팅디퓨전영역을 소정의 포텐셜로 리셋하는 동시에, 상기 플로팅디퓨전영역, 기판에 형성된 드레인디퓨전영역, 상기 리셋펄스전압신호의 소스에 접속된 게이트전극, 및 상기 기판에 형성되어 상기 플로팅디퓨전영역과 상기 드레인디퓨전영역 사이에서 연장되는 채널로 이루어지는 트랜지스터를 포함하는 전하검출부와, 전하를 전하검출부로 전송하는 동시에, 상기 기판상에 형성된 채널과, 이 채널과 절연된 복수의 게이트전극과, 단부에 형성된 출력게이트전극을 포함하는 전하전송부로 이루어지고, 상기 게이트전극은 제1구동펄스전압신호에 응답하는 제1부분과 제2구동펄스전압신호에 응답하는 제2부분으로 이루어지고, 상기 제2부분은 상기 출력게이트전극에 근접하고, 상기 제1구동펄스전압신호는 이 제1구동펄스전압신호의 전압시프트에 의해 발생된 노이즈가 리셋시간에 해당하는 출력신호에 중첩되도록 특정한 위상을 갖는 것을 특징으로 하는 반도체상의 전하전송소자.
  8. 제7항에 있어서, 상기 트랜지스터는 상기 제1 구동펄스전압신호의 전압시프트기간에 작동되는 것을 특징으로 하는 전하전송소자.
  9. 제7항에 있어서, 상기 리셋펄스전압신호는 상기 제1 구동펄스전압신호의 전압시프트기간에 고레벨인 것을 특징으로 하는 전하전송소자.
  10. 제7항에 있어서, 상기 제2구동펄스전압신호는 상기 제1구동펄스전압신호와 다른 위상을 갖는 것을 특징으로 하는 전하전송소자.
  11. 수광하여 이 광량에 해당하는 전하신호를 발생하는 복수의 수광소자와, 상기 수광소자로부터 상기 전하신호를 수신하고, 이 전하신호를 전하검출부에 전송하는 전하전송부로 이루어지고, 상기 전하검출부는 플로팅디퓨전영역과, 이 플로팅디퓨전영역에 접속된 플로팅디퓨전앰프와, 리셋펄스전압신호에 응답하여 상기 플로팅디퓨전영역을 소정의 포텐셜로 리셋하는 트랜지스터를 포함하고, 상기 트랜지스터는 상기 플로팅디퓨전영역과, 반도체기판에 형성된 드레인디퓨전영역과, 상기 리셋펄스전압신호의 소스에 접속된 게이트전극과, 상기 반도체기판에 형성된 채널로 이루어지고, 상기 채널은 상기 플로팅디퓨전영역과 상기 드레인디퓨전영역 사이에서 연장되고, 상기 전하전송부는 상기 기판상에 형성된 채널과, 이 채널과 절연된 복수의 게이트전극과, 상기 전하전송부의 단부에 형성된 출력게이트전극을 포함하고, 상기 게이트전극은 제1구동펄스전압신호에 응답하는 제1부분과 제2구동펄스전압신호에 응답하는 제2부분으로 이루어지고, 상기 제2부분은 상기 출력게이트전극에 근접하고, 상기 제1구동펄스전압신호는 이 제1구동펄스전압신호의 전압시프트에 의해 발생된 노이즈가 리셋기간에 해당하는 출력신호에 중첩되도록 특정한 위상을 갖는 것을 특징으로 하는 반도체기판상의 고상리니어 촬상소자.
  12. 제11항에 있어서, 상기 트랜지스터는 상기 제1구동펄스전압신호의 전압시프트기간에 작동되는 것을 특징으로 하는 고상리니어촬상소자.
  13. 제11항에 있어서, 상기 리셋펄스전압신호는 상기 제1구동펄스전압신호의 전압시프트기간에 고레벨인 것을 특징으로 하는 고상리니어촬상소자.
  14. 제11항에 있어서, 상기 제2구동펄스전압신호는 상기 제1구동펄스전압신호와 다른 위상을 갖는 것을 특징으로 하는 고상리니어촬상소자.
  15. 플로팅디퓨전영역과, 이 플로팅디퓨전영역에 접속된 플로팅디퓨전앰프와, 리셋펄스전압신호에 응답하여 상기 플로팅디퓨전영역을 소정의 포텐셜로 리셋하는 동시에, 상기 플로팅디퓨전영역, 기판에 형성된 드레인디퓨전영역, 상기 펄스전압신호의 소스에 접속된 게이트전극, 및 상기 기판에 형성되어 상기 플로팅디퓨전영역과 상기 드레인디퓨전영역 사이에서 연장되는 채널로 이루어지는 트랜지스터를 포함하는 전하검출부와, 전하를 전하검출부로 전송하는 동시에, 상기 기판상에 형성된 채널과, 이 채널과 절연된 복수의 게이트전극과, 단부에 형성된 출력게이트전극을 포함하는 전하전송부로 이루어지고, 상기 출력게이트전극은 출력게이트펄스전압신호에 응답하고, 상기 출력게이트펄스전압신호는 상기 리셋펄스전압신호의 역상을 갖는 것을 특징으로 하는 반도체상의 전하전송소자.
KR1019920012334A 1991-07-12 1992-07-11 전하전송소자 및 리니어촬상소자 KR100247827B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP91-172634 1991-07-12
JP17263491A JP3208791B2 (ja) 1991-07-12 1991-07-12 Ｃｃｄ撮像素子及びその駆動方法
JP91-172633 1991-07-12
JP3172633A JPH0520892A (ja) 1991-07-12 1991-07-12 Ｃｃｄ素子

Publications (2)

Publication Number Publication Date
KR930003409A KR930003409A (ko) 1993-02-24
KR100247827B1 true KR100247827B1 (ko) 2000-03-15

Family

ID=26494929

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920012334A KR100247827B1 (ko) 1991-07-12 1992-07-11 전하전송소자 및 리니어촬상소자

Country Status (4)

Country Link
US (1) US5199053A (ko)
EP (2) EP0766455B1 (ko)
KR (1) KR100247827B1 (ko)
DE (2) DE69223864T2 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3036250B2 (ja) * 1992-08-27 2000-04-24 ソニー株式会社 Ｃｃｄ素子
JP3635681B2 (ja) * 1994-07-15 2005-04-06 ソニー株式会社 バイアス回路の調整方法、電荷転送装置、及び電荷検出装置とその調整方法
JP3259573B2 (ja) * 1995-03-17 2002-02-25 ソニー株式会社 電荷転送装置及びその駆動方法
US6452634B1 (en) * 1996-12-26 2002-09-17 Sony Corporation Charge transfer device and method of driving the same, and solid state imaging device and method of driving the same
JPH11274462A (ja) * 1998-03-23 1999-10-08 Sony Corp 固体撮像装置
US6590238B1 (en) * 2002-02-12 2003-07-08 Eastman Kodak Company Image sensor having a capacitance control gate for improved gain control and eliminating undesired capacitance
JP2005050951A (ja) * 2003-07-31 2005-02-24 Toshiba Corp 固体撮像装置および電荷転送装置
JP3832661B2 (ja) * 2003-12-12 2006-10-11 ソニー株式会社 固体撮像装置の駆動方法
JP2005311237A (ja) * 2004-04-26 2005-11-04 Sony Corp 固体撮像素子及びｃｃｄリニアセンサ
US7750964B2 (en) * 2005-09-30 2010-07-06 Sony Corporation Method and apparatus for driving a semiconductor device including driving of signal charges within and outside an effective transfer period
JP2008118434A (ja) * 2006-11-06 2008-05-22 Fujifilm Corp 固体撮像素子及び撮像装置
JP4920610B2 (ja) * 2008-01-31 2012-04-18 ルネサスエレクトロニクス株式会社 Ｃｃｄ装置及び駆動方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0140292A1 (en) * 1983-10-18 1985-05-08 Kabushiki Kaisha Toshiba Image-sensing system with noise eliminator

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4092549A (en) * 1976-12-20 1978-05-30 Hughes Aircraft Company Charge comparator
JPS61131854U (ko) * 1985-02-06 1986-08-18
US4811371A (en) * 1986-05-16 1989-03-07 Rca Corporation Floating-diffusion electrometer with adjustable sensitivity
FR2645323B1 (fr) * 1989-03-28 1992-11-27 Thomson Composants Militaires Registres de lecture du type a transfert de charges a grande dynamique de sortie

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0140292A1 (en) * 1983-10-18 1985-05-08 Kabushiki Kaisha Toshiba Image-sensing system with noise eliminator

Also Published As

Publication number Publication date
DE69228838D1 (de) 1999-05-06
US5199053A (en) 1993-03-30
EP0766455B1 (en) 1999-03-31
EP0522552A3 (en) 1993-09-01
EP0766455A2 (en) 1997-04-02
KR930003409A (ko) 1993-02-24
DE69223864D1 (de) 1998-02-12
EP0766455A3 (en) 1997-07-23
DE69228838T2 (de) 1999-10-21
EP0522552B1 (en) 1998-01-07
EP0522552A2 (en) 1993-01-13
DE69223864T2 (de) 1998-08-06

Similar Documents

Publication Publication Date Title
US9986178B2 (en) Solid-state image pickup apparatus, signal processing method for a solid-state image pickup apparatus, and electronic apparatus
EP1515540B1 (en) Semiconductor device, and control method and device for driving unit component of semiconductor device
KR100247827B1 (ko) 전하전송소자 및 리니어촬상소자
US7408539B2 (en) Solid-state imaging apparatus and sampling circuit
EP1783467A1 (en) Photodetector
JP2736121B2 (ja) 電荷転送装置及び固体撮像装置
US20070216792A1 (en) Solid-state imaging device and method of operating solid-state imaging device
JP3208791B2 (ja) Ｃｃｄ撮像素子及びその駆動方法
JP2973650B2 (ja) 電荷転送装置の出力回路
US5410146A (en) Contact image sensor with meandering data lines connected to opposite switching elements in alternating sensor blocks
KR20000062791A (ko) 고체 촬상 소자의 구동 방법
US5731833A (en) Solid-state image pick-up device with reference level clamping and image pick-up apparatus using the same
US6677997B1 (en) Amplifying solid-state imaging device, and method for driving the same
US7586133B2 (en) Solid state imaging apparatus and driving method of solid state imaging apparatus
JPH0520892A (ja) Ｃｃｄ素子
JPH0678101A (ja) Ｃｃｄ素子
JPH06268923A (ja) 固体撮像装置の駆動方法
JP2956544B2 (ja) 電荷転送固体撮像装置及びその駆動方法
JP4193877B2 (ja) 電荷転送装置及び固体撮像装置
JPH03171771A (ja) 固体撮像装置及びその駆動方法
JPH09200622A (ja) 固体撮像装置
JPH07131714A (ja) Ａｄ変換装置
JPS604377A (ja) 固体撮像装置の駆動方法
JP2005094387A (ja) 固体撮像素子及びその駆動方法
JPH04262680A (ja) 固体撮像素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111206

Year of fee payment: 13

EXPY Expiration of term