JP2005311237A - 固体撮像素子及びccdリニアセンサ - Google Patents

固体撮像素子及びccdリニアセンサ Download PDF

Info

Publication number
JP2005311237A
JP2005311237A JP2004129628A JP2004129628A JP2005311237A JP 2005311237 A JP2005311237 A JP 2005311237A JP 2004129628 A JP2004129628 A JP 2004129628A JP 2004129628 A JP2004129628 A JP 2004129628A JP 2005311237 A JP2005311237 A JP 2005311237A
Authority
JP
Japan
Prior art keywords
clock signal
transmission line
transfer
transmission
transfer clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004129628A
Other languages
English (en)
Inventor
Toshimitsu Nagae
利充 永江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004129628A priority Critical patent/JP2005311237A/ja
Priority to US11/113,556 priority patent/US20050247857A1/en
Publication of JP2005311237A publication Critical patent/JP2005311237A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/148Charge coupled imagers
    • H01L27/14825Linear CCD imagers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/762Charge transfer devices
    • H01L29/765Charge-coupled devices
    • H01L29/768Charge-coupled devices with field effect produced by an insulated gate
    • H01L29/76816Output structures
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/701Line sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】クロック信号伝送配線に入力した転送用クロック信号によって安定的に電荷転送部での電荷転送を行うことができる固体撮像素子及びCCDリニアセンサを提供する。
【解決手段】複数の電荷転送素子を配列した電荷転送部に、転送用クロック信号を伝送するクロック信号伝送配線を略平行に設けた固体撮像素子及びCCDリニアセンサにおいて、クロック信号伝送配線は、同一の転送用クロック信号を伝送する複数の伝送配線で構成する。複数の伝送配線の隣り合う端部は、各伝送配線における転送用クロック信号の入力部からそれぞれ略等しい距離に形成する。隣り合った伝送配線の端部間を抵抗体で接続する。
【選択図】図1

Description

本発明は、直線状の電荷転送部を有する固体撮像素子及びCCDリニアセンサに関するものである。
従来、CCD(Charge Coupled Device)リニアセンサやCCD固体撮像装置では、複数の受光素子を一方向に沿って並設し、この受光素子に蓄積された電荷を電荷転送手段の各転送レジスタに転送しており、この転送レジスタに転送用クロック信号に基づいて電圧を印加することにより出力回路への電荷転送を行っている。
電荷を転送する電荷転送手段は、受光素子と略平行状態に複数の転送レジスタを並設することによって直線状とした電荷転送部を有するとともに、この電荷転送部と略平行に設けたクロック信号伝送配線とを有しており、クロック信号伝送配線の一端に設けた入力部からタイミングジェネレータ等のクロック信号生成回路で生成された転送用クロック信号を入力し、電荷転送部に伝送している。
このような電荷転送手段において、大型の固体撮像素子やCCDリニアセンサ等のようにクロック信号伝送配線が比較的長い場合には、クロック信号伝送配線における転送用クロック信号の入力部から入力された転送用クロック信号が、クロック信号伝送配線の終端まで伝送される間に、クロック信号伝送配線自身の抵抗成分や容量成分によって転送用クロック信号の波形が減衰し、クロック信号伝送配線における入力部からの伝送長が長くなると、その部分において正常な転送用クロック信号が得られないおそれがあった。
そこで、クロック信号伝送配線の伝送長の最も長くなる終端領域にも転送用クロック信号を入力する新たな入力部を設け、この入力部に転送用クロック信号を入力することにより、今まで伝送長が長かった終端領域での実質的な伝送長を短くして、転送用クロック信号の減衰を抑制していた(例えば、特許文献1参照。)。
特開平6−268186号公報
しかしながら、クロック信号伝送配線にあらかじめ設けていた第1の入力部だけでなく、クロック信号伝送配線の終端領域に新たに設けた第2の入力部からも転送用クロック信号を入力した場合には、異なる入力部から入力された転送用クロック信号がクロック信号伝送配線内で干渉し合うこと、すなわち両入力部からのクロック信号が個々に減衰、遅延した状態で合成されることにより、意図していないクロック波形が生成されることとなって転送特性を悪化させるおそれがあった。
そこで、本発明の固体撮像素子では、複数の電荷転送素子を配列した電荷転送部に、転送用クロック信号を伝送するクロック信号伝送配線を略平行に設けた固体撮像素子において、クロック信号伝送配線は、同一の転送用クロック信号を伝送する複数の伝送配線で構成した。
さらに、複数の伝送配線の隣り合う端部は、各伝送配線における転送用クロック信号の入力部からそれぞれ略等しい距離としていることにも特徴を有し、隣り合う伝送配線の端部間を抵抗体で接続したことにも特徴を有するものである。
また、本発明のCCDリニアセンサでは、複数の電荷転送素子を配列した電荷転送部に、転送用クロック信号を伝送するクロック信号伝送配線を略平行に設けたCCDリニアセンサにおいて、クロック信号伝送配線は、同一の転送用クロック信号を伝送する複数の伝送配線で構成した。
請求項1記載の発明によれば、同一の転送用クロック信号を伝送する複数の伝送配線でクロック信号伝送配線を構成したことによって、各伝送配線の長さを、伝送する転送用クロック信号に大きな減衰が生じない程度の長さとすることができ、電荷転送部に適正な転送用クロック信号を確実に伝送することができる。
請求項2記載の発明によれば、複数の伝送配線の隣り合う端部は、各伝送配線における転送用クロック信号の入力部からそれぞれ略等しい距離としたことによって、隣り合った一方の伝送配線の端部と他方の伝送配線の端部には、互いに同程度に減衰した転送用クロック信号が伝送されるので、一方の伝送配線における転送用クロック信号によって転送された電荷を、他方の伝送配線における転送用クロック信号による転送にスムーズに受け渡すことができ、電荷の転送に不具合が生じることを抑制できる。
請求項3記載の発明によれば、隣り合う伝送配線の端部間を抵抗体で接続したことによって、抵抗体を介して隣り合った一方の伝送配線における転送用クロック信号と、他方の伝送配線における転送用クロック信号とを同期させることができ、一方の伝送配線と他方の伝送配線とで転送用クロック信号に位相ズレが生じることによる電荷転送の不具合の発生を抑制できる。
請求項4記載の発明によれば、同一の転送用クロック信号を伝送する複数の伝送配線でクロック信号伝送配線を構成したことによって、請求項1記載の発明と同様に、各伝送配線の長さを、伝送する転送用クロック信号に大きな減衰が生じない程度の長さとすることができ、電荷転送部に適正な転送用クロック信号を確実に伝送することができる。
本発明のCCDリニアセンサをはじめとする固体撮像装置は、電荷を転送するために設けた複数の電荷転送素子を直線状に配列して形成した電荷転送部を有するとともに、この電荷転送部に所要の転送用クロック信号を供給するクロック信号伝送配線を有している。
そして、電荷転送部と略平行に設けるクロック信号伝送配線は、複数の伝送配線を一列に併設して構成し、各伝送配線にそれぞれ転送用クロック信号を入力している。
すなわち、従来であれば1本の伝送配線で構成したクロック信号伝送配線を所定位置で分割することにより、複数の伝送配線によってクロック信号伝送配線を構成しているものであり、各伝送配線には同一の転送用クロック信号を入力して電荷転送部における電荷の転送を行うようにしているものである。
このように、クロック信号伝送配線を分割した伝送配線で構成し、各伝送配線には一つの転送用クロック信号を入力することによって、伝送配線において転送用クロック信号に波形異常が生じることを抑制できる。
さらに、隣り合った伝送配線において、対向した伝送配線の端部は、各伝送配線に転送用クロック信号を入力する入力部からそれぞれ略等しい距離となるようにしている。
したがって、隣り合った伝送配線の対向した端部においては、各伝送配線の入力部から入力された転送用クロック信号が所望の値を満たしつつ同程度に減衰、遅延されて伝送されるので、一方の伝送配線における転送用クロック信号によって転送された電荷を、他方の伝送配線における転送用クロック信号による転送にスムーズに受け渡すことができる。
しかも、隣り合った伝送配線の端部間を伝送配線部分の抵抗率よりも高抵抗とした抵抗率の抵抗体で接続した場合には、弱く電気的接続を図ることができ、隣り合った伝送配線の一方の伝送配線における転送用クロック信号と、他方の伝送配線における転送用クロック信号とを同期させることができる。したがって、一方の伝送配線と他方の伝送配線とで転送用クロック信号に位相ズレが生じることによる電荷転送の不具合の発生を抑制できる。
以下において、図面に基づいて本発明の実施形態について詳説する。なお、以下においては、固体撮像装置はCCDリニアセンサとして説明するが、同様の構成をCCDエリアセンサにおける水平レジスタ部分に用いることもできる。
本実施形態のCCDリニアセンサAは、フォトダイオードからなる受光素子を一列に並べて形成したセンサ部10と、このセンサ部10に並設したCCDレジスタからなる電荷転送部20と、この電荷転送部20を駆動させる電圧を転送用クロック信号に基づいて印加するための第1転送用クロック信号伝送配線31及び第1転送用クロック信号伝送配線32を有している。
図1中、40はセンサ部10の各受光素子に蓄積された電荷を電荷転送部20の各レジスタに読み出すための読出ゲートであり、i40は読出ゲートを動作させるための動作電圧が入力される動作電圧入力端子である。図1中、50は電荷転送部20から出力された電荷に所要の処理を行って出力する出力回路である。
第1転送用クロック信号伝送配線31は、従来の伝送配線が一本であるものを、配線の長さ方向の中央付近で分離した第1伝送配線31aと第2伝送配線31bとで構成しており、第1伝送配線31aの一端には第1入力部i31aを設けるとともに、第2伝送配線31bの一端には第2入力部i31bを設けて、この第1入力部i31a及び第2入力部i31bに、図示しないタイミングジェネレータ回路等で生成した所定の第1の転送用クロック信号を入力している。
第2転送用クロック信号伝送配線32は、従来の伝送配線が一本であるものを、配線の長さ方向の中央付近で分離した第3伝送配線32aと第4伝送配線32bとで構成しており、第3伝送配線32aの一端には第3入力部i32aを設けるとともに、第4伝送配線32bの一端には第4入力部i32bを設けて、この第3入力部i32a及び第4入力部i32bに、図示しないタイミングジェネレータ回路等で生成した所定の第2の転送用クロック信号を入力している。
このように、第1転送用クロック信号伝送配線31を第1伝送配線31aと第2伝送配線31bとに分割して構成し、それぞれに第1の転送用クロック信号を入力することによって、第1伝送配線31a及び第2伝送配線31bにおいて、入力した第1の転送用クロック信号に波形の乱れが発生することを抑制でき、電荷転送部20での電荷転送を安定的に行うことができる。
同様に、第2転送用クロック信号伝送配線32を第3伝送配線32aと第4伝送配線32bとに分割して構成し、それぞれに第2の転送用クロック信号を入力することによって、第3伝送配線32aと第4伝送配線32bにおいて、入力した第2の転送用クロック信号に波形の乱れが発生することを抑制でき、電荷転送部20での電荷転送を安定的に行うことができる。
特に、第1〜4伝送配線31a,31b,32a,32bの長さを、第1〜4伝送配線31a,31b,32a,32bにおいてそれぞれ伝送する転送用クロック信号に大きな減衰が生じない程度の長さとしておくことにより、電荷転送部20に適正な転送用クロック信号を確実に伝送することができる。
ここで、第1〜4伝送配線31a,31b,32a,32bの長さを考える場合に、第1〜4入力部i31a,i31b,i32a,i32bから第1〜4伝送配線31a,31b,32a,32bまでにおいて、第1〜4伝送配線31a,31b,32a,32bと比較して抵抗成分や容量成分が無視可能な領域は第1〜4伝送配線31a,31b,32a,32bに含まないものとし、その領域部分の長さを「零」と見なすものとする。
上記したように、第1転送用クロック信号伝送配線31を第1伝送配線31aと第2伝送配線31bとで構成した場合に、第1入力部i31aから第1伝送配線31aの端部までの距離と、第2入力部i31bから第2伝送配線31bの端部までの距離は、略等しくなるようにしている。
このように、隣り合った第1伝送配線31aの端部と第2伝送配線31bの端部を、各伝送配線31a,31bにおける第1の転送用クロック信号の各入力部i31a,i31bからそれぞれ略等しい距離にしておくことにより、第1伝送配線31aの端部と第2伝送配線31bの端部には、互いに同程度に減衰した第1の転送用クロック信号が伝送されるので、第1伝送配線31aにおける第1の転送用クロック信号によって転送された電荷転送部20の電荷を、第2伝送配線31bにおける第1の転送用クロック信号による転送にスムーズに受け渡すことができる。
同様に、第2転送用クロック信号伝送配線32を第3伝送配線32aと第4伝送配線32bとで構成した場合に、第3入力部i32aから第3伝送配線32aの端部までの距離と、第4入力部i32bから第4伝送配線32bの端部までの距離は、略等しくなるようにしている。
他の実施形態として、第1入力部i31a及び第2入力部i31b、あるいは第3入力部i32a及び第4入力部i32bを、第1転送用クロック信号伝送配線31あるいは第2転送用クロック信号伝送配線32の両端部分に設けるのではなく、図2に示すように、隣り合った第1伝送配線31aの端部と第2伝送配線31bの端部の近傍に第1入力部i31a及び第2入力部i31bを設けてもよく、同様に、隣り合った第3伝送配線32aの端部と第4伝送配線32bの端部の近傍に第3入力部i32a及び第4入力部i32bを設けてもよい。
図2の場合では、第1入力部i31aから第1伝送配線31aの端部までの距離、及び第2入力部i31bから第2伝送配線31bの端部までの距離をそれぞれL1としており、第3入力部i32aから第3伝送配線32aの端部までの距離、及び第4入力部i32bから第4伝送配線32bの端部までの距離をそれぞれL2としている。
さらに他の実施例として、第1転送用クロック信号伝送配線31及び第2転送用クロック信号伝送配線32を2分割するのではなく、図3に示すように、3分割あるいはそれ以上に分割してもよい。
すなわち、第1転送用クロック信号伝送配線を、第1伝送配線31a'と、第2伝送配線31b'と、第3伝送配線31c'とで構成し、また、第2転送用クロック信号伝送配線を、第4伝送配線32a'と、第5伝送配線32b'と、第6伝送配線32c'とで構成し、第1〜3伝送配線31a'〜31c'にはそれぞれ第1〜3入力部i31a'〜i31c'から第1の転送用クロック信号を入力し、第4〜6伝送配線32a'〜32c'にはそれぞれ第4〜6入力部i32a'〜i32c'から第2の転送用クロック信号を入力している。
ここで、第1〜6伝送配線31a'〜32c'は、それぞれ略中央部分において第1〜6入力部i31a'〜i32c'を設けて第1の転送用クロック信号または第2の転送用クロック信号を入力するようにしている。
さらに、第1〜6伝送配線31a'〜32c'では、それぞれの第1〜6入力部i31a'〜i32c'の近傍から端部に近づくにつれて、第1〜6伝送配線31a'〜32c'の配線幅を漸次小さくし、第1〜6入力部i31a'〜i32c'から離隔するにつれて大きくなる配線の抵抗成分及び容量成分の影響をできるだけ小さくするようにしている。
上記したように、第1転送用クロック信号伝送配線31及び第2転送用クロック信号伝送配線32は、それぞれ必要数に分割するだけでなく、図4に示すように、分割した第1伝送配線31aの端部と第2伝送配線31bの端部、及び第3伝送配線32aの端部と第4伝送配線32bの端部を、第1〜4伝送配線31a,31b,32a,32bの抵抗率よりも大きい抵抗率の抵抗体60で接続してもよい。
このように、分割された第1伝送配線31aの端部と第2伝送配線31bの端部との間、及び第3伝送配線32aの端部と第4伝送配線32bの端部との間を抵抗体60で接続することにより、抵抗体60を介して隣り合った第1伝送配線31aにおける第1の転送用クロック信号と第2伝送配線31bにおける第1の転送用クロック信号とを同期させることができるとともに、抵抗体60を介して隣り合った第3伝送配線32aにおける第2の転送用クロック信号と第4伝送配線32bにおける第2の転送用クロック信号とを同期させることができる。
したがって、第1伝送配線31aと第2伝送配線31bとで第1の転送用クロック信号に位相ズレが生じること、及び第3伝送配線32aと第4伝送配線32bとで第2の転送用クロック信号に位相ズレが生じることを抑制できるので、電荷転送部20における電荷転送の不具合の発生を抑制できる。
本発明に係るCCDリニアセンサの模式図である。 他の実施形態のCCDリニアセンサの模式図である。 他の実施形態のCCDリニアセンサの模式図である。 他の実施形態のCCDリニアセンサの模式図である。
符号の説明
A CCDリニアセンサ
10 センサ部
20 電荷転送部
31 第1転送用クロック信号伝送配線
31a 第1伝送配線
31b 第2伝送配線
32 第1転送用クロック信号伝送配線
32a 第3伝送配線
32b 第4伝送配線
40 読出ゲート
50 出力回路
i31a 第1入力部
i31b 第2入力部
i32a 第3入力部
i32b 第4入力部
i40 動作電圧入力端子

Claims (4)

  1. 複数の電荷転送素子を配列した電荷転送部に、転送用クロック信号を伝送するクロック信号伝送配線を略平行に設けた固体撮像素子において、
    前記クロック信号伝送配線は、同一の前記転送用クロック信号を伝送する複数の伝送配線で構成したことを特徴とする固体撮像素子。
  2. 前記複数の伝送配線の隣り合う端部は、各前記伝送配線における前記転送用クロック信号の入力部からそれぞれ略等しい距離としていることを特徴とする請求項1記載の固体撮像素子。
  3. 隣り合う前記伝送配線の端部間を抵抗体で接続したことを特徴とする請求項1または請求項2に記載の固体撮像素子。
  4. 複数の電荷転送素子を配列した電荷転送部に、転送用クロック信号を伝送するクロック信号伝送配線を略平行に設けたCCDリニアセンサにおいて、
    前記クロック信号伝送配線は、同一の前記転送用クロック信号を伝送する複数の伝送配線で構成したことを特徴とするCCDリニアセンサ。
JP2004129628A 2004-04-26 2004-04-26 固体撮像素子及びccdリニアセンサ Pending JP2005311237A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004129628A JP2005311237A (ja) 2004-04-26 2004-04-26 固体撮像素子及びccdリニアセンサ
US11/113,556 US20050247857A1 (en) 2004-04-26 2005-04-25 Solid-state imaging device and CCD linear sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004129628A JP2005311237A (ja) 2004-04-26 2004-04-26 固体撮像素子及びccdリニアセンサ

Publications (1)

Publication Number Publication Date
JP2005311237A true JP2005311237A (ja) 2005-11-04

Family

ID=35238613

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004129628A Pending JP2005311237A (ja) 2004-04-26 2004-04-26 固体撮像素子及びccdリニアセンサ

Country Status (2)

Country Link
US (1) US20050247857A1 (ja)
JP (1) JP2005311237A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8102449B2 (en) 2007-08-31 2012-01-24 Sony Corporation Image pickup circuit having circuit blocks with counters

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0766455B1 (en) * 1991-07-12 1999-03-31 Sony Corporation Method of driving a charge transfer device
JP2870454B2 (ja) * 1995-06-16 1999-03-17 日本電気株式会社 カラーリニアイメージセンサ
US7046283B1 (en) * 2000-10-11 2006-05-16 Dalsa, Inc. Arrangements of clock line drivers

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8102449B2 (en) 2007-08-31 2012-01-24 Sony Corporation Image pickup circuit having circuit blocks with counters
US9041839B2 (en) 2007-08-31 2015-05-26 Sony Corporation Image pickup circuit
US9374539B2 (en) 2007-08-31 2016-06-21 Sony Corporation Image pickup circuit
US9485443B2 (en) 2007-08-31 2016-11-01 Sony Corporation Image pickup circuit
US9992434B2 (en) 2007-08-31 2018-06-05 Sony Corporation Image pickup circuit
US10855943B2 (en) 2007-08-31 2020-12-01 Sony Corporation Image pickup circuit having multiple shared counters

Also Published As

Publication number Publication date
US20050247857A1 (en) 2005-11-10

Similar Documents

Publication Publication Date Title
US20090189708A1 (en) Coupling cancellation scheme
JP5447631B2 (ja) データ転送回路、固体撮像素子、およびカメラシステム
JP5181840B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、及び電子機器
US9231791B2 (en) Differential transmission circuit
JP2019215881A (ja) 半導体集積回路及び半導体集積回路のクロック供給方法
US20210011572A1 (en) Display apparatus having touch function and signal line method of mounting signal line of display apparatus
JP2005311237A (ja) 固体撮像素子及びccdリニアセンサ
KR20150072817A (ko) 이미지 센싱 장치
WO2022044808A1 (ja) 撮像装置
JP2007287750A (ja) 多層プリント配線板
US20140119422A1 (en) Multi-stage equalizer
US7952948B2 (en) Semiconductor memory apparatus
JP6625363B2 (ja) 信号、特にクロック信号の伝搬遅延を補償する光学的反復集積回路
JP4382756B2 (ja) 半導体パッケージ及びその内部のクロック配線方法
JP2005011338A (ja) メモリモジュール又はソケットに装着される終端提供装置及びこれを用いるメモリシステム
CN113362754B (zh) 移位暂存器电路
JPWO2008056468A1 (ja) 半導体集積回路とそのレイアウト手法
JP2013025984A (ja) 配線ユニット
US20090236758A1 (en) Semiconductor module
JP2006173382A (ja) 半導体チップ及び半導体チップの設計変更方法
JP6045379B2 (ja) 撮像装置
KR100353810B1 (ko) 반도체 메모리 장치에 있어서 최적의 셋-업 및 홀드시간을 갖는 입력버퍼
JP3111277B2 (ja) サーマルヘッド駆動用ic
JP2017011532A (ja) 液晶表示装置の配線構造、液晶表示装置、テレビジョン受像機、および液晶表示装置の配線構造の設計方法
JP2000114468A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080115

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080520