JP2005011338A - メモリモジュール又はソケットに装着される終端提供装置及びこれを用いるメモリシステム - Google Patents
メモリモジュール又はソケットに装着される終端提供装置及びこれを用いるメモリシステム Download PDFInfo
- Publication number
- JP2005011338A JP2005011338A JP2004171415A JP2004171415A JP2005011338A JP 2005011338 A JP2005011338 A JP 2005011338A JP 2004171415 A JP2004171415 A JP 2004171415A JP 2004171415 A JP2004171415 A JP 2004171415A JP 2005011338 A JP2005011338 A JP 2005011338A
- Authority
- JP
- Japan
- Prior art keywords
- socket
- memory
- memory module
- termination
- motherboard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0246—Termination of transmission lines
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4086—Bus impedance matching, e.g. termination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10022—Non-printed resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10439—Position of a single component
- H05K2201/10446—Mounted on an edge
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Memory System (AREA)
- Dram (AREA)
Abstract
【課題】 バスラインを通じて伝達される信号に対する終端を容易に提供できる装置及びこの装置を用いることによりソケットピン数の増加及び連続モジュールの必要性をなくせるメモリシステムを提供する。
【解決手段】 前記終端提供装置は終端電圧に一端が連結される終端抵抗を含み、メモリモジュールの上端に装着されうるように凹状に形成されるか、又はソケットに装着されうるように凸状に形成される。前記メモリシステムは前記終端提供装置、即ちメモリモジュールの上端に装着されて使用される凹状の終端キャップとソケットに装着されて使用される凸状の終端キャップ及び二つのメモリモジュールの上端に装着されて二つのメモリモジュールの間の信号配線を形成するトップバス拡張部品を用いる。
【選択図】図6
【解決手段】 前記終端提供装置は終端電圧に一端が連結される終端抵抗を含み、メモリモジュールの上端に装着されうるように凹状に形成されるか、又はソケットに装着されうるように凸状に形成される。前記メモリシステムは前記終端提供装置、即ちメモリモジュールの上端に装着されて使用される凹状の終端キャップとソケットに装着されて使用される凸状の終端キャップ及び二つのメモリモジュールの上端に装着されて二つのメモリモジュールの間の信号配線を形成するトップバス拡張部品を用いる。
【選択図】図6
Description
本発明はメモリシステムに係り、特にメモリモジュール又はソケットに装着される終端提供装置及びこれを用いるメモリシステムに関する。
メモリシステムで800Mbps以上の高速データ率に対する要求が高まっており、最近まで使用されているスタブバス方式の速度限界により、図1に示されたようなSLT(Short Loop Through)方式を用いるメモリシステムが提案されている。
図1を参照すれば、SLT方式を用いるメモリシステムでは、データ信号はメモリコントローラ11から出力されるバスライン12a及び最初のソケット13を通じて最初のメモリモジュール17のi番目ピンに入力されてDRAMの特定のピンに与えられる。DRAMの特定のピンに与えられたデータ信号は最初のメモリモジュール17のj番目ピンを経て最初のソケット13を通じてマザーボード上のバスライン12bへ出力される。同じ方式でバスライン12b、二番目ソケット15及び二番目のメモリモジュール19を通過したデータ信号は最後端で終端(termination)抵抗Rtを通じて終端電圧Vtレベルに終端される。
前記のようなSLT方式を用いるメモリシステムでは、ソケット及びメモリモジュールに全ての信号数の2倍のピンを装着しなければならないため、ピン数が増加するという問題点がある。ピン数の増加はピンピッチを減少させて、ソケットのコストを増加させる。通常、ソケットのピンピッチが1.0mmから0.9mmに減少する場合、ソケットのコストは2倍以上増加する。また、ピン数の増加はモジュールの挿入力を強めてモジュール組立環境を悪化させる。
SLT方式の他の問題は、図2に示されたように、二つ以上のソケット13、15を含むメモリシステムでただ一つのモジュール17のみが必要な場合に、全ての信号がモジュールを通じて連結されるため、DRAMが装着されていない連続モジュール29が必要となり、メモリシステムのコストを増大させるという点である。
本発明の技術的課題は、SLT方式の問題点であるソケットピン数の増加及び連続モジュールの必要性を防止できるメモリシステムを提供するところにある。
本発明の他の技術的課題は、前記メモリシステムでバスラインを通じて伝達される信号に対する終端を容易に提供できる装置を提供するところにある。
前記技術的課題を達成するための本発明の一面に係るメモリシステムは、マザーボードと、前記マザーボード上に装着されるメモリコントローラと、前記マザーボード上に装着されバスラインを通じて前記メモリコントローラに連結されるソケットと、前記ソケットに挿入されるメモリモジュールと、前記メモリモジュールの上端に装着され、終端抵抗を含む凹状の終端キャップと、を備えることを特徴とする。
前記技術的課題を達成するための本発明の他の一面に係るメモリシステムは、マザーボードと、前記マザーボード上に装着されるメモリコントローラと、前記マザーボード上に装着され、バスラインを通じて前記メモリコントローラに連結される第1ソケットと、前記マザーボード上に装着され、終端抵抗に連結される第2ソケットと、前記第1ソケット及び前記第2ソケットにそれぞれ挿入される第1及び第2メモリモジュールと、前記第1メモリモジュール及び前記第2メモリモジュールの上端に装着され、前記第1メモリモジュールから前記第2メモリモジュールへの信号配線を形成するトップバス拡張部品と、を備えることを特徴とする。
前記技術的課題を達成するための本発明のさらに他の一面に係るメモリシステムは、マザーボードと、前記マザーボード上に装着されるメモリコントローラと、前記マザーボード上に装着され、バスラインを通じて前記メモリコントローラに連結される第1ソケットと、前記マザーボード上に装着され、バスラインを通じて互いに連結される第2ソケット及び第3ソケットと、前記第1ソケット及び前記第2ソケットにそれぞれ挿入される第1及び第2メモリモジュールと、前記第1メモリモジュール及び前記第2メモリモジュールの上端に装着され、前記第1メモリモジュールから前記第2メモリモジュールへの信号配線を形成するトップバス拡張部品と、前記第3ソケットに装着され、終端抵抗を含む凸状の終端キャップと、を備えることを特徴とする。
前記技術的課題を達成するための本発明のさらに他の一面に係るメモリシステムは、マザーボードと、前記マザーボード上に装着されるメモリコントローラと、前記マザーボード上に装着され、バスラインを通じて前記メモリコントローラに連結される第1ソケットと、前記マザーボード上に装着され、バスラインを通じて互いに連結される第2ソケット及び第3ソケットと、前記第1ソケット、前記第2ソケット及び前記第3ソケットにそれぞれ挿入される第1、第2及び第3メモリモジュールと、前記第1メモリモジュール及び前記第2メモリモジュールの上端に装着され、前記第1メモリモジュールから前記第2メモリモジュールへの信号配線を形成するトップバス拡張部品と、前記第3メモリモジュールの上端に装着され、終端抵抗を含む凹状の終端キャップと、を備えることを特徴とする。
前記技術的課題を達成するための本発明のさらに他の一面に係るメモリシステムは、マザーボードと、前記マザーボード上に装着されるメモリコントローラと、前記マザーボード上に装着され、バスラインを通じて前記メモリコントローラに連結される第1ソケットと、前記マザーボード上に装着され、バスラインを通じて互いに連結される第2ソケット及び第3ソケットと、前記マザーボード上に装着され、終端抵抗に連結される第4ソケットと、前記第1、第2、第3及び第4ソケットにそれぞれ挿入される第1、第2、第3及び第4メモリモジュールと、前記第1メモリモジュール及び前記第2メモリモジュールの上端に装着され、前記第1メモリモジュールから前記第2メモリモジュールへの信号配線を形成する第1トップバス拡張部品と、前記第3メモリモジュール及び前記第4メモリモジュールの上端に装着され、前記第3メモリモジュールから前記第4メモリモジュールへの信号配線を形成する第2トップバス拡張部品と、を備えることを特徴とする。
前記他の技術的課題を達成するための本発明の一面に係る終端提供装置は、ソケットに挿入されるメモリモジュールを備えるメモリシステムでバスラインを通じて伝達される信号に対する終端を提供する装置において、終端電圧に一端が連結される終端抵抗を含み、前記メモリモジュールの上端に装着されうるように凹状に形成され前記メモリモジュールの上端に装着されると、前記バスラインに前記終端抵抗が連結されることを特徴とする。
前記他の技術的課題を達成するための本発明の他の一面に係る終端提供装置は、 複数のソケットを備えるメモリシステムでバスラインを通じて伝達される信号に対する終端を提供する装置において、終端電圧に一端が連結される終端抵抗を含み、前記複数のソケットの中いずれか一つに装着されうるように凸状に形成され前記いずれか一つのソケットに装着されると、前記バスラインに前記終端抵抗が連結されることを特徴とする。
本発明に係る終端提供装置は、メモリモジュールの上端に又はソケットに装着されることにより、バスラインを通じて伝達される信号に対する終端を容易に提供できるという長所がある。また、前記終端提供装置を用いる本発明に係るメモリシステムは、SLT方式の問題点であるソケットピン数の増加を抑え、連続モジュールが不要となるという長所がある。
本発明と本発明の動作上の利点及び本発明の実施により達成される目的を十分に理解するためには、本発明の望ましい実施形態を例示する添付図面及び添付図面に記載された内容を参照しなければならない。
以下、添付した図面に基づき本発明に係る望ましい実施形態を詳細に説明する。各図面に提示された同一の参照符号は同様の構成要素を示す。
図3は本発明の第1実施形態による終端提供装置であって、凹状の終端キャップを示す図面である。
図3を参照すれば、本発明の第1実施形態による終端提供装置は終端電圧Vtに一端が連結される二つの終端抵抗Rt1、Rt2を含み、メモリモジュールの上端に装着されうるように凹状に形成される。
第1実施形態による終端提供装置がメモリモジュールの上端に装着されると、メモリモジュール上のバスライン、言い換えればメモリモジュールが装着されるメモリシステムのバスラインに終端抵抗Rt1、Rt2が連結される。従って、メモリシステムで第1実施形態による終端提供装置をメモリモジュールの上端に装着することにより、バスラインを通じて伝達される信号に対する終端を容易に提供できる。
図4は本発明の第2実施形態による終端提供装置であって、凸状の終端キャップを示す図面である。
図4を参照すれば、本発明の第2実施形態による終端提供装置は終端電圧Vtに一端が連結される二つの終端抵抗Rt1、Rt2を含みソケットに装着されうるように凸状に形成される。
第2実施形態による終端提供装置がソケットに装着されると、ソケットに連結されるバスライン、言い換えればメモリシステムのバスラインに終端抵抗Rt1、Rt2が連結される。従って、メモリシステムで第2実施形態による終端提供装置をソケットに装着させることにより、バスラインを通じて伝達される信号に対する終端を容易に提供できる。
図5は本発明の一実施形態によるトップバス拡張部品を示す図面である。
前記トップバス拡張部品は最初のメモリモジュールから隣りの二番目のメモリモジュールへの信号配線51、52を形成するためのものであって、前記最初の及び二番目のメモリモジュールの上端に装着されうるように構成される。
以下、前述した凹状の終端キャップ、凸状の終端キャップ及びトップバス拡張部品を用いる本発明に係るメモリシステムが説明される。
図6は本発明の第1実施形態によるメモリシステムを示す図面であり、図7は本発明の第2実施形態によるメモリシステムを示す図面である。
第1実施形態及び第2実施形態によるメモリシステムでは、最大二つのモジュールが装着され、第1実施形態は単に一つのモジュールのみが装着された場合であり、第2実施形態は二つのモジュールが装着された場合である。
図6を参照すれば、本発明の第1実施形態によるメモリシステムは、マザーボード(図示せず)、マザーボード上に装着されるメモリコントローラ61、マザーボード上に装着される第1及び第2ソケット63、65を備える。第1ソケット63はバスライン62を通じてメモリコントローラ61に連結され、第2ソケット65は終端抵抗Rtを通じて終端電圧Vtに連結される。
特に第1ソケット63にのみメモリモジュール67が挿入され、メモリモジュール67の上端には図3に示されたような終端抵抗Rt1、Rt2を含む凹状の終端キャップ69が装着される。
これにより、第1ソケット63を通じてメモリモジュール67の下部に連結されるバスラインはモジュール67上のDRAMのピンに連結された後、モジュール67の上部に連結される。また、モジュール67の上部に連結されたバスラインは凹状の終端キャップ69内の終端抵抗Rt1、Rt2に連結される。
従って、第1実施形態のように一つのモジュール67のみが使用される場合には終端がモジュール67の上端に装着される凹状の終端キャップ69により成されて連続モジュールを不要にする。
図7を参照すれば、本発明の第2実施形態によるメモリシステムは、マザーボード(図示せず)、マザーボード上に装着されるメモリコントローラ71、マザーボード上に装着される第1及び第2ソケット73、75を備える。第1ソケット73はバスライン72を通じてメモリコントローラ71に連結され、第2ソケット75は終端抵抗Rtを通じて終端電圧Vtに連結される。
第1ソケット73及び第2ソケット75にはそれぞれ第1メモリモジュール77及び第2メモリモジュール78が挿入され、第1メモリモジュール77及び第2メモリモジュール78の上端には図5に示されたようなトップバス拡張部品79が装着される。トップバス拡張部品79により第1メモリモジュール77から第2メモリモジュール78への信号配線が形成される。
これにより、第2メモリモジュール78を通過して第2ソケット75を通じてマザーボード上のバスラインに伝達された信号はマザーボード上の終端抵抗Rtにより終端される。
第2実施形態のような構造では、モジュールの下部(上部)に入力された信号はモジュールの上部(下部)を通じて出力されるためモジュールの総ピン数は図1に示された従来技術と同一であるが、モジュールの上部(下部)一側のピン数は1/2になって、結局ソケットのピンピッチは図1に示された従来技術と比較して2倍になる。従って、ソケットのピン数が減少して、ソケットのコストが下がる。
図8は本発明の第3実施形態によるメモリシステムを示す図面であり、図9は本発明の第4実施形態によるメモリシステムを示す図面である。図10は本発明の第5実施形態によるメモリシステムを示す図面であり、図11は本発明の第6実施形態によるメモリシステムを示す図面である。
第3実施形態乃至第6実施形態によるメモリシステムでは、最大四つのモジュールが装着されうる。図8の第3実施形態は単に一つのモジュールのみが装着された場合であり、図9の第4実施形態は二つのモジュールが装着された場合である。図10の第5実施形態は三つのモジュールが装着された場合であり、図11の第6実施形態は四つのモジュールが装着された場合である。
図8を参照すれば、本発明の第3実施形態によるメモリシステムは、マザーボード(図示せず)、マザーボード上に装着されるメモリコントローラ81、マザーボード上に装着される第1乃至第4ソケット83−86を備える。第1ソケット83はバスライン82を通じてメモリコントローラ81に連結され、第4ソケット86は終端抵抗Rtを通じて終端電圧Vtに連結される。第2ソケット84と第3ソケット85とは互いに連結される。
特に、第1ソケット83にのみメモリモジュール87が挿入され、メモリモジュール87の上端には図3に示されたような終端抵抗Rt1、Rt2を含む凹状の終端キャップ88が装着される。これにより、第1ソケット83を通じてメモリモジュール87に連結されたバスラインは凹状の終端キャップ88内の終端抵抗Rt1、Rt2に連結される。従って、終端がモジュール87の上端に装着される凹状の終端キャップ88により成される。
図9を参照すれば、本発明の第4実施形態によるメモリシステムは、マザーボード(図示せず)、マザーボード上に装着されるメモリコントローラ90、マザーボード上に装着される第1乃至第4ソケット92−95を備える。第1ソケット92はバスライン91を通じてメモリコントローラ90に連結され、第4ソケット95は終端抵抗Rtを通じて終端電圧Vtに連結される。第2ソケット93と第3ソケット94とは互いに連結される。
特に、第1ソケット92及び第2ソケット93にのみそれぞれメモリモジュール96及びメモリモジュール97が挿入され、二つメモリモジュール96、97の上端には図5に示されたようなトップバス拡張部品98が装着される。トップバス拡張部品98により第1メモリモジュール96から第2メモリモジュール97への信号配線が形成される。第3ソケット94には図4に示されたような終端抵抗Rt1、Rt2を含む凸状の終端キャップ99が装着される。
これにより、第2メモリモジュール97を通過して第2ソケット93及び第3ソケット94を通じて伝達された信号は凸状の終端キャップ99により終端される。
図10を参照すれば、本発明の第5実施形態によるメモリシステムは、マザーボード(図示せず)、マザーボード上に装着されるメモリコントローラ101、マザーボード上に装着される第1乃至第4ソケット103−106を備える。第1ソケット103はバスライン102を通じてメモリコントローラ101に連結され、第4ソケット106は終端抵抗Rtを通じて終端電圧Vtに連結される。第2ソケット104と第3ソケット105とは互いに連結される。
第1ソケット103、第2ソケット104及び第3ソケット105にそれぞれメモリモジュール107、メモリモジュール108及びメモリモジュール109が挿入され二つメモリモジュール107、108の上端にはトップバス拡張部品110が装着され、メモリモジュール109の上端には凹状の終端キャップ111が装着される。従って、終端がモジュール109の上端に装着される凹状の終端キャップ111により成される。
図11を参照すれば、本発明の第6実施形態によるメモリシステムは、マザーボード(図示せず)、マザーボード上に装着されるメモリコントローラ111、マザーボード上に装着される第1乃至第4ソケット113−116を備える。第1ソケット113はバスライン112を通じてメモリコントローラ111に連結され、第4ソケット116は終端抵抗Rtを通じて終端電圧Vtに連結される。第2ソケット114と第3ソケット115とは互いに連結される。
第1ソケット113、第2ソケット114、第3ソケット115及び第4ソケット116にそれぞれメモリモジュール117、メモリモジュール118、メモリモジュール119及びメモリモジュール120が挿入される。二つメモリモジュール117、118の上端にはトップバス拡張部品121が装着され、二つメモリモジュール119、120の上端にはトップバス拡張部品122が装着される。これにより、トップバス拡張部品121によりメモリモジュール117からメモリモジュール118への信号配線が形成され、トップバス拡張部品122によりメモリモジュール119からメモリモジュール120への信号配線が形成される。
前記第6実施形態では最後のメモリモジュール120を通過してソケット116を通じてマザーボード上のバスラインに伝達された信号はマザーボード上の終端抵抗Rtにより終端される。
以上、図面と明細書とで最適な実施形態が開示された。ここで、特定の用語が使用されたが、これは単に本発明を説明するための目的で使用されたものであり、意味を限定したり特許請求の範囲に記載された本発明の範囲を制限するために使用されたものではない。したがって、当業者であれば、これにより多様な変形及び均等な他の実施形態が可能であるという点を理解するであろう。従って、本発明の技術的範囲は特許請求の範囲の記載に基づいて定められなければならない。
本発明であるメモリモジュール又はソケットに装着される終端提供装置及びこれを用いるメモリシステムは、例えば、高速データ率を実現できるメモリシステムに効果的に適用可能である。
61 メモリコントローラ
62 バスライン
63、65 第1及び第2ソケット
67 メモリモジュール
69 凹状の終端キャップ
Rt、Rt1、Rt2 終端抵抗
Vt 終端電圧
62 バスライン
63、65 第1及び第2ソケット
67 メモリモジュール
69 凹状の終端キャップ
Rt、Rt1、Rt2 終端抵抗
Vt 終端電圧
Claims (7)
- ソケットに挿入されるメモリモジュールを備えるメモリシステムにおいてバスラインを通じて伝達される信号に対する終端を提供する終端提供装置であって、
終端電圧に一端が連結される終端抵抗を含み、
前記メモリモジュールの上端に装着されるように凹状に形成され、前記メモリモジュールの上端に装着されると、前記バスラインに前記終端抵抗の他端が連結されることを特徴とする終端提供装置。 - 複数のソケットを備えるメモリシステムにおいてバスラインを通じて伝達される信号に対する終端を提供する終端提供装置であって、
終端電圧に一端が連結される終端抵抗を含み、
前記複数のソケットのいずれか一つに装着されるように凸状に形成され、前記複数のソケットのいずれか一つに装着されると、前記バスラインに前記終端抵抗の他端が連結されることを特徴とする終端提供装置。 - マザーボードと、
前記マザーボード上に装着されるメモリコントローラと、
前記マザーボード上に装着され、バスラインを通じて前記メモリコントローラに連結されるソケットと、
前記ソケットに挿入されるメモリモジュールと、
前記メモリモジュールの上端に装着され、終端抵抗を含む凹状の終端キャップとを備えることを特徴とするメモリシステム。 - マザーボードと、
前記マザーボード上に装着されるメモリコントローラと、
前記マザーボード上に装着され、バスラインを通じて前記メモリコントローラに連結される第1ソケットと、
前記マザーボード上に装着され、終端抵抗に連結される第2ソケットと、
前記第1ソケット及び前記第2ソケットにそれぞれ挿入される第1及び第2メモリモジュールと、
前記第1メモリモジュール及び前記第2メモリモジュールの上端に装着され、前記第1メモリモジュールから前記第2メモリモジュールへの信号配線を形成するトップバス拡張部品とを備えることを特徴とするメモリシステム。 - マザーボードと、
前記マザーボード上に装着されるメモリコントローラと、
前記マザーボード上に装着され、バスラインを通じて前記メモリコントローラに連結される第1ソケットと、
前記マザーボード上に装着され、バスラインを通じて互いに連結される第2ソケット及び第3ソケットと、
前記第1ソケット及び前記第2ソケットにそれぞれ挿入される第1及び第2メモリモジュールと、
前記第1メモリモジュール及び前記第2メモリモジュールの上端に装着され、前記第1メモリモジュールから前記第2メモリモジュールへの信号配線を形成するトップバス拡張部品と、
前記第3ソケットに装着され、終端抵抗を含む凸状の終端キャップとを備えることを特徴とするメモリシステム。 - マザーボードと、
前記マザーボード上に装着されるメモリコントローラと、
前記マザーボード上に装着され、バスラインを通じて前記メモリコントローラに連結される第1ソケットと、
前記マザーボード上に装着され、バスラインを通じて互いに連結される第2ソケット及び第3ソケットと、
前記第1ソケット、前記第2ソケット及び前記第3ソケットにそれぞれ挿入される第1、第2及び第3メモリモジュールと、
前記第1メモリモジュール及び前記第2メモリモジュールの上端に装着され、前記第1メモリモジュールから前記第2メモリモジュールへの信号配線を形成するトップバス拡張部品と、
前記第3メモリモジュールの上端に装着され、終端抵抗を含む凹状の終端キャップとを備えることを特徴とするメモリシステム。 - マザーボードと、
前記マザーボード上に装着されるメモリコントローラと、
前記マザーボード上に装着され、バスラインを通じて前記メモリコントローラに連結される第1ソケットと、
前記マザーボード上に装着され、バスラインを通じて互いに連結される第2ソケット及び第3ソケットと、
前記マザーボード上に装着され、終端抵抗に連結される第4ソケットと、
前記第1、第2、第3及び第4ソケットにそれぞれ挿入される第1、第2、第3及び第4メモリモジュールと、
前記第1メモリモジュール及び前記第2メモリモジュールの上端に装着され、前記第1メモリモジュールから前記第2メモリモジュールへの信号配線を形成する第1トップバス拡張部品と、
前記第3メモリモジュール及び前記第4メモリモジュールの上端に装着され、前記第3メモリモジュールから前記第4メモリモジュールへの信号配線を形成する第2トップバス拡張部品とを備えることを特徴とするメモリシステム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2003-0039900A KR100539237B1 (ko) | 2003-06-19 | 2003-06-19 | 메모리 모듈 또는 소켓에 장착되는 종단 제공장치 및 이를이용하는 메모리 시스템 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005011338A true JP2005011338A (ja) | 2005-01-13 |
Family
ID=33516405
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004171415A Withdrawn JP2005011338A (ja) | 2003-06-19 | 2004-06-09 | メモリモジュール又はソケットに装着される終端提供装置及びこれを用いるメモリシステム |
Country Status (4)
Country | Link |
---|---|
US (1) | US7285975B2 (ja) |
JP (1) | JP2005011338A (ja) |
KR (1) | KR100539237B1 (ja) |
CN (1) | CN1574061A (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100761832B1 (ko) | 2006-01-09 | 2007-09-28 | 삼성전자주식회사 | 메모리 모듈의 구성을 변경할 수 있는 메모리 시스템 |
CN101931828B (zh) * | 2009-06-12 | 2013-01-30 | 华为技术有限公司 | 背板和通讯设备 |
US9128662B2 (en) * | 2011-12-23 | 2015-09-08 | Novachips Canada Inc. | Solid state drive memory system |
KR102178829B1 (ko) * | 2013-11-20 | 2020-11-13 | 삼성전자 주식회사 | 반도체 메모리 장치 |
US20160179733A1 (en) * | 2014-12-23 | 2016-06-23 | Intel Corporation | Two-part electrical connector |
KR20220021159A (ko) | 2020-08-13 | 2022-02-22 | 삼성전자주식회사 | 이미지 센서 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5224023A (en) * | 1992-02-10 | 1993-06-29 | Smith Gary W | Foldable electronic assembly module |
US6128685A (en) * | 1998-02-18 | 2000-10-03 | Micron Technology, Inc. | Method for terminating a processor bus |
US6219733B1 (en) * | 1998-08-26 | 2001-04-17 | International Business Machines Corporation | Transmission line loop |
KR100338774B1 (ko) * | 1999-07-08 | 2002-05-31 | 윤종용 | 인쇄회로기판에 사용되는 메모리 모듈 보오드 장착용 소켓 |
KR100577555B1 (ko) | 1999-09-01 | 2006-05-08 | 삼성전자주식회사 | 램버스 메모리 모듈 및 그와 결합되는 소켓 |
US6530033B1 (en) * | 1999-10-28 | 2003-03-04 | Hewlett-Packard Company | Radial arm memory bus for a high availability computer system |
US6172895B1 (en) * | 1999-12-14 | 2001-01-09 | High Connector Density, Inc. | High capacity memory module with built-in-high-speed bus terminations |
US6545875B1 (en) * | 2000-05-10 | 2003-04-08 | Rambus, Inc. | Multiple channel modules and bus systems using same |
US6963941B1 (en) * | 2000-05-31 | 2005-11-08 | Micron Technology, Inc. | High speed bus topology for expandable systems |
JP2002117000A (ja) * | 2000-10-05 | 2002-04-19 | Hitachi Ltd | メモリシステムおよび接続部材 |
KR100355237B1 (ko) * | 2000-10-16 | 2002-10-11 | 삼성전자 주식회사 | 모듈확장용 소켓들 및 상기 모듈확장용 소켓들을 이용하는메모리시스템 |
US6963641B1 (en) * | 2000-12-19 | 2005-11-08 | Cisco Technology, Inc. | Method and apparatus for providing variable attenuation to data signals in an XDSL frequency range |
US6522165B2 (en) * | 2001-06-29 | 2003-02-18 | Intel Corporation | Bus termination scheme for flexible uni-processor and dual processor platforms |
US6717823B2 (en) * | 2001-07-23 | 2004-04-06 | Intel Corporation | Systems having modules with buffer chips |
US6806728B2 (en) * | 2001-08-15 | 2004-10-19 | Rambus, Inc. | Circuit and method for interfacing to a bus channel |
US6661690B2 (en) * | 2002-02-19 | 2003-12-09 | High Connection Density, Inc. | High capacity memory module with built-in performance enhancing features |
KR100471162B1 (ko) * | 2002-02-27 | 2005-03-08 | 삼성전자주식회사 | 고속 메모리 시스템 |
EP1422717B1 (en) * | 2002-11-21 | 2007-07-25 | Infineon Technologies AG | Memory system and memory subsystem |
-
2003
- 2003-06-19 KR KR10-2003-0039900A patent/KR100539237B1/ko not_active IP Right Cessation
-
2004
- 2004-06-09 JP JP2004171415A patent/JP2005011338A/ja not_active Withdrawn
- 2004-06-16 US US10/869,410 patent/US7285975B2/en active Active
- 2004-06-21 CN CNA2004100597131A patent/CN1574061A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
CN1574061A (zh) | 2005-02-02 |
US20040257109A1 (en) | 2004-12-23 |
US7285975B2 (en) | 2007-10-23 |
KR100539237B1 (ko) | 2005-12-27 |
KR20040110550A (ko) | 2004-12-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20110299316A1 (en) | Memory module, method and memory system having the memory module | |
US5852725A (en) | PCI/ISA bus single board computer card/CPU card and backplane using eisa bus connectors and eisa bus slots | |
US7294786B2 (en) | System and method for managing a cable in a server system | |
US6834318B2 (en) | Bidirectional bus repeater for communications on a chip | |
KR100923825B1 (ko) | 고속 동작에 적합한 메모리 모듈 및 메모리 시스템 | |
JP2005011338A (ja) | メモリモジュール又はソケットに装着される終端提供装置及びこれを用いるメモリシステム | |
US7573353B2 (en) | Circuit topology for multiple loads | |
KR100761832B1 (ko) | 메모리 모듈의 구성을 변경할 수 있는 메모리 시스템 | |
US20100060318A1 (en) | Printed circuit board having a termination of a T-shaped signal line | |
US6715014B1 (en) | Module array | |
KR100370237B1 (ko) | 컨넥터핀들을 구비하는 메모리 모듈 및 이를 포함하는시스템 보드 | |
US20060132577A1 (en) | Circuit topology for high-speed printed circuit board | |
US6601196B1 (en) | Method and apparatus for debugging ternary and high speed busses | |
US8677159B2 (en) | System and method for extending the USB power signal | |
KR100564570B1 (ko) | 고속 데이터를 전송하는 경로와 저속 데이터를 전송하는경로를 구비하는 메모리 모듈 및 이를 구비하는 메모리시스템 | |
US7307862B2 (en) | Circuit and system for accessing memory modules | |
KR100665840B1 (ko) | 데이지 체인 구조의 메모리 모듈 및 그의 형성 방법 | |
US20070088892A1 (en) | Control unit connectable to expansion unit | |
US20210194163A1 (en) | Layout method for backplane connector, backplane and electronic terminal | |
TW202004508A (zh) | 切換卡以及伺服器 | |
JP2008210162A (ja) | 情報処理装置およびその接続情報取得方法 | |
KR100195069B1 (ko) | 고속 중형 컴퓨터에서 입출력버스 접속장치 | |
US20090236758A1 (en) | Semiconductor module | |
JPH07261892A (ja) | 高速動作メモリ・モジュールを備えたメモリ | |
US7004759B2 (en) | Modules having a plurality of contacts along edges thereof configured to conduct signals to the modules and further having a plurality of contacts along edges thereof configured to conduct signals from the modules |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070601 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080201 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080616 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090911 |