JPH07261892A - 高速動作メモリ・モジュールを備えたメモリ - Google Patents
高速動作メモリ・モジュールを備えたメモリInfo
- Publication number
- JPH07261892A JPH07261892A JP6047136A JP4713694A JPH07261892A JP H07261892 A JPH07261892 A JP H07261892A JP 6047136 A JP6047136 A JP 6047136A JP 4713694 A JP4713694 A JP 4713694A JP H07261892 A JPH07261892 A JP H07261892A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- memory module
- bus
- module
- connector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 本発明は、ワークステーションやパーソナル
・コンピュータ等の拡張メモリとして使用されるメモリ
・モジュールを高速動作するときに反射量がほとんどな
くなるように構成すること。 【構成】 ドライバー４０から接続されたメモリ・バス
に対し、複数個のメモリ素子が配置されたメモリ・モジ
ュールが接続されるメモリにおいて、前記メモリ・バス
に対してコネクタを設け、このコネクタに対して入口コ
ネクタと出口コネクタにより接続されるメモリ・モジュ
ール１、２、３、４を設け、このメモリ・モジュール
は、入口コネクタＩＫと出口コネクタＯＫとをメモリ・
モジュール内のメモリ・バスＭＢ1 で接続するととも
に、このメモリ・モジュール内のメモリ・バスＭＢ1 に
メモリ素子を接続するように構成し、ドライバー４０か
ら接続されたメモリ・バスには終端抵抗が接続されたこ
とを特徴とする。
・コンピュータ等の拡張メモリとして使用されるメモリ
・モジュールを高速動作するときに反射量がほとんどな
くなるように構成すること。 【構成】 ドライバー４０から接続されたメモリ・バス
に対し、複数個のメモリ素子が配置されたメモリ・モジ
ュールが接続されるメモリにおいて、前記メモリ・バス
に対してコネクタを設け、このコネクタに対して入口コ
ネクタと出口コネクタにより接続されるメモリ・モジュ
ール１、２、３、４を設け、このメモリ・モジュール
は、入口コネクタＩＫと出口コネクタＯＫとをメモリ・
モジュール内のメモリ・バスＭＢ1 で接続するととも
に、このメモリ・モジュール内のメモリ・バスＭＢ1 に
メモリ素子を接続するように構成し、ドライバー４０か
ら接続されたメモリ・バスには終端抵抗が接続されたこ
とを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明はワークステーションやパ
ーソナル・コンピュータ等の拡張メモリとして使用され
るメモリ・モジュールに係り、特に高速動作可能に構成
されたメモリ・モジュールに関する。
ーソナル・コンピュータ等の拡張メモリとして使用され
るメモリ・モジュールに係り、特に高速動作可能に構成
されたメモリ・モジュールに関する。
【０００２】
【従来の技術】パーソナル・コンピュータやワークステ
ーション等の拡張メモリとして、一般的にＳＩＭＭ（Ｓ
ｉｎｇｌｅ Ｉｎｌｉｎｅ Ｍｅｍｏｒｙ Ｍｏｄｕｌ
ｅ）と呼ばれるメモリ・モジュールが使用されている。
図４は、ＳＩＭＭ３１、３２がドライバー４０と主線で
あるメモリ・バスＭＢにより、ソケットＳＫ１、ＳＫ２
を経由して接続されている状態を示す。このドライバー
４０は、図示省略したＣＰＵと、これまた図示省略した
バスを経由して接続され、パーソナル・コンピュータや
ワークステーション等を構成している。
ーション等の拡張メモリとして、一般的にＳＩＭＭ（Ｓ
ｉｎｇｌｅ Ｉｎｌｉｎｅ Ｍｅｍｏｒｙ Ｍｏｄｕｌ
ｅ）と呼ばれるメモリ・モジュールが使用されている。
図４は、ＳＩＭＭ３１、３２がドライバー４０と主線で
あるメモリ・バスＭＢにより、ソケットＳＫ１、ＳＫ２
を経由して接続されている状態を示す。このドライバー
４０は、図示省略したＣＰＵと、これまた図示省略した
バスを経由して接続され、パーソナル・コンピュータや
ワークステーション等を構成している。
【０００３】ＳＩＭＭは、小基板にＩＣで構成されるメ
モリ素子を数個から数１０個搭載したものである。図４
ではＳＩＭＭ３１はメモリ素子Ｍを１０個搭載した例を
示す。このメモリ素子Ｍは、モジュール内バスＢＬによ
り接続されている。
モリ素子を数個から数１０個搭載したものである。図４
ではＳＩＭＭ３１はメモリ素子Ｍを１０個搭載した例を
示す。このメモリ素子Ｍは、モジュール内バスＢＬによ
り接続されている。
【０００４】このようなＳＩＭＭは、例えば４０ＭＣ程
度のスピードで使用する限りでは、特別な回路上の配慮
を必要とせず、メモリ容量を増設することができる。
度のスピードで使用する限りでは、特別な回路上の配慮
を必要とせず、メモリ容量を増設することができる。
【０００５】
【発明が解決しようとする課題】ところで今度はＣＰＵ
の処理スピードが向上するに伴い、メモリのアクセス速
度を向上したい。例えばアクセスサイクルを４０ＭＣを
５０ＭＣとか６０ＭＣに向上することが必要になるが、
この場合、次のような問題が存在する。
の処理スピードが向上するに伴い、メモリのアクセス速
度を向上したい。例えばアクセスサイクルを４０ＭＣを
５０ＭＣとか６０ＭＣに向上することが必要になるが、
この場合、次のような問題が存在する。
【０００６】いまドライバー４０から、図５（Ａ）に示
す如き、Ｈ、Ｌレベルの矩形波を出力すると、メモリの
アクセス速度が従来通りの速度であれば問題はない。し
かし前記の如く、アクセス速度が生ずると、波形の反射
が発生し、スピードアップがはかれないという問題が存
在する。
す如き、Ｈ、Ｌレベルの矩形波を出力すると、メモリの
アクセス速度が従来通りの速度であれば問題はない。し
かし前記の如く、アクセス速度が生ずると、波形の反射
が発生し、スピードアップがはかれないという問題が存
在する。
【０００７】反射が生ずると、その波形は、図５（Ｂ）
に示す如く、段差が生ずる。この段差部分は、負荷の量
が大きい程下がり、またその低段時間が大となり、図４
（Ｃ）に示す如き状態になる。即ちドライバー４０から
の出力の「１」、「０」を閾値Ｔｈと比較して判別する
とき、低段部分が閾値Ｔｈより低くなることがある。
に示す如く、段差が生ずる。この段差部分は、負荷の量
が大きい程下がり、またその低段時間が大となり、図４
（Ｃ）に示す如き状態になる。即ちドライバー４０から
の出力の「１」、「０」を閾値Ｔｈと比較して判別する
とき、低段部分が閾値Ｔｈより低くなることがある。
【０００８】このため、「１」、「０」の判定を、時刻
Ｔ0 で行うことができず、これより遅い時刻Ｔ1 で行う
ことが必要となるため、データの読み取りが速い時間で
できず、おそくなるという問題がある。
Ｔ0 で行うことができず、これより遅い時刻Ｔ1 で行う
ことが必要となるため、データの読み取りが速い時間で
できず、おそくなるという問題がある。
【０００９】この反射の影響は、負荷量が多い程、つま
りＳＩＭＭ３１、３２・・・を多く載置する程大きく、
またドライバー４０に近い部分程大きい。図４ではＰ0
の部分がもっとも反射時間が大きくなるので、高速アク
セス化する程ＳＩＭＭの載置枚数を大きくできず、メモ
リ容量が大きくできなくなるという問題が存在する。
りＳＩＭＭ３１、３２・・・を多く載置する程大きく、
またドライバー４０に近い部分程大きい。図４ではＰ0
の部分がもっとも反射時間が大きくなるので、高速アク
セス化する程ＳＩＭＭの載置枚数を大きくできず、メモ
リ容量が大きくできなくなるという問題が存在する。
【００１０】従って本発明の目的は、このような問題点
を改善した高速動作メモリ・モジュールを提供すること
である。
を改善した高速動作メモリ・モジュールを提供すること
である。
【００１１】
【課題を解決するための手段】前記目的を達成するた
め、本発明では、図１に示す如く、ＳＩＭＭのメモリ・
モジュール１、２、３、４を、メモリ・モジュール１で
代表的に示す如く、入口コネクタＩＫと出口コネクタＯ
Ｋを設け、その間にメモリ・バスＭＢ1 を配置し、この
メモリ・バスＭＢ1 に複数のメモリ素子Ｍを接続する。
このように構成することにより各メモリ・モジュール
１、２、３、４を主線用のメモリ・バスＭＢ 0 に直列接
続することができる。そしてメモリ・バスのＭＢ0 の終
わりに終端抵抗Ｒ0 を接続する。この終端抵抗Ｒ0 はＣ
ＰＵ等が設けられるメイン基板上に用意されたものであ
る。
め、本発明では、図１に示す如く、ＳＩＭＭのメモリ・
モジュール１、２、３、４を、メモリ・モジュール１で
代表的に示す如く、入口コネクタＩＫと出口コネクタＯ
Ｋを設け、その間にメモリ・バスＭＢ1 を配置し、この
メモリ・バスＭＢ1 に複数のメモリ素子Ｍを接続する。
このように構成することにより各メモリ・モジュール
１、２、３、４を主線用のメモリ・バスＭＢ 0 に直列接
続することができる。そしてメモリ・バスのＭＢ0 の終
わりに終端抵抗Ｒ0 を接続する。この終端抵抗Ｒ0 はＣ
ＰＵ等が設けられるメイン基板上に用意されたものであ
る。
【００１２】
【作用】本発明によれば、メモリ・モジュール１内に設
けたメモリ・バスＭＢ1 に多数のメモリ素子Ｍ、Ｍ・・
・を、いわゆるイモヅル式に、配線することができ、し
かもメモリ・モジュール１、２、３、４をメモリ・バス
ＭＢ0 に直列接続している。従ってメモリ・バスＭＢ1
からメモリ素子ＭまでのＴ分岐に見えるパターン長をＬ
0 という非常に短い距離に抑えることができ、反射の原
因となるパターンのＴ分岐を、図３に示す従来例におけ
るパターン長ＬＬに比較してはるかに短くすることがで
きるので反射がほとんど抑制できる。しかもドライバー
４０から最遠端部には終端抵抗Ｒ0 が接続されているの
で、これまた反射が起きないようにできる。
けたメモリ・バスＭＢ1 に多数のメモリ素子Ｍ、Ｍ・・
・を、いわゆるイモヅル式に、配線することができ、し
かもメモリ・モジュール１、２、３、４をメモリ・バス
ＭＢ0 に直列接続している。従ってメモリ・バスＭＢ1
からメモリ素子ＭまでのＴ分岐に見えるパターン長をＬ
0 という非常に短い距離に抑えることができ、反射の原
因となるパターンのＴ分岐を、図３に示す従来例におけ
るパターン長ＬＬに比較してはるかに短くすることがで
きるので反射がほとんど抑制できる。しかもドライバー
４０から最遠端部には終端抵抗Ｒ0 が接続されているの
で、これまた反射が起きないようにできる。
【００１３】
【実施例】本発明の一実施例を図２に基づき説明する。
図２において他図と同一記号部分は同一部分を示す。図
２において、１、２はメモリ・モジュール、５は終端抵
抗メモリ・モジュール、４０はドライバー、ＩＫは入口
コネクタ、ＯＫは出口コネクタ、Ｍはメモリ素子、ＭＢ
0 、ＭＢ1 はメモリ・バス、Ｒ0 はメイン基板上に設け
られた終端抵抗である。
図２において他図と同一記号部分は同一部分を示す。図
２において、１、２はメモリ・モジュール、５は終端抵
抗メモリ・モジュール、４０はドライバー、ＩＫは入口
コネクタ、ＯＫは出口コネクタ、Ｍはメモリ素子、ＭＢ
0 、ＭＢ1 はメモリ・バス、Ｒ0 はメイン基板上に設け
られた終端抵抗である。
【００１４】メモリ・モジュール１は小基板にメモリＩ
Ｃで構成されたメモリ素子Ｍを複数個配置したものであ
り、ＳＩＭＭといわれるメモリ・モジュールを構成す
る。本発明では、このメモリ・モジュール１にＳＩＭＭ
ソケットを構成する入口コネクタＩＫと出口コネクタＯ
Ｋを設けるとともに、これらの各コネクタ間にメモリ・
バスＭＢ1 を設ける。そしてこのメモリ・モジュール内
のメモリ・バスＭＢ1 に複数のメモリ素子Ｍを接続す
る。このメモリ素子Ｍは例えば１Ｍ〜４Ｍビット程度の
容量であり、ＩＣで構成される。
Ｃで構成されたメモリ素子Ｍを複数個配置したものであ
り、ＳＩＭＭといわれるメモリ・モジュールを構成す
る。本発明では、このメモリ・モジュール１にＳＩＭＭ
ソケットを構成する入口コネクタＩＫと出口コネクタＯ
Ｋを設けるとともに、これらの各コネクタ間にメモリ・
バスＭＢ1 を設ける。そしてこのメモリ・モジュール内
のメモリ・バスＭＢ1 に複数のメモリ素子Ｍを接続す
る。このメモリ素子Ｍは例えば１Ｍ〜４Ｍビット程度の
容量であり、ＩＣで構成される。
【００１５】メモリ・モジュール２も前記メモリ・モジ
ュール１と同様に構成されており、入口コネクタＩＫと
出口コネクタＯＫにより主線メモリ・バスＭＢ0 に接続
されている。
ュール１と同様に構成されており、入口コネクタＩＫと
出口コネクタＯＫにより主線メモリ・バスＭＢ0 に接続
されている。
【００１６】終端抵抗メモリ・モジュール５はメモリ・
バスＭＢに終端抵抗Ｒ0 を接続するものであり、ＳＩＭ
Ｍソケットを構成する入口コネクタＩＫと、出口コネク
タＯＫにより終端抵抗メモリ・モジュール５を接続した
ときメモリ・バスＭＢにこの終端抵抗Ｒ0 を接続するこ
とができる。
バスＭＢに終端抵抗Ｒ0 を接続するものであり、ＳＩＭ
Ｍソケットを構成する入口コネクタＩＫと、出口コネク
タＯＫにより終端抵抗メモリ・モジュール５を接続した
ときメモリ・バスＭＢにこの終端抵抗Ｒ0 を接続するこ
とができる。
【００１７】従って、図２に示す如く、ドライバー４０
から配線された主線メモリ・バスＭＢ0 にメモリ・モジ
ュール１及びメモリ・モジュール２を装着した場合、終
端抵抗メモリ・モジュール５をメモリ・モジュール２の
次のコネクタ位置に装着することにより主線メモリ・バ
スＭＢ0 及びメモリ・モジュール内のメモリ・バスＭＢ
1 を、基板上に用意された終端抵抗Ｒ0 で終端せずに、
終端抵抗メモリ・モジュール５に設けられた終端抵抗Ｒ
0 により主線メモリ・バスＭＢ0 とメモリ・モジュール
内のメモリ・バスＭＢ1 の直列されたバスを終端するこ
とができ、インピーダンス・マッチングをとることがで
きる。
から配線された主線メモリ・バスＭＢ0 にメモリ・モジ
ュール１及びメモリ・モジュール２を装着した場合、終
端抵抗メモリ・モジュール５をメモリ・モジュール２の
次のコネクタ位置に装着することにより主線メモリ・バ
スＭＢ0 及びメモリ・モジュール内のメモリ・バスＭＢ
1 を、基板上に用意された終端抵抗Ｒ0 で終端せずに、
終端抵抗メモリ・モジュール５に設けられた終端抵抗Ｒ
0 により主線メモリ・バスＭＢ0 とメモリ・モジュール
内のメモリ・バスＭＢ1 の直列されたバスを終端するこ
とができ、インピーダンス・マッチングをとることがで
きる。
【００１８】図２は４個のＳＩＭＭソケットに対して、
２枚のＳＩＭＭのメモリ・モジュール１、２を装着した
場合は３個目のＳＩＭＭソケットに対して終端抵抗メモ
リ・モジュール５を装着して、ドライバー４０からの最
遠端部に終端抵抗Ｒ0 を挿入し、インピーダンスマッチ
ングをとる例について説明した。
２枚のＳＩＭＭのメモリ・モジュール１、２を装着した
場合は３個目のＳＩＭＭソケットに対して終端抵抗メモ
リ・モジュール５を装着して、ドライバー４０からの最
遠端部に終端抵抗Ｒ0 を挿入し、インピーダンスマッチ
ングをとる例について説明した。
【００１９】勿論、図２において、４個のＳＩＭＭソケ
ット全部に対しＳＩＭＭのメモリ・モジュールを装着し
た場合は、終端抵抗メモリ・モジュール５は必要とせ
ず、基板上に用意された終端抵抗Ｒ0 で終端されること
になる。
ット全部に対しＳＩＭＭのメモリ・モジュールを装着し
た場合は、終端抵抗メモリ・モジュール５は必要とせ
ず、基板上に用意された終端抵抗Ｒ0 で終端されること
になる。
【００２０】本発明におけるメモリ・モジュールの他の
例を図３に示す。図３ではメモリ素子Ｍと終端抵抗Ｒ0
をメモリ・モジュール６に設けたものであり、入口コネ
クタＩＫに対してメモリ・バスＭＢ1 を接続し、これに
メモリ素子Ｍを接続する。そしてメモリ・バスＭＢ1 を
終端抵抗Ｒ0 により終端している。従ってこのメモリ・
モジュール６を装着すれば、終端抵抗メモリ・モジュー
ル５を装着する必要はない。
例を図３に示す。図３ではメモリ素子Ｍと終端抵抗Ｒ0
をメモリ・モジュール６に設けたものであり、入口コネ
クタＩＫに対してメモリ・バスＭＢ1 を接続し、これに
メモリ素子Ｍを接続する。そしてメモリ・バスＭＢ1 を
終端抵抗Ｒ0 により終端している。従ってこのメモリ・
モジュール６を装着すれば、終端抵抗メモリ・モジュー
ル５を装着する必要はない。
【００２１】本発明によれば、メモリ・モジュール内の
配線をメモリ・モジュールを駆動すべき主線メモリ・バ
スＭＢ0 に対しＴ分岐とならないように、１度メモリ・
モジュール内に入力した信号をすべてのメモリに対しい
わゆるイモヅル式に配線して、再びメモリ・モジュール
の外に出す。これにより従来の場合には、図４に示す如
く、メモリ・バスＭＢからＴ分岐に見えるパターン長Ｌ
Ｌが非常に大きく、高速動作するとき反射量も大きくな
ったのに対し、本発明では、Ｔ分岐長の部分はＬ0 と微
小量であり、高速動作に際し、Ｔ分岐による反射の発生
を防止することができる。
配線をメモリ・モジュールを駆動すべき主線メモリ・バ
スＭＢ0 に対しＴ分岐とならないように、１度メモリ・
モジュール内に入力した信号をすべてのメモリに対しい
わゆるイモヅル式に配線して、再びメモリ・モジュール
の外に出す。これにより従来の場合には、図４に示す如
く、メモリ・バスＭＢからＴ分岐に見えるパターン長Ｌ
Ｌが非常に大きく、高速動作するとき反射量も大きくな
ったのに対し、本発明では、Ｔ分岐長の部分はＬ0 と微
小量であり、高速動作に際し、Ｔ分岐による反射の発生
を防止することができる。
【００２２】しかもメモリ・モジュールを全ＳＩＭＭソ
ケットに装着しない場合でも、図２、図３に示す如く、
終端抵抗を用意したものを使用することにより、メモリ
増設容量を適宜選定することができる。
ケットに装着しない場合でも、図２、図３に示す如く、
終端抵抗を用意したものを使用することにより、メモリ
増設容量を適宜選定することができる。
【００２３】なお前記説明では、ＳＩＭＭソケット数が
最大４個の例について説明したが本発明は勿論これのみ
に限定されるものではなく、適宜増減できるものであ
る。またメモリ素子の容量が１〜４Ｍビットの例につい
て説明したが、これまた適宜増減できるものである。
最大４個の例について説明したが本発明は勿論これのみ
に限定されるものではなく、適宜増減できるものであ
る。またメモリ素子の容量が１〜４Ｍビットの例につい
て説明したが、これまた適宜増減できるものである。
【００２４】また図ではバスは１本の線として記述した
が、バスとしては、電源線、接地線、アドレスバス、デ
ータバス、ＰＡＳ、ＣＡＳ、ＷＥ等の複数の線により構
成され、ソケットもこれらの複数の線に対して接続可能
に構成されているものである。
が、バスとしては、電源線、接地線、アドレスバス、デ
ータバス、ＰＡＳ、ＣＡＳ、ＷＥ等の複数の線により構
成され、ソケットもこれらの複数の線に対して接続可能
に構成されているものである。
【００２５】なお、前記説明ではメイン基板上に終端抵
抗Ｒ0 を設けた例について説明したが、メイン基板上に
は終端抵抗Ｒ0 を設けずに、終端抵抗を終端抵抗メモリ
・モジュールにより接続するとか、メモリ・モジュール
に終端抵抗を設けたものを使用することもできる。
抗Ｒ0 を設けた例について説明したが、メイン基板上に
は終端抵抗Ｒ0 を設けずに、終端抵抗を終端抵抗メモリ
・モジュールにより接続するとか、メモリ・モジュール
に終端抵抗を設けたものを使用することもできる。
【００２６】
【発明の効果】請求項１に記載された本発明によれば、
メモリ・モジュール内の多数のメモリ素子をいわゆるイ
モヅル式に配線することができ、反射の原因となるパタ
ーンのＴ分岐を非常に短くすることができるので、高速
動作させても反射をほとんど抑制することができる。従
ってメモリを高速動作させることができる。
メモリ・モジュール内の多数のメモリ素子をいわゆるイ
モヅル式に配線することができ、反射の原因となるパタ
ーンのＴ分岐を非常に短くすることができるので、高速
動作させても反射をほとんど抑制することができる。従
ってメモリを高速動作させることができる。
【００２７】請求項２に記載された本発明によれば、メ
モリ・モジュールを主線メモリ・バスに設けたコネクタ
に全部装着しない場合でも、終端抵抗を接続することが
できるので、メモリ・モジュールの増設容量を適宜調節
することができる。
モリ・モジュールを主線メモリ・バスに設けたコネクタ
に全部装着しない場合でも、終端抵抗を接続することが
できるので、メモリ・モジュールの増設容量を適宜調節
することができる。
【００２８】請求項３に記載された本発明によれば、こ
れまたメモリ・モジュールの増設容量をさらに適宜調整
することができる。請求項４に記載された本発明によれ
ば、コネクタ全部にメモリ・モジュールを装着すること
ができるので、メモリ・モジュールの大容量の増設が可
能となる。
れまたメモリ・モジュールの増設容量をさらに適宜調整
することができる。請求項４に記載された本発明によれ
ば、コネクタ全部にメモリ・モジュールを装着すること
ができるので、メモリ・モジュールの大容量の増設が可
能となる。
【図１】本発明の原理構成図である。
【図２】本発明の一実施例構成図である。
【図３】本発明におけるメモリ・モジュールの他の例で
ある。
ある。
【図４】従来例説明図である。
【図５】高速化したときの従来の問題点説明図である。
１、２、３、４ メモリ・モジュール ５ 終端抵抗メモリ・モジュール ４０ ドライバー
Claims (4)
- 【請求項１】 ドライバー（４０）から接続されたメモ
リ・バスに対し、複数個のメモリ素子が配置されたメモ
リ・モジュールが接続されるメモリにおいて、 前記メモリ・バスに対してコネクタを設け、 このコネクタに対して入口コネクタと出口コネクタによ
り接続されるメモリ・モジュール（１）、（２）、
（３）、（４）を設け、 このメモリ・モジュールは、入口コネクタＩＫと出口コ
ネクタＯＫとをメモリ・モジュール内のメモリ・バスＭ
Ｂ1 で接続するとともに、このメモリ・モジュール内の
メモリ・バスＭＢ1 にメモリ素子を接続するように構成
し、 ドライバー（４０）から接続されたメモリ・バスには終
端抵抗が接続されたことを特徴とする高速動作メモリ・
モジュールを備えたメモリ。 - 【請求項２】 前記メモリ・モジュールが、入口コネク
タによりメモリ・モジュール内のメモリ・バスに接続さ
れた終端抵抗を設けたことを特徴とする請求項１記載の
高速動作メモリ・モジュールを備えたメモリ。 - 【請求項３】 前記メモリ・モジュールが、入口コネク
タによりメモリ・モジュール内のメモリ・バスに接続さ
れた終端抵抗を設けるとともに、このメモリ・バスにメ
モリ素子を接続したことを特徴とする請求項１記載の高
速動作メモリ・モジュールを備えたメモリ。 - 【請求項４】 前記メモリ・バスの終端に、メイン基板
上に設置された終端抵抗を設けたことを特徴とする請求
項１記載の高速動作メモリ・モジュールを備えたメモ
リ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6047136A JPH07261892A (ja) | 1994-03-17 | 1994-03-17 | 高速動作メモリ・モジュールを備えたメモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6047136A JPH07261892A (ja) | 1994-03-17 | 1994-03-17 | 高速動作メモリ・モジュールを備えたメモリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07261892A true JPH07261892A (ja) | 1995-10-13 |
Family
ID=12766710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6047136A Pending JPH07261892A (ja) | 1994-03-17 | 1994-03-17 | 高速動作メモリ・モジュールを備えたメモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07261892A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6058444A (en) * | 1997-10-02 | 2000-05-02 | Micron Technology, Inc. | Self-terminating electrical socket |
| JP2001256175A (ja) * | 2000-03-10 | 2001-09-21 | Hitachi Ltd | メモリシステム |
| JP2001256772A (ja) * | 2000-03-10 | 2001-09-21 | Hitachi Ltd | メモリモジュール |
-
1994
- 1994-03-17 JP JP6047136A patent/JPH07261892A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6058444A (en) * | 1997-10-02 | 2000-05-02 | Micron Technology, Inc. | Self-terminating electrical socket |
| JP2001256175A (ja) * | 2000-03-10 | 2001-09-21 | Hitachi Ltd | メモリシステム |
| JP2001256772A (ja) * | 2000-03-10 | 2001-09-21 | Hitachi Ltd | メモリモジュール |
| US6411539B2 (en) | 2000-03-10 | 2002-06-25 | Hitachi, Ltd. | Memory system |
| US6438014B2 (en) | 2000-03-10 | 2002-08-20 | Hitachi, Ltd. | High speed access compatible memory module |
| US6519173B2 (en) | 2000-03-10 | 2003-02-11 | Hitachi, Ltd. | Memory system |
| US6628538B2 (en) | 2000-03-10 | 2003-09-30 | Hitachi, Ltd. | Memory module including module data wirings available as a memory access data bus |
| KR100805292B1 (ko) * | 2000-03-10 | 2008-02-20 | 엘피다 메모리, 아이엔씨. | 메모리 시스템 |
| JP4569912B2 (ja) * | 2000-03-10 | 2010-10-27 | エルピーダメモリ株式会社 | メモリシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7403409B2 (en) | 276-pin buffered memory module with enhanced fault tolerance | |
| US7411843B2 (en) | Semiconductor memory arrangement with branched control and address bus | |
| US8446781B1 (en) | Multi-rank partial width memory modules | |
| US5995405A (en) | Memory module with flexible serial presence detect configuration | |
| US6202110B1 (en) | Memory cards with symmetrical pinout for back-to-back mounting in computer system | |
| US7177211B2 (en) | Memory channel test fixture and method | |
| US6317352B1 (en) | Apparatus for implementing a buffered daisy chain connection between a memory controller and memory modules | |
| US5375084A (en) | Selectable interface between memory controller and memory simms | |
| US10109324B2 (en) | Extended capacity memory module with dynamic data buffers | |
| US7397684B2 (en) | Semiconductor memory array with serial control/address bus | |
| US20060095620A1 (en) | System, method and storage medium for merging bus data in a memory subsystem | |
| US7990737B2 (en) | Memory systems with memory chips down and up | |
| US6696316B2 (en) | Integrated circuit (IC) package with a microcontroller having an n-bit bus and up to n-pins coupled to the microcontroller | |
| KR20010091918A (ko) | 회로모듈 | |
| US8009475B2 (en) | Device selection circuit and method | |
| US7016212B2 (en) | Memory module and memory system suitable for high speed operation | |
| JPH07261892A (ja) | 高速動作メモリ・モジュールを備えたメモリ | |
| US5175515A (en) | Signal routing technique for electronic systems | |
| CN213276461U (zh) | 一种双路服务器主板及服务器 | |
| JP4416933B2 (ja) | パッケージ方法 | |
| US6081862A (en) | Switching system for optimization of signal reflection | |
| KR100370237B1 (ko) | 컨넥터핀들을 구비하는 메모리 모듈 및 이를 포함하는시스템 보드 | |
| JPS6059665B2 (ja) | メモリ構成方式 | |
| CN114116582A (zh) | 主板及电子设备 | |
| US20040225797A1 (en) | Shielded routing topology for high speed modules |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020528 |